TWI802266B - 蝕刻方法、半導體裝置之製造方法及電漿處理裝置 - Google Patents

蝕刻方法、半導體裝置之製造方法及電漿處理裝置 Download PDF

Info

Publication number
TWI802266B
TWI802266B TW111105078A TW111105078A TWI802266B TW I802266 B TWI802266 B TW I802266B TW 111105078 A TW111105078 A TW 111105078A TW 111105078 A TW111105078 A TW 111105078A TW I802266 B TWI802266 B TW I802266B
Authority
TW
Taiwan
Prior art keywords
mask
tungsten
gas
plasma
etching
Prior art date
Application number
TW111105078A
Other languages
English (en)
Other versions
TW202305933A (zh
Inventor
横山喬大
浦川理史
千葉祐毅
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Priority to PCT/JP2022/025435 priority Critical patent/WO2023008025A1/ja
Priority to CN202280050973.9A priority patent/CN117751433A/zh
Priority to KR1020247005320A priority patent/KR20240033271A/ko
Publication of TW202305933A publication Critical patent/TW202305933A/zh
Application granted granted Critical
Publication of TWI802266B publication Critical patent/TWI802266B/zh
Priority to US18/422,013 priority patent/US20240162047A1/en

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種可提高含金屬之遮罩之選擇比之蝕刻方法、半導體裝置之製造方法及電漿處理裝置。 蝕刻方法具有如下工序:提供具備氧化矽層及含鎢之遮罩之針對邏輯元件之基板,該含鎢之遮罩於氧化矽層之上具有由側壁規定之開口;供給包括含鎢之氣體之處理氣體;以及自處理氣體產生電漿,於含鎢之遮罩之上部及側壁形成含有鎢之保護層,且經由開口對氧化矽層進行蝕刻;形成於含鎢之遮罩之上部之保護層的厚度,大於形成於含鎢之遮罩之側壁之保護層的厚度。

Description

蝕刻方法、半導體裝置之製造方法及電漿處理裝置
本發明係關於一種蝕刻方法、半導體裝置之製造方法及電漿處理裝置。
提出有如下方法:於使用包含碳與氟之氣體等電漿對氧化膜等絕緣膜進行蝕刻時,為了抑制於蝕刻中因局部性之帶電而產生之形狀異常,而藉由對蝕刻氣體添加WF 6氣體來形成導電層。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平9-50984號公報
[發明所欲解決之問題]
本發明提供一種可提高含金屬之遮罩之選擇比之蝕刻方法、半導體裝置之製造方法及電漿處理裝置。 [解決問題之技術手段]
本發明之一態樣之蝕刻方法具有如下工序:提供針對邏輯元件之基板,該針對邏輯元件之基板具備氧化矽層、及於氧化矽層之上具有由側壁規定之開口之含鎢之遮罩;供給包括含鎢之氣體之處理氣體;以及自處理氣體產生電漿,於含鎢之遮罩之上部及側壁形成含有鎢之保護層,且經由開口對氧化矽層進行蝕刻;形成於含鎢之遮罩之上部之保護層的厚度,大於形成於含鎢之遮罩之側壁之保護層的厚度。 [發明之效果]
根據本發明,可提高含金屬之遮罩之選擇比。
以下,基於圖式,對所揭示之蝕刻方法、半導體裝置之製造方法及電漿處理裝置之實施方式詳細地進行說明。再者,並不藉由以下之實施方式來限定揭示技術。
於介電膜之蝕刻中,例如於使用碳化鎢(WC)等含金屬之遮罩之情形時,存在含金屬之遮罩被蝕刻而選擇比(介電膜之蝕刻速率/含金屬之遮罩之蝕刻速率)降低之情形。若半導體製程之微細化不斷發展,則存在含金屬之遮罩之選擇比之降低成為問題之情形。因此,期待提高含金屬之遮罩之選擇比。
[電漿處理裝置10之構成] 圖1係表示本發明之一實施方式中之電漿處理裝置之一例的概略剖視圖。圖1所示之電漿處理裝置10係電容耦合型電漿處理裝置。電漿處理裝置10具備腔室12。腔室12具有大致圓筒形狀。腔室12提供其內部空間作為處理空間12c。腔室12例如由鋁形成。對腔室12之內壁面實施具有耐電漿性之處理。例如,對腔室12之內壁面實施有陽極氧化處理。腔室12電性地接地。
又,於腔室12之側壁形成有通路12p。作為被處理體之一例之晶圓(基板)W於搬入至處理空間12c時,又於自處理空間12c搬出時,通過通路12p。該通路12p能夠藉由閘閥12g而開閉。
於腔室12之底部上設置有支持部13。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於處理空間12c內,自腔室12之底部向鉛直方向延伸。支持部13支持載台14。載台14設置於處理空間12c內。載台14為載置台及基板支持體之一例。
載台14具有下部電極18及靜電吸盤20。載台14可進而具備電極板16。電極板16例如由鋁之類的導體形成,且具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18例如由鋁之類的導體形成,且具有大致圓盤形狀。下部電極18電性地連接於電極板16。
靜電吸盤20設置於下部電極18上。於靜電吸盤20之上表面之上載置晶圓W。靜電吸盤20具有由介電體形成之本體。於靜電吸盤20之本體內設置有膜狀之電極。靜電吸盤20之電極經由開關而連接於直流電源22。若對靜電吸盤20之電極施加來自直流電源22之電壓,則於靜電吸盤20與晶圓W之間產生靜電引力。藉由所產生之靜電引力而將晶圓W吸引至靜電吸盤20,且由該靜電吸盤20保持。
於下部電極18之周緣部上,以包圍晶圓W之邊緣之方式配置聚焦環FR。聚焦環FR為邊緣環之一例,係為了提高蝕刻之均勻性而設置。聚焦環FR可由矽、碳化矽、或石英形成,但並不限定於此。
於下部電極18之內部設置有流路18f。自設置於腔室12之外部之冷卻器單元26經由配管26a對流路18f供給熱交換介質(例如冷媒)。供給至流路18f之熱交換介質經由配管26b而返回至冷卻器單元26。於電漿處理裝置10中,載置於靜電吸盤20上之晶圓W之溫度藉由熱交換介質與下部電極18之熱交換而調整。
於電漿處理裝置10設置有氣體供給管線28。氣體供給管線28將來自傳熱氣體供給機構之傳熱氣體例如He氣體供給至靜電吸盤20之上表面與晶圓W之背面之間。
電漿處理裝置10進而具備上部電極30。上部電極30設置於載台14之上方。上部電極30介隔構件32而支持於腔室12之上部。構件32由具有絕緣性之材料形成。上部電極30可包含頂板34及支持體36。頂板34之下表面為處理空間12c側之下表面,劃分形成處理空間12c。頂板34可由焦耳熱較少之低電阻之導電體或半導體形成。於頂板34形成有複數個氣體噴出孔34a。複數個氣體噴出孔34a於頂板34之板厚方向貫通該頂板34。
支持體36係支持頂板34且使其裝卸自如,例如可由鋁之類的導電性材料形成。於支持體36之內部設置有氣體擴散室36a。自氣體擴散室36a向下方延伸有分別與複數個氣體噴出孔34a連通之複數個氣體通流孔36b。於支持體36形成有對氣體擴散室36a導入處理氣體之氣體導入口36c。於氣體導入口36c連接有氣體供給管38。
於氣體供給管38經由閥群42及流量控制器群44而連接有氣體源群40。氣體源群40包含複數個氣體源。複數個氣體源包含構成蝕刻處理等中利用之處理氣體之複數個氣體源。閥群42包含複數個開閉閥。流量控制器群44包含複數個流量控制器。複數個流量控制器之各者為質量流量控制器或壓力控制式之流量控制器。氣體源群40之複數個氣體源經由閥群42之對應之閥、及流量控制器群44之對應之流量控制器而連接於氣體供給管38。
於電漿處理裝置10中,沿著腔室12之內壁裝卸自如地設置有遮罩46。遮罩46亦設置於支持部13之外周。遮罩46防止蝕刻副產物附著於腔室12。遮罩46例如可藉由將Y 2O 3等陶瓷被覆於鋁材而構成。
於支持部13與腔室12之側壁之間設置有擋板48。擋板48例如藉由將Y 2O 3等陶瓷被覆於鋁製之母材而構成。於擋板48形成有複數個貫通孔。於擋板48之下方且腔室12之底部設置有排氣口12e。於排氣口12e經由排氣管52而連接有排氣裝置50。排氣裝置50具有壓力控制閥及渦輪分子泵之類的真空泵。
電漿處理裝置10進而具備第1高頻電源62及第2高頻電源64。第1高頻電源62係產生電漿產生用之第1高頻之電源。第1高頻之頻率例如為27 MHz~100 MHz之範圍內之頻率。第1高頻電源62經由匹配器66及電極板16而連接於下部電極18。匹配器66具有用以使第1高頻電源62之輸出阻抗與負載側(下部電極18側)之輸入阻抗匹配之電路。再者,第1高頻電源62亦可經由匹配器66而連接於上部電極30。又,第1高頻電源62為電漿產生部之一例。
第2高頻電源64係產生用以將離子饋入至晶圓W之第2高頻之電源。第2高頻之頻率低於第1高頻之頻率。第2高頻之頻率例如為400 kHz~13.56 MHz之範圍內之頻率。第2高頻電源64經由匹配器68及電極板16而連接於下部電極18。匹配器68具有用以使第2高頻電源64之輸出阻抗與負載側(下部電極18側)之輸入阻抗匹配之電路。
電漿處理裝置10可進而具備直流電源部70。直流電源部70連接於上部電極30。直流電源部70產生負的直流電壓,且能夠將該直流電壓賦予至上部電極30。
電漿處理裝置10可進而具備控制部80。控制部80可係具備處理器、記憶部、輸入裝置、顯示裝置等之電腦。控制部80對電漿處理裝置10之各部進行控制。於控制部80中,操作員可使用輸入裝置進行指令之輸入操作等以管理電漿處理裝置10。又,於控制部80中,可藉由顯示裝置而將電漿處理裝置10之運轉情況可視化顯示。進而,於控制部80之記憶部,儲存有用以藉由處理器而控制電漿處理裝置10中執行之各種處理之控制程式及製程配方資料。藉由控制部80之處理器執行控制程式來根據製程配方資料對電漿處理裝置10之各部進行控制,而於電漿處理裝置10中執行所期望之處理。
例如,控制部80對電漿處理裝置10之各部進行控制以進行下述蝕刻方法。若列舉詳細之一例,則控制部80執行提供針對邏輯元件之晶圓(基板)W之工序,該針對邏輯元件之晶圓(基板)W具備氧化矽層、及於氧化矽層之上具有由側壁規定之開口之含鎢之遮罩。又,控制部80執行供給處理氣體之工序,該處理氣體含有含鎢之氣體。又,控制部80執行自處理氣體產生電漿,於含鎢之遮罩之上部及側壁形成含有鎢之保護層,且經由開口對氧化矽層進行蝕刻之工序。又,於蝕刻工序中,形成於含鎢之遮罩之上部之保護層的厚度,大於形成於含鎢之遮罩之側壁之保護層的厚度。
[處理對象之基板] 接下來,使用圖2及圖3對蝕刻處理對象之基板進行說明。圖2係模式性地表示藉由本實施方式之電漿處理裝置而蝕刻之基板之構造之一例的圖。圖2所示之晶圓W於矽基板101上具有含矽之層102及遮罩103。作為含矽之層(含矽之膜)102,例如可列舉氧化矽層(SiO 2)、氮化矽層(SiN)、及Low-k層等。再者,含矽之層102係含矽之介電層之一例。作為Low-k層,例如可列舉SiOC層。再者,含矽之層102亦可為包含氧化矽層與Low-k層、氧化矽層與氮化矽層、或氮化矽層與Low-k層之積層構造。
遮罩103為形成有具有特定圖案之開口、例如由側壁規定之梳狀之開口之遮罩圖案的層。遮罩103例如為含金屬之遮罩。含金屬之遮罩之例子包含鎢、碳化鎢(WC)、鉬或氮化鈦(TiN)。遮罩103之開口間之間距例如為30 nm左右,線CD(Critical Dimension,臨界尺寸)例如為10 nm左右。又,遮罩103之厚度例如為20 nm左右,含矽之層102之厚度例如為200 nm左右。再者,於本實施方式中,作為處理對象之晶圓W假定針對邏輯元件之基板。又,作為處理對象之晶圓W,亦可為針對邏輯元件以外之用途,例如,亦能夠應用於形成有縱橫比30以上之高縱橫比之針對記憶體之基板。
圖3係模式性地表示本實施方式中之基板之蝕刻之進行之一例的圖。於本實施方式中,如圖3之狀態104~106所示,進行晶圓W之含矽之層102之蝕刻。狀態104係蝕刻之開始前之狀態。狀態105表示蝕刻進行中之狀態,於遮罩103之上部(上表面)及側壁形成含有鎢之保護層107,且經由遮罩103之開口而形成槽108。此時,保護層107較薄地沈積於遮罩103之側壁,且較厚地沈積於遮罩103之上部。即,形成於遮罩103之上部之保護層107之厚度,大於形成於遮罩103之側壁之保護層的厚度。例如,遮罩103之側壁之保護層107之厚度為1 nm左右,上部相對於側壁之膜厚比(上部之膜厚/側壁之膜厚)亦可為2以上且未達5。於另一例中,上部相對於側壁之膜厚比(上部之膜厚/側壁之膜厚)亦可為5以上。又,於另一例中,上部相對於側壁之膜厚比(上部之膜厚/側壁之膜厚)亦可為未達2。又,形成於遮罩103之側壁之保護層107之厚度,亦可以自遮罩103之開口之上部朝向深度方向變薄的方式形成。再者,藉由蝕刻工序,形成於遮罩103之上部之保護層107之厚度亦可為形成於遮罩103之側壁之保護層的厚度以下。狀態106係自狀態105進一步進行蝕刻而槽108到達至矽基板101之狀態。若進行蝕刻直至狀態106為止,則判定為獲得特定形狀(一例中,為特定之縱橫比)而結束蝕刻。再者,於圖3中,省略了2個槽108以外之蝕刻之情況。
[蝕刻方法] 接下來,對本實施方式之蝕刻方法進行說明。圖4係表示本實施方式中之蝕刻處理之一例之流程圖。
於本實施方式之蝕刻方法中,控制部80進行控制以打開閘閥12g。然後,對腔室12內搬入於含矽之層102之上部形成有遮罩103之晶圓W,並載置於載台14之靜電吸盤20上。藉由對靜電吸盤20內之吸附電極(未圖示)施加直流電壓而將晶圓W保持於靜電吸盤20上。然後,控制部80進行控制以關閉閘閥12g,藉由對排氣裝置50進行控制,而以處理空間12c之環境成為特定之真空度之方式將氣體自處理空間12c排出。又,控制部80藉由對未圖示之溫度調節模組進行控制,而以晶圓W之溫度成為特定之溫度的方式進行溫度調整(步驟S1)。
接下來,控制部80進行控制以開始供給處理氣體(步驟S2)。控制部80進行控制,以將WF 6、C 4F 6、O 2及Ar之混合氣體(以下,稱為WF 6/C 4F 6/O 2/Ar氣體)作為含有含鎢之氣體之處理氣體而供給至氣體導入口36c。再者,以C 4F 6為一例之含有碳及氟之氣體,亦可為包含氟碳氣體及氫氟碳氣體中之1種或複數種氣體之氣體。即,含有碳及氟之氣體為包含C xH yF z(x、z為1以上之整數,y為0以上之整數)之氣體。C xH yF z為C 2F 4、CF 4、C 3F 4、C 3F 8、C 4F 8、C 4F 6、C 5F 8、CH 2F 2、CH 2F 3、CHF 3、CH 3F等具有碳-氟鍵之化合物。又,含氧氣體亦可為CO氣體、CO 2氣體等。再者,處理氣體中亦可不含有O 2等含氧氣體。又,Ar氣體亦可為其他稀有氣體,例如Xe氣體,亦可代替稀有氣體而為N 2氣體等惰性氣體。
處理氣體於供給至氣體導入口36c之後,供給至氣體擴散室36a而擴散。處理氣體於在氣體擴散室36a擴散之後,經由複數個氣體噴出孔34a以簇射狀供給至腔室12之處理空間12c而導入至處理空間12c。
控制部80藉由對第1高頻電源62進行控制,而將電漿產生用之高頻電力(第1高頻電力)供給至下部電極18。即,於處理空間12c中,藉由電漿產生用之高頻電力而自處理氣體產生電漿。此處,電漿產生用之高頻電力未達5 kW,較佳為5.6 W/cm 2以下。藉由所產生之電漿而對晶圓W進行電漿處理。即,控制部80進行控制,以對腔室12內供給電漿產生用之高頻電力而自處理氣體產生電漿,並經由遮罩103而對含矽之層102進行蝕刻處理(步驟S3)。再者,於本實施方式中,未供給來自第2高頻電源64之電性偏壓之電壓(第2高頻電力),但電漿中之離子等藉由供給至下部電極18之電漿產生用之高頻電力,而向晶圓W側饋入來進行蝕刻處理。
控制部80基於自電漿處理裝置10之未圖示之感測器取得之資訊、與製程配方對應之處理時間等,藉由步驟S3而判定是否獲得特定之形狀(步驟S4)。控制部80於判定為未獲得特定之形狀之情形時(步驟S4:否),將處理返回至步驟S3。另一方面,控制部80於判定為獲得特定之形狀之情形時(步驟S4:是),結束處理。
控制部80於結束處理之情形時進行控制,以停止供給處理氣體。又,控制部80進行控制,以向靜電吸盤20施加正負相反之直流電壓而去靜電,晶圓W自靜電吸盤20剝離。控制部80進行控制以打開閘閥12g。將晶圓W經由通路12p而自腔室12之處理空間12c搬出。
再者,所搬出之晶圓W藉由其他基板處理裝置等而進行遮罩103之去除、作為接觸墊發揮功能之導電材料之形成等。即,製造使用了應用上述蝕刻方法之晶圓W之半導體裝置。
[實驗結果] 繼而,使用圖5至圖7對實驗結果進行說明。圖5係表示本實施方式與參考例中之實驗結果之一例之圖。圖5係處理氣體中未添加WF 6之參考例、及與處理氣體中添加WF 6之本實施方式對應的實施例中之實驗結果。又,處理條件使用下述處理條件。又,於晶圓W中,含矽之層102使用氧化矽層(SiO 2)。又,遮罩103使用碳化鎢(WC)。
<處理條件> 第1高頻電力(40 MHz):300 W 第2高頻電力(400 kHz):0 W 處理氣體             參考例:C 4F 6/O 2/Ar氣體 實施例:WF 6/C 4F 6/O 2/Ar氣體 (WF 6之流量比為1%以下) 處理時間:30秒
如圖5所示,遮罩103之殘留量於參考例中為12.5 nm,相對於此,於實施例中為14.8 nm。遮罩103之損耗(消耗量)於參考例中為3.9 nm,相對於此,於實施例中減少為1.6 nm。蝕刻量以成為大致相同之深度之方式一致,參考例為15.9 nm,實施例為15.7 nm。遮罩選擇比於參考例中為4.1,相對於此,於實施例中改善了2倍以上,為9.8。
圖6係表示六氟化鎢氣體之流量與遮罩選擇比之關係之一例的圖。圖6之曲線圖110表示圖5之實驗結果中之WF 6氣體之流量與遮罩選擇比之關係。如曲線圖110所示,於WF 6氣體之添加流量為0 sccm之參考例中,WC遮罩選擇比為4.1,於WF 6氣體之添加流量為5 sccm之實施例中,WC遮罩選擇比為9.8。即,藉由將WF 6氣體添加至處理氣體,可提高(改善)作為含金屬之遮罩之碳化鎢(WC)之遮罩103與作為氧化矽層之含矽之層102的選擇比。又,WF 6氣體之流量相對於處理氣體之總流量之比率(流量比)較佳為10%以下,更佳為5%以下,進而較佳為1%以下。
接下來,說明電性偏壓之電壓對遮罩選擇比之影響。圖7係表示偏壓電壓與遮罩選擇比之關係之一例的圖。於圖7所示之曲線圖111中,表示了於對處理氣體添加WF 6氣體之情形時,不供給電性偏壓之電壓(於圖7中,表示為偏壓電壓)(0 V)之情形時與供給電性偏壓之電壓(-500 V)之情形時的WC遮罩選擇比。又,於曲線圖111中,作為參考,表示了不對處理氣體添加WF 6氣體之情形時,且不供給偏壓電壓(0 V)之情形時之WC遮罩選擇比。如曲線圖111所示,可知於不供給偏壓電壓(0 W)之情形時,若添加WF 6氣體則WC遮罩選擇比得到改善。另一方面,可知於供給偏壓電壓(-500 V)之情形時,即便添加WF 6氣體,WC遮罩選擇比亦得不到改善。即,可知偏壓電壓較小時,WC遮罩選擇比之改善效果較大。
再者,於蝕刻處理中,為了蝕刻速度之提高等,亦可自第2高頻電源64將用以饋入離子之電性偏壓之電壓供給至下部電極18。於該情形時,電性偏壓之電壓較佳為-500 V以上0 V以下。
如上述本實施方式所示,於對處理氣體添加特定量之WF 6,而且不供給偏壓電壓或者供給低偏壓電壓之情形時,遮罩選擇比提高。WF 6由於金屬元素彼此之親和性較高,故而較作為含矽之層(氧化矽層、氮化矽層及Low-k層等)之被蝕刻層更容易沈積於含金屬之遮罩上。另一方面,於不供給偏壓電壓或者供給低偏壓電壓之情形時,由於入射至基板之離子能量為0或者變低,故而沈積物之蝕刻得到抑制。藉由此種WF 6之添加及偏壓電壓之控制之相互作用,而具有WF 6更沈積於含金屬之遮罩上之效果,因此,遮罩選擇比提高。再者,因含有作為與WF 6中含有之鎢相同種類之金屬之鎢的遮罩而金屬元素彼此之鍵結變得更強,即便為不同種類之金屬彼此亦具有此種效果。於另一例中,亦可使用包括含有鎢之氣體之處理氣體作為添加氣體,經由含有鎢以外之金屬之遮罩而對被蝕刻層進行蝕刻,亦可使用包括含有鎢以外之金屬之氣體之處理氣體作為添加氣體,經由含有鎢之遮罩而對被蝕刻層進行蝕刻。此外,亦可使用包括含有鎢以外之金屬之氣體之處理氣體作為添加氣體,經由含有鎢以外之金屬之遮罩而對被蝕刻層進行蝕刻。於該等情形時亦同樣地可提高遮罩選擇比。
又,於上述實施方式中,使用對下部電極18供給電漿產生用之高頻電力與偏壓電壓之類型之電容耦合型電漿處理裝置即電漿處理裝置10,但並不限定於此。例如,亦可使用對上部電極30供給電漿產生用之高頻電力、對下部電極18供給偏壓電壓之類型之電容耦合型電漿處理裝置。
以上,根據本實施方式,控制部80對裝置各部進行控制,執行提供針對邏輯元件之基板(晶圓W)之工序,該針對邏輯元件之基板(晶圓W)具備氧化矽層(含矽之層102)、及於氧化矽層之上具有由側壁規定之開口之含鎢之遮罩(遮罩103)。控制部80對裝置各部進行控制,執行供給包括含鎢之氣體之處理氣體之工序。控制部80對裝置各部進行控制,執行以下工序:自處理氣體產生電漿,於含鎢之遮罩之上部及側壁形成含有鎢之保護層,且經由開口對氧化矽層進行蝕刻。又,於蝕刻工序中,形成於含鎢之遮罩之上部之保護層的厚度,大於形成於含鎢之遮罩之側壁之保護層的厚度。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,處理氣體包含C xH yF z(x、z為1以上之整數,y為0以上之整數)氣體。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,處理氣體進而包括含氧氣體。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,含鎢之遮罩為包含鎢或碳化鎢之遮罩。其結果,可提高(改善)作為鎢或碳化鎢之含鎢之遮罩與含矽之層102之選擇比。
又,根據本實施方式,含鎢之氣體亦可包含鹵化鎢氣體。鹵化鎢氣體亦可包含六氟化鎢(WF 6)氣體、六溴化鎢(WBr 6)氣體、六氯化鎢(WCl 6)氣體及WF 5Cl氣體之至少一者。含鎢之氣體亦可包含六羰基鎢(W(CO) 6)氣體。含鎢之氣體之流量亦可為10 sccm以下。使用含鎢之氣體之結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,控制部80於蝕刻工序中供給用以饋入離子之電性偏壓,電性偏壓之電壓為-500 V以上0 V以下。其結果,於對上部電極30供給電漿產生用之高頻電力之類型之電容耦合型電漿處理裝置中,亦可提高含鎢之遮罩之選擇比。
又,根據本實施方式,於蝕刻工序中,不供給電性偏壓。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,C xH yF z氣體包含選自由C 2F 4、CF 4、C 3F 4、C 3F 8、C 4F 8、C 4F 6、C 5F 8、CH 2F 2、CHF 3、CH 2F 3、CH 3F所組成之群之至少一種氣體。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,所產生之電漿為電容耦合型電漿或感應耦合型電漿。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,所產生之電漿為電容耦合型電漿,基板保持於載置台(載台14),對載置台供給電漿產生用之高頻電力。其結果,藉由利用供給至載台14之下部電極18之電漿產生用之高頻電力來對晶圓W饋入離子等,而可進行蝕刻。
又,根據本實施方式,控制部80對裝置各部進行控制,執行提供基板之工序,該基板具備含矽之介電層、及於含矽之介電層之上具有由側壁規定之開口且包含金屬之遮罩。控制部80對裝置各部進行控制,執行供給包括含鎢之氣體之處理氣體之工序。控制部80對裝置各部進行控制,執行以下工序:自處理氣體產生電漿,於遮罩之上部及遮罩之側壁形成含有鎢之保護層,且經由開口而對含矽之介電層進行蝕刻。又,於蝕刻工序中,形成於遮罩之上部之保護層之厚度,大於形成於遮罩之側壁之保護層的厚度。其結果,可提高含金屬之遮罩之選擇比。
又,根據本實施方式,形成於遮罩之側壁之保護層之厚度自開口之上部朝向深度方向變薄。其結果,可提高含金屬之遮罩之選擇比。
又,根據本實施方式,控制部80對裝置各部進行控制,執行提供基板之工序,該基板具備氧化矽層及於氧化矽層之上具備含鎢之遮罩。控制部80對裝置各部進行控制,執行供給包括含鎢之氣體之處理氣體之工序。控制部80對裝置各部進行控制,執行以下工序:自處理氣體產生電漿,經由含鎢之遮罩而對氧化矽層進行蝕刻。其結果,可提高含鎢之遮罩之選擇比。
又,根據本實施方式,蝕刻工序於含鎢之遮罩之上部及側壁形成含有鎢之保護層。其結果,可保護含鎢之遮罩之上部及側壁。
又,根據本實施方式,形成於含鎢之遮罩之上部之保護層的厚度,大於形成於含鎢之遮罩之側壁之保護層的厚度。其結果,可保護含鎢之遮罩之上部。
又,根據本實施方式,形成於含鎢之遮罩之側壁之保護層的厚度,從由側壁規定之開口之上部朝向深度方向變薄。其結果,可提高含金屬之遮罩之選擇比。
又,根據本實施方式,基板為針對邏輯元件之基板。其結果,可進行適合於邏輯元件之蝕刻。
又,根據本實施方式,提供應用了上述蝕刻方法之半導體裝置之製造方法。其結果,可製造半導體裝置。
應認為此次所揭示之實施方式於所有方面為例示,而並非限制性者。上述實施方式亦可於不脫離隨附之申請專利範圍及其主旨之情況下以各種形態進行省略、置換、變更。
又,於上述實施方式中,以使用電容耦合型電漿對晶圓W進行蝕刻等處理之電漿處理裝置10為例進行了說明,但揭示之技術並不限定於此。只要為使用電漿對晶圓W進行處理之裝置,則電漿源並不限定於電容耦合電漿,例如,可使用感應耦合電漿、微波電漿、磁控電漿等任意之電漿源。
關於以上之實施方式,進而揭示以下之附記。
(附記1)一種蝕刻方法,其具有如下工序: 提供基板,該基板具備包含氧化矽層之蝕刻對象層、及於上述蝕刻對象層之上具備含鎢之遮罩; 供給包括含鎢之氣體之處理氣體;以及 自上述處理氣體產生電漿,經由上述含鎢之遮罩而對上述蝕刻對象層進行蝕刻。
(附記2)一種電漿處理裝置,其具備: 腔室; 基板支持體,其配置於上述腔室內; 電漿產生部,其於上述腔室內產生電漿;以及 控制部; 上述控制部執行以下工序: 將基板提供至上述基板支持體,該基板具備包含氧化矽層之蝕刻對象層、及於上述蝕刻對象層之上具備含鎢之遮罩; 供給包括含鎢之氣體之處理氣體;以及 自上述處理氣體產生電漿,經由上述含鎢之遮罩而對上述蝕刻對象層進行蝕刻。
10:電漿處理裝置 12:腔室 12c:處理空間 12e:排氣口 12g:閘閥 12p:通路 14:載台 16:電極板 18:下部電極 18f:流路 20:靜電吸盤 22:直流電源 26:冷卻器單元 26a:配管 26b:配管 28:氣體供給管線 30:上部電極 32:構件 34:頂板 34a:氣體噴出孔 36:支持體 36a:氣體擴散室 36b:氣體通流孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 42:閥群 44:流量控制器群 46:遮罩 48:擋板 50:排氣裝置 62:第1高頻電源 64:第2高頻電源 66:匹配器 68:匹配器 70:直流電源部 80:控制部 101:矽基板 102:含矽之層 103:遮罩 104:狀態 105:狀態 106:狀態 107:保護層 108:槽 110:曲線圖 111:曲線圖 FR:聚焦環 S1:步驟 S2:步驟 S3:步驟 S4:步驟 W:晶圓
圖1係表示本發明之一實施方式中之電漿處理裝置之一例的概略剖視圖。 圖2係模式性地表示藉由本實施方式之電漿處理裝置而蝕刻之基板之構造之一例的圖。 圖3係模式性地表示本實施方式中之基板之蝕刻之進行之一例的圖。 圖4係表示本實施方式中之蝕刻處理之一例之流程圖。 圖5係表示本實施方式與參考例中之實驗結果之一例的圖。 圖6係表示六氟化鎢氣體之流量與遮罩選擇比之關係之一例的圖。 圖7係表示偏壓電壓與遮罩選擇比之關係之一例之圖。
S1:步驟 S2:步驟 S3:步驟 S4:步驟

Claims (22)

  1. 一種蝕刻方法,其具有如下工序:提供基板,該基板具備含矽之層、及於上述含矽之層之上具有由側壁規定之開口之含鎢之遮罩;供給包括含鎢之氣體之處理氣體;以及自上述處理氣體產生電漿,於上述含鎢之遮罩之上部及上述側壁形成含有鎢之保護層,且經由上述開口而對上述含矽之層進行蝕刻;形成於上述含鎢之遮罩之上部之上述保護層的厚度,大於形成於上述含鎢之遮罩之側壁之上述保護層的厚度。
  2. 如請求項1之蝕刻方法,其中上述處理氣體包含CxHyFz(x、z為1以上之整數,y為0以上之整數)氣體。
  3. 如請求項2之蝕刻方法,其中上述CxHyFz氣體包含選自由CF4、C3F8、C4F8、C4F6、C5F8、CH2F2、CHF3、CH3F所組成之群之至少一種氣體。
  4. 如請求項1至3中任一項之蝕刻方法,其中上述處理氣體進而包括含氧氣體。
  5. 如請求項1至3中任一項之蝕刻方法,其中 上述含鎢之遮罩為包含鎢或碳化鎢之遮罩。
  6. 如請求項1至3中任一項之蝕刻方法,其中上述含鎢之氣體為六氟化鎢氣體。
  7. 如請求項1至3中任一項之蝕刻方法,其中上述蝕刻工序供給用以饋入離子之電性偏壓,上述電性偏壓之電壓為-500V以上0V以下。
  8. 如請求項1至3中任一項之蝕刻方法,其中於上述蝕刻工序中,不供給電性偏壓。
  9. 如請求項1至3中任一項之蝕刻方法,其中所產生之上述電漿為電容耦合型電漿或感應耦合型電漿。
  10. 如請求項1至3中任一項之蝕刻方法,其中所產生之上述電漿為電容耦合型電漿,上述基板保持於載置台,電漿產生用之高頻電力係供給至上述載置台。
  11. 一種蝕刻方法,其具有如下工序:提供基板,該基板具備含矽之介電層、及於上述含矽之介電層之上具有由側壁規定之開口且包含金屬之遮罩;供給包括含鎢之氣體之處理氣體;以及 自上述處理氣體產生電漿,於上述遮罩之上部及上述遮罩之上述側壁形成含有鎢之保護層,且經由上述開口而對上述含矽之介電層進行蝕刻;且形成於上述遮罩之上部之上述保護層之厚度,大於形成於上述遮罩之側壁之上述保護層的厚度。
  12. 如請求項11之蝕刻方法,其中形成於上述遮罩之側壁之上述保護層之厚度,自上述開口之上部朝向深度方向變薄。
  13. 一種蝕刻方法,其具有以下工序:提供基板,該基板具備包含含矽之層之蝕刻對象層、及於上述蝕刻對象層之上具備含鎢之遮罩;供給包括含鎢之氣體之處理氣體;以及自上述處理氣體產生電漿,經由上述含鎢之遮罩而對上述蝕刻對象層進行蝕刻;上述蝕刻工序於上述含鎢之遮罩之上部及側壁形成含有鎢之保護層。
  14. 如請求項13之蝕刻方法,其中形成於上述含鎢之遮罩之上部之上述保護層的厚度,大於形成於上述含鎢之遮罩之側壁之上述保護層的厚度。
  15. 如請求項13或14之蝕刻方法,其中形成於上述含鎢之遮罩之側壁之上述保護層的厚度,從由上述側壁規定之開口之上部朝向深度方向變薄。
  16. 一種半導體裝置之製造方法,其包含如請求項1至15中任一項之蝕刻方法。
  17. 一種程式,其使電漿處理裝置執行如請求項1至15中任一項之蝕刻方法。
  18. 一種電漿處理裝置,其具備:腔室;基板支持體,其配置於上述腔室內;電漿產生部,其於上述腔室內產生電漿;以及控制部;上述控制部執行以下工序:將基板提供至上述基板支持體,該基板具備包括含矽之層之蝕刻對象層、及於上述蝕刻對象層之上具備含鎢之遮罩;供給包括含鎢之氣體之處理氣體;以及自上述處理氣體產生電漿,經由上述含鎢之遮罩而對上述蝕刻對象層進行蝕刻;上述蝕刻工序於上述含鎢之遮罩之上部及側壁形成含有鎢之保護層。
  19. 如請求項18之電漿處理裝置,其中上述蝕刻工序供給用以饋入離子之電性偏壓,上述電性偏壓之電壓為-500V以上0V以下。
  20. 如請求項18之電漿處理裝置,其中於上述蝕刻工序中,不供給電性偏壓。
  21. 如請求項18至20中任一項之電漿處理裝置,其中所產生之上述電漿為電容耦合型電漿或感應耦合型電漿。
  22. 如請求項18至20中任一項之電漿處理裝置,其中所產生之上述電漿為電容耦合型電漿,上述基板保持於載置台,電漿產生用之高頻電力係供給至上述載置台。
TW111105078A 2021-07-27 2022-02-11 蝕刻方法、半導體裝置之製造方法及電漿處理裝置 TWI802266B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2022/025435 WO2023008025A1 (ja) 2021-07-27 2022-06-27 エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
CN202280050973.9A CN117751433A (zh) 2021-07-27 2022-06-27 蚀刻方法、半导体装置的制造方法、蚀刻程序以及等离子体处理装置
KR1020247005320A KR20240033271A (ko) 2021-07-27 2022-06-27 에칭 방법, 반도체 장치의 제조 방법, 에칭 프로그램 및 플라즈마 처리 장치
US18/422,013 US20240162047A1 (en) 2021-07-27 2024-01-25 Etching method, method for manufacturing semiconductor device, etching program, and plasma processing apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-122118 2021-07-27
JP2021122118 2021-07-27
JP2022016830A JP7099675B1 (ja) 2021-07-27 2022-02-07 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
JP2022-016830 2022-02-07

Publications (2)

Publication Number Publication Date
TW202305933A TW202305933A (zh) 2023-02-01
TWI802266B true TWI802266B (zh) 2023-05-11

Family

ID=82384785

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111105078A TWI802266B (zh) 2021-07-27 2022-02-11 蝕刻方法、半導體裝置之製造方法及電漿處理裝置
TW111124748A TW202320165A (zh) 2021-07-27 2022-07-01 蝕刻方法、半導體裝置之製造方法、蝕刻程序及電漿處理裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111124748A TW202320165A (zh) 2021-07-27 2022-07-01 蝕刻方法、半導體裝置之製造方法、蝕刻程序及電漿處理裝置

Country Status (2)

Country Link
JP (1) JP7099675B1 (zh)
TW (2) TWI802266B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004896A (zh) * 2018-04-05 2020-01-16 日商東京威力科創股份有限公司 被加工物之處理方法
TW202036671A (zh) * 2019-02-28 2020-10-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110899A (ja) * 1999-10-14 2001-04-20 Oki Electric Ind Co Ltd 配線形成方法
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法
US12020944B2 (en) * 2018-11-05 2024-06-25 Lam Research Corporation Method for etching an etch layer
JP7336365B2 (ja) * 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP2021090039A (ja) * 2019-11-25 2021-06-10 東京エレクトロン株式会社 基板処理方法及びプラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004896A (zh) * 2018-04-05 2020-01-16 日商東京威力科創股份有限公司 被加工物之處理方法
TW202036671A (zh) * 2019-02-28 2020-10-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Also Published As

Publication number Publication date
TW202305933A (zh) 2023-02-01
JP7099675B1 (ja) 2022-07-12
TW202320165A (zh) 2023-05-16
JP2023018631A (ja) 2023-02-08

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
JP6529357B2 (ja) エッチング方法
JP6382055B2 (ja) 被処理体を処理する方法
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
JP6366454B2 (ja) 被処理体を処理する方法
US11462412B2 (en) Etching method
JP5982223B2 (ja) プラズマ処理方法、及びプラズマ処理装置
JP6521848B2 (ja) エッチング方法
JP6550278B2 (ja) エッチング方法
US10553409B2 (en) Method of cleaning plasma processing apparatus
JP2016207772A (ja) 有機膜をエッチングする方法
JP2016136606A (ja) エッチング方法
TW201907477A (zh) 蝕刻方法及蝕刻裝置
TWI713486B (zh) 蝕刻方法(二)
KR20190079565A (ko) 에칭 방법
TWI802266B (zh) 蝕刻方法、半導體裝置之製造方法及電漿處理裝置
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5089871B2 (ja) 半導体装置の製造方法
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
CN117751433A (zh) 蚀刻方法、半导体装置的制造方法、蚀刻程序以及等离子体处理装置
TW202314852A (zh) 蝕刻方法及電漿處理裝置
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置
JP2020126899A (ja) 基板処理方法及び基板処理装置