JP2021090039A - 基板処理方法及びプラズマ処理装置 - Google Patents

基板処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2021090039A
JP2021090039A JP2020154668A JP2020154668A JP2021090039A JP 2021090039 A JP2021090039 A JP 2021090039A JP 2020154668 A JP2020154668 A JP 2020154668A JP 2020154668 A JP2020154668 A JP 2020154668A JP 2021090039 A JP2021090039 A JP 2021090039A
Authority
JP
Japan
Prior art keywords
gas
film
silicon
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020154668A
Other languages
English (en)
Other versions
JP2021090039A5 (ja
Inventor
隆太郎 須田
Ryutaro Suda
隆太郎 須田
幕樹 戸村
Maju Tomura
幕樹 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US17/092,376 priority Critical patent/US11342194B2/en
Priority to US17/092,380 priority patent/US11361976B2/en
Priority to TW109140159A priority patent/TW202133261A/zh
Priority to SG10202011423RA priority patent/SG10202011423RA/en
Priority to KR1020200153776A priority patent/KR20210064066A/ko
Priority to CN202011285147.1A priority patent/CN112838002A/zh
Priority to US17/244,957 priority patent/US20210343539A1/en
Publication of JP2021090039A publication Critical patent/JP2021090039A/ja
Priority to US17/720,292 priority patent/US20220246443A1/en
Priority to US17/752,877 priority patent/US20220285169A1/en
Publication of JP2021090039A5 publication Critical patent/JP2021090039A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】プラズマエッチングにおいてマスクのエッチングに対するシリコンを含有する膜のエッチングの選択比を向上する技術を提供する。【解決手段】例示的実施形態に係る基板処理方法は、プラズマ処理装置のチャンバ内に基板を提供する工程を含む。基板は、シリコン含有膜及び該シリコン含有膜上に設けられたマスクを有する。基板処理方法は、チャンバ内において、フッ化水素ガスを含む第１の処理ガスからプラズマを生成する工程を更に含む。プラズマを生成する工程では、プラズマからの化学種により膜がエッチングされる。不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量は２５体積％以上である。【選択図】図１

Description

本開示の例示的実施形態は、基板処理方法及びプラズマ処理装置に関する。
特許文献１には、基板内の膜をエッチングする方法が開示されている。膜はシリコンを含有し、基板は膜上に設けられたマスクを更に有する。マスクは、アモルファスカーボン又は有機ポリマーを含む。当該方法におけるエッチングは、炭化水素ガス及びフルオロハイドロカーボンガスを含む処理ガスから生成されたプラズマが用いられる。
特開２０１６−３９３１０号公報
本開示は、プラズマエッチングにおいてマスクのエッチングに対するシリコン含有膜のエッチングの選択比を向上する技術を提供する。
一つの例示的実施形態において、基板処理方法が提供される。基板処理方法は、プラズマ処理装置のチャンバ内に基板を提供する工程を含む。基板は、シリコン含有膜及び該シリコン含有膜上に設けられたマスクを有する。基板処理方法は、チャンバ内において、フッ化水素ガスを含む第１の処理ガスからプラズマを生成する工程を更に含む。プラズマを生成する工程では、プラズマからの化学種によりシリコン含有膜がエッチングされる。不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量は２５体積％以上である。
本開示によれば、プラズマエッチングにおいてマスクのエッチングに対するシリコン含有膜のエッチングの選択比を向上する技術を提供できる。
第１の実施形態に係る基板処理方法の一例を示すフローチャートである。 一例のプラズマ処理装置を概略的に示す図である。 工程ＳＴ１において提供される一例の基板の部分拡大断面図である。 図１に示す基板処理方法を実行した後の一例の基板の部分拡大断面図である。 図１に示す基板処理方法の評価のために行った実験の結果を示すグラフである。 第２の実施形態に係る基板処理方法の一例を示すフローチャートである。 第３の実施形態に係る基板処理方法の一例を示すフローチャートである。 第３の実施形態に係る基板処理方法の別の例を示すフローチャートである。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、基板処理方法が提供される。基板処理方法は、プラズマ処理装置のチャンバ内に基板を提供する工程を含む。基板は、シリコン含有膜及び該シリコン含有膜上に設けられたマスクを有する。基板処理方法は、チャンバ内において、フッ化水素ガスを含む第１の処理ガスからプラズマを生成する工程を更に含む。プラズマを生成する工程では、プラズマからの化学種によりシリコン含有膜がエッチングされる。不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量は２５体積％以上である。この実施形態によれば、不活性ガスを除いた全流量に対して、フッ化水素ガスの流量が２５体積％以上である第１の処理ガスから生成されるプラズマを用いることにより、マスクのエッチングに対するシリコンを含有する膜のエッチングの選択比が向上される。
一つの例示的実施形態において、不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量は８０体積％未満であってもよい。
一つの例示的実施形態において、第１の処理ガスは、炭素含有ガス、酸素含有ガス、及びハロゲン含有ガスからなる群から選択される少なくとも一種を含む。
一つの例示的実施形態において、炭素含有ガスは、フルオロカーボンガス、ハイドロフルオロカーボンガス、及びハイドロカーボンガスから成る群から選択される少なくとも一種を含んでいてもよい。
一つの例示的実施形態において、シリコン含有膜は、シリコン酸化膜及びシリコン窒化膜を含む積層膜、ポリシリコン膜、低誘電率膜、並びにシリコン酸化膜及びポリシリコン膜を含む積層膜からなる群から選択される少なくとも一種であってもよい。
一つの例示的実施形態において、マスクは、炭素含有マスク又は金属含有マスクであってもよい。
一つの例示的実施形態において、炭素含有マスクは、スピンオンカーボン、炭化タングステン、アモルファスカーボン、及び炭化ホウ素からなる群から選択される少なくとも一種から形成されていてもよい。
一つの例示的実施形態において、基板処理方法は、チャンバ内において、第２の処理ガスからプラズマを生成する工程をさらに含む。第２の処理ガスからプラズマを生成する工程では、プラズマからの化学種によりチャンバ内がクリーニングされる。
一つの例示的実施形態において、前記第２の処理ガスは、フッ素含有ガス、酸素含有ガス、水素含有ガス、及び窒素含有ガスからなる群から選択される少なくとも一種を含んでいてもよい。
一つの例示的実施形態において、基板処理方法は、基板を提供する工程の前に、チャンバ内において、第３の処理ガスからプラズマを生成する工程をさらに含む。第３の処理ガスからプラズマを生成する工程では、チャンバの内壁にプリコート膜が形成される。
一つの例示的実施形態において、前記第３の処理ガスは、シリコン含有ガス及び酸素含有ガスを含んでいてもよい。
別の例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、プラズマ生成部、及び制御部を備える。チャンバは、ガス供給口及びガス排出口を有する。制御部は、配置する工程とエッチングする工程とを含む処理を実行すうように構成されている。配置する工程では、チャンバ内に、シリコン含有膜及びシリコン含有膜上に設けられたマスクを有する基板を配置する。エッチングする工程では、チャンバ内において、フッ化水素ガスからプラズマを含む第１の処理ガスからプラズマを生成し、シリコン含有膜をエッチングする。制御部は、エッチングする工程において、不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量が２５体積％以上となるように制御するように構成されている。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
図１は、第１の実施形態に係る基板処理方法の一例を示すフローチャートである。図１に示す方法ＭＴ１は、シリコンを含有する膜をエッチングするために実行される。方法ＭＴ１は、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができる。方法ＭＴ１は、プラズマ処理装置を用いて実行される。図２は、一例のプラズマ処理装置を概略的に示す図である。図１に示す方法ＭＴ１は、図２に示すプラズマ処理装置１を用いて実行され得る。
プラズマ処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、チャンバ本体１２の側壁に沿って設けられるゲートバルブ１２ｇにより開閉される。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、上部に支持台１４を有する。支持台１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。
支持台１４は、下部電極１８及び静電チャック２０を有する。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されて、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面に基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗが静電チャック２０に保持される。
下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、エッジリング２５が配置される。エッジリング２５は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット（図示しない）から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
プラズマ処理装置１は、上部電極３０を更に備える。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス供給口３６ｃが形成されている。ガス供給口３６ｃは、ガス拡散室３６ａに接続している。ガス供給口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２、流量制御器群４４、及びガスソース群４０が接続されている。ガスソース群４０、バルブ群４２、及び流量制御器群４４は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含む。バルブ群４２は、複数の開閉バルブを含む。流量制御器群４４は、複数の流量制御器を含む。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４２の対応の開閉バルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、ガス排出口１２ｅが設けられている。ガス排出口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。プラズマ処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。第２の高周波電源６４は一例のプラズマ生成部を構成する。
プラズマ処理装置１においてガスが、ガス供給部から内部空間１０ｓに供給されて、プラズマを生成する。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。
プラズマ処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、プラズマ処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御する。
再び図１を参照する。以下では、その実行においてプラズマ処理装置１が用いられる場合を例にとって、方法ＭＴ１について説明する。図１に示すように、方法ＭＴ１は、工程ＳＴ１を含む。工程ＳＴ１では、プラズマ処理装置のチャンバ１０内に基板Ｗが提供される。基板Ｗは、静電チャック２０上に載置され、静電チャック２０によって保持される。
図３は、方法ＭＴ１の工程ＳＴ１において提供される一例の基板の部分拡大断面図である。図３に示す基板Ｗは、下地層ＵＬ、膜ＳＦ、及びマスクＭＳＫを有する。下地層ＵＬは、多結晶シリコン製の層であり得る。膜ＳＦは、下地層ＵＬ上に設けられている。膜ＳＦは、シリコンを含有する。膜ＳＦは、一つ以上のシリコン酸化膜及び一つ以上のシリコン窒化膜を含む積層膜であり得る。図３に示す例では、膜ＳＦは、複数のシリコン酸化膜ＩＬ１及び複数のシリコン窒化膜ＩＬ２を含む多層膜である。複数のシリコン酸化膜ＩＬ１及び複数のシリコン窒化膜ＩＬ２は、交互に積層されている。なお、膜ＳＦは、シリコンを含む他の単層膜又はシリコンを含む他の多層膜であってもよい。膜ＳＦが単層膜の場合、膜ＳＦは、例えば、ＳｉＯＣ、ＳｉＯＦ、若しくはＳｉＣＯＨ等から形成される低誘電率膜、又は、ポリシリコン膜であり得る。或いは、膜ＳＦが多層膜の場合、膜ＳＦは、例えば、一つ以上のシリコン酸化膜及び一つ以上のポリシリコン膜を含む積層膜であり得る。
マスクＭＳＫは、膜ＳＦ上に設けられている。マスクＭＳＫは、膜ＳＦにホールといったスペースを形成するためのパターンを有している。マスクＭＳＫは、例えば、ハードマスクであり得る。マスクＭＳＫは、例えば、炭素含有マスク及び／又は金属含有マスクであり得る。炭素含有マスクは、例えば、スピンオンカーボン、炭化タングステン、アモルファスカーボン、及び炭化ホウ素からなる群から選択される少なくとも一種から形成される。金属含有マスクは、窒化チタン、酸化チタン、及びタングステンからなる群から選択される少なくとも一種から形成される。或いは、マスクＭＳＫは、例えば、ホウ化ケイ素、窒化ホウ素、又は炭化ホウ素等から形成されるホウ素含有マスクであってもよい。
図１に示すように、方法ＭＴ１は、工程ＳＴ２を更に含む。工程ＳＴ２は、工程ＳＴ１の後に実行される。工程ＳＴ２では、チャンバ１０内において第１の処理ガスからプラズマが生成される。工程ＳＴ２では、このプラズマからの化学種により、膜ＳＦがエッチングされる。
工程ＳＴ２において用いられる第１の処理ガスは、フッ化水素ガスを含む。工程ＳＴ２におけるフッ化水素ガスの流量は、不活性ガスを除いた第１の処理ガスの全流量に対して、２５体積％以上、３０体積％以上又は３４体積％以上としてよい。なお、フッ化水素ガスは腐食性が高いため、チャンバ１０の内壁の腐食を抑制する観点から、フッ化水素ガスの流量は、不活性ガスを除いた第１の処理ガスの全流量に対して、８０体積％未満、７８体積％以下又は７５体積％以下としてよい。一例では、フッ化水素ガスの流量は、不活性ガスを除いた第１の処理ガスの全流量に対して、２５体積％以上８０体積％未満に調整される。不活性ガスを除いた第１の処理ガス中のフッ化水素ガスの流量をこのような範囲に制御することにより、マスクＭＫのエッチング速度に対する膜ＳＦのエッチング速度を向上させることができる。この結果、マスクのエッチングに対するシリコン含有膜のエッチングの選択比を改善することができる。一方、不活性ガスを除いた第１の処理ガス中のフッ化水素ガスの流量が２５体積％未満では、選択比を十分に改善できない場合がある。なお、不活性ガスを除いた第１の処理ガスの全流量は、チャンバ容積に応じて適宜調整すればよく、一例では、１００ｓｃｃｍ以上としてよい。
第１の処理ガスは、フッ化水素ガスのほかに、炭素含有ガス、酸素含有ガス及びハロゲン含有ガスからなる群から選択される少なくとも一種を含んでもよい。
第１の処理ガスが炭素含有ガスを含む場合、マスク表面に炭素を含む堆積物が形成されるため、マスクのエッチングに対するシリコン含有膜のエッチング選択比をさらに改善することができる。炭素含有ガスは、例えば、フルオロカーボンガス、ハイドロフルオロカーボンガス、及びハイドロカーボンガスからなる群から選択される少なくとも一種を含む。フルオロカーボンガスとしては、例えば、ＣＦ４、Ｃ２Ｆ２、Ｃ２Ｆ４、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８又はＣ５Ｆ８を使用することができる。ハイドロフルオロカーボンガスとしては、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ２ＨＦ５、Ｃ２Ｈ２Ｆ４、Ｃ２Ｈ３Ｆ３、Ｃ２Ｈ４Ｆ２、Ｃ３ＨＦ７、Ｃ３Ｈ２Ｆ６、Ｃ３Ｈ２Ｆ４、Ｃ３Ｈ３Ｆ５、Ｃ４Ｈ５Ｆ５、Ｃ５Ｈ２Ｆ１０、ｃ−Ｃ５Ｈ３Ｆ７又はＣ３Ｈ２Ｆ４を使用することができる。ハイドロカーボンガスとしては、例えば、ＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ６、Ｃ３Ｈ８又はＣ４Ｈ１０を使用することができる。炭素含有ガスは、上記のほかにＣＯ及び／又はＣＯ２を含んでもよい。一例では、炭素含有ガスとして、炭素数が２以上のハイドロフルオロカーボンガスを使用することができる。炭素数が２以上のハイドロフルオロカーボンガスを用いた場合、ボーイングなどの形状異常を効果的に抑制できる。
第１の処理ガスが酸素含有ガスを含む場合、エッチング時におけるマスクの閉塞を抑制することができる。酸素含有ガスとしては、例えば、Ｏ２、ＣＯ、ＣＯ２、Ｈ２Ｏ又はＨ２Ｏ２からなる群から選択される少なくとも一種を使用することができる。
第１の処理ガスがハロゲン含有ガスを含む場合、エッチング形状を制御することができる。ハロゲン含有ガスとしては、例えば、フッ素含有ガス、塩素含有ガス、ホウ素含有ガス、及びヨウ素含有ガスからなる群から選択される少なくとも一種を使用することができる。このフッ素含有ガスは、例えば、ＳＦ６、ＮＦ３、ＸｅＦ２、ＳｉＦ４、ＩＦ７、ＣｌＦ５、ＢｒＦ５、ＡｓＦ５、ＮＦ５、ＰＦ３、ＰＦ５、ＰＯＦ３、ＢＦ３、ＨＰＦ６、ＷＦ６等のガスである。この塩素含有ガスは、例えば、ＳｉＣｌ２、ＳｉＣｌ４、ＣＣｌ４、ＢＣｌ３、ＰＣｌ３、ＰＣｌ５、ＰＯＣｌ３等のガスである。この臭素含有ガスは、例えば、ＣＢｒ２Ｆ２、Ｃ２Ｆ５Ｂｒ、ＰＢｒ３、ＰＢｒ５、ＰＯＢｒ３等のガスである。このヨウ素含有ガスは、例えば、ＨＩ、ＣＦ３Ｉ、Ｃ２Ｆ５Ｉ、Ｃ３Ｆ７Ｉ、ＩＦ５、ＩＦ７、Ｉ２、ＰＩ３等のガスである。
上記のほか、第１の処理ガスは、側壁保護効果のあるガス、例えば、ＣＯＳ等の硫黄含有ガス、Ｐ４Ｏ１０、Ｐ４Ｏ８、Ｐ４Ｏ６、ＰＨ３、Ｃａ３Ｐ２、Ｈ３ＰＯ４、Ｎａ３ＰＯ４等のリン含有ガス、Ｂ２Ｈ６等のホウ素含有ガスを含んでもよい。
これらのガス種のほか、第１の処理ガスは、不活性ガスを含んでもよい。不活性ガスとしては、窒素含有ガスのほか、Ａｒ、Ｋｒ及びＸｅ等の希ガスを使用することができる。ただし、第１の処理ガスは、これらの不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量が上述した割合となるように制御する。
工程ＳＴ２の実行のために、制御部８０は、上述の処理ガスをチャンバ１０内に供給するようにガス供給部を制御する。工程ＳＴ２の実行のために、制御部８０は、チャンバ１０内に供給される処理ガスにおけるフッ化水素ガスの流量が当該処理ガスの全流量の２５体積％以上となるようにガス供給部を制御する。工程ＳＴ２の実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力となるように排気装置５０を制御する。工程ＳＴ２の実行のために、制御部８０は、チャンバ１０内において処理ガスからプラズマを生成するために第１の高周波電力及び／又は第２の高周波電力を供給するように第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
工程ＳＴ２において、第２の高周波電源６４は、プラズマからイオンを基板Ｗに引き込むために、５Ｗ／ｃｍ２以上の第２の高周波電力（即ち、バイアス用の高周波電力）を下部電極１８に供給してもよい。５Ｗ／ｃｍ２以上の第２の高周波電力によって、プラズマからのイオンが、エッチングによって形成される膜ＳＦのスペース（例えば図４に示すスペースＳＰ）の底部に、十分に到達し得る。なお、バイアス用の高周波電力に代えて、負の直流電圧を下部電極１８に印加してもよい。さらに、バイアス用の高周波電力又は負の直流電圧を下部電極１８にパルス状に印加してもよい。この場合、パルス周波数は、５Ｈｚ〜１００ｋＨｚしてもよい。
工程ＳＴ２における静電チャックの温度は特に制限されない。ただし、工程ＳＴ２の開始前に、静電チャックの温度を低温、例えば０℃以下又は−５０℃以下に調整することで、基板表面におけるエッチャントの吸着が促進されるため、エッチングレートを向上することができる。
工程ＳＴ２の実行が終了すると、方法ＭＴ１は終了する。図４は、図１に示す基板処理方法を実行した後の一例の基板の部分拡大断面図である。方法ＭＴ１の実行により、図４に示すように、膜ＳＦに、例えば下地層ＵＬまで達するスペースＳＰが形成される。
以下、方法ＭＴ１の評価のために行った実験の結果について説明する。実験では、図３に示す基板Ｗと同じ８つのサンプル基板を準備した。実験では、プラズマ処理装置１を用いて、８つのサンプル基板の膜ＳＦのプラズマエッチングを行った。プラズマエッチングでは、炭素含有ガスを含む第１の処理ガスを用いた。８つのサンプル基板のうち第１のサンプル基板のプラズマエッチングに用いた第１の処理ガスは、フッ化水素ガスを含んでいなかった。第２〜第８のサンプル基板のプラズマエッチングでは、第１の処理ガスの全流量に対するフッ化水素ガスの流量比は、それぞれ３４．２体積％、５１．０体積％、８０．０体積％、９５．２体積％、９８．８体積％、９９．５体積％及び１００体積％であった。なお、実験では、プラズマエッチングの開始前に、サンプル基板を載置する静電チャックの温度を−５０℃以下の温度に調整した。
実験では、８つのサンプル基板の膜ＳＦのプラズマエッチングの結果から、マスクＭＳＫのエッチングに対する膜ＳＦのエッチングの選択比を求めた。具体的に、８つのサンプル基板の膜ＳＦのプラズマエッチングの結果から、膜ＳＦのエッチングレートをマスクＭＫのエッチングレートで除すことにより選択比を求めた。
実験の結果を、図５に示す。図５は、図１に示す基板処理方法の評価のために行った実験の結果を示すグラフである。図５のグラフにおいて、横軸は、流量比を示している。流量比は、不活性ガスを除いた第１の処理ガスの全流量に占めるフッ化水素ガスの流量の割合（体積％）である。図５のグラフにおいて、縦軸は、選択比を示している。図５において、参照符号Ｐ１〜Ｐ８は、第１〜第８のサンプル基板の膜ＳＦのプラズマエッチングの結果から求めた選択比を示している。
図５に示すように、実験の結果、選択比は、不活性ガスを除いた第１の処理ガスの全流量に対するフッ化水素ガスの流量の比率（以下、「流量比」という。）の増加に伴って増加することが確認された。また、図５から、フッ化水素ガスの流量が不活性ガスを除いた第１の処理ガスの全流量において２５体積％以上を占める場合には、４以上の選択比が得られることがわかる。
［第２の実施形態］
第１の実施形態に係る基板処理方法において、処理回数が増加するにつれて、チャンバ１０の内壁や支持台１４等に付着する反応生成物の付着量が増加する。反応生成物の付着量が増加すると処理環境が変わるため、基板Ｗ間での処理の均一性が悪化することがある。また、反応生成物の付着量の増加は、パーティクルの発生要因になる。そこで、クリーニングガスをプラズマ化させたプラズマによりチャンバ内をクリーニングすることが行われる。
図６は、第２の実施形態に係る基板処理方法の一例を示すフローチャートである。図６に示す方法ＭＴ２は、方法ＭＴ１と同様に、シリコン含有膜をエッチングするために実行される。工程ＳＴ２１及び工程ＳＴ２２は、上述した方法ＭＴ１の工程ＳＴ１１及び工程ＳＴ１２と同様であるため、ここでの説明は省略する。
図６に示すように、方法ＭＴ２は、工程ＳＴ２３を更に含む。工程ＳＴ２３は、工程ＳＴ２２の後に実行される。工程ＳＴ２３では、チャンバ１０内において第２の処理ガスからプラズマが生成される。工程ＳＴ２３では、このプラズマからの化学種により、チャンバ１０内がクリーニングされる。工程２３の処理時間は、通常、プラズマの発光状態をモニタすることにより決定される。第２実施形態によれば、従来技術と比較して、クリーニング時間を５０％以下に短縮することができ、基板処理のスループットを改善することができる。
工程ＳＴ２３で使用する第２の処理ガスは、例えば、フッ素含有ガス、酸素含有ガス、水素含有ガス、及び窒素含有ガスからなる群から選択される少なくとも一種を含んでもよい。フッ素含有ガスとしては、例えば、ＣＦ４、ＳＦ６又はＮＦ３を使用することができる。酸素含有ガスとしては、例えば、Ｏ２、ＣＯ、ＣＯ２、Ｈ２Ｏ又はＨ２Ｏ２を使用することができる。水素含有ガスとしては、例えば、Ｈ２又はＨＣｌを使用することができる。窒素含有ガスとしては、例えば、Ｎ２を使用することができる。上記のほか、第２の処理ガスには、Ａｒ等の希ガスなどが含まれてもよい。
工程ＳＴ２３は、基板Ｗを１枚処理する毎に実行してもよいが、所定枚数又は所定ロット数の基板Ｗを処理した後に実行してもよい。あるいは、所定時間の基板処理後に実行してもよい。
［第３の実施形態］
第１の実施形態及び第２の実施形態では、いずれも第１の処理ガスにはフッ化水素ガスが含まれる。フッ化水素ガスは腐食性の高いガスであるため、エッチング工程の前に、チャンバ１０の内壁にプリコート膜を形成することが好ましい。特に、フッ化水素ガスを高濃度で使用する場合には、チャンバ１０の内壁にプリコート膜を形成し、チャンバ１０の内壁の腐食を抑制することで、メンテナンス頻度を低減することができる。ここで、チャンバ１０の内壁には、チャンバ１０の側壁及び天井（上部電極３０の天板３４）のほか、支持台１４等が含まれる。
プリコート膜は、シリコン酸化膜などのシリコン含有膜のほか、マスクＭＳＫの材料と同種の材料から形成されてもよい。マスクＭＳＫが炭素含有マスクである場合、プリコート膜は炭素含有物質から形成されてもよい。炭素含有物質は、例えば、スピンオンカーボン、炭化タングステン、アモルファスカーボン、及び炭化ホウ素からなる群から選択される少なくとも一種を含む。マスクＭＳＫが金属含有マスクである場合、プリコート膜は金属含有物質から形成されてもよい。金属含有物質は、例えば、窒化チタン、酸化チタン、及びタングステンからなる群から選択される少なくとも一種を含む。また、マスクＭＳＫがホウ素含有マスクである場合、プリコート膜はホウ素含有物質から形成される。ホウ素含有物質は、例えば、ホウ化ケイ素、窒化ホウ素、及び炭化ホウ素の群から選択される少なくとも一種を含む。保護膜ＰＦは、マスクＭＫの材料と同種の材料から形成される。マスクＭＫが有機膜から形成されている場合には、保護膜ＰＦは炭素含有物質から形成される。マスクＭＫが、リコン含有膜から形成されている場合には、保護膜ＰＦはシリコン含有物質（例えば、多結晶シリコン又は炭化ケイ素）から形成される。マスクＭＫが金属含有膜から形成されている場合には、保護膜ＰＦは金属含有物質から形成される。金属含有物質は、チタン、窒化チタン、炭化チタン、酸化チタン、タングステン、炭化タングステン、ルテニウム、酸化ルテニウム、モリブデン、炭化モリブデン等のうち何れかを含む。
図７は、第３の実施形態に係る基板処理方法の一例を示すフローチャートである。図７に示す方法ＭＴ３は、方法ＭＴ１と同様に、シリコン含有膜をエッチングするために実行される。工程ＳＴ３１及び工程ＳＴ３２は、上述した方法ＭＴ１の工程ＳＴ１１及び工程ＳＴ１２と同様であるため、ここでの説明は省略する。
図７に示すように、方法ＭＴ２は、工程ＳＴ３０３を更に含む。工程ＳＴ３０は、工程ＳＴ３１の前に実行される。工程ＳＴ３０では、チャンバ１０内において第３の処理ガスからプラズマが生成される。工程ＳＴ３０では、このプラズマからの化学種により、チャンバ１０の内壁にプリコート膜を形成する。
プリコート膜は、第３の処理ガスを用いてChemical Vapor Deposition（ＣＶＤ)やAtomic Layer Deposition（ＡＬＤ)により形成することができる。例えば、プリコート膜としてシリコン酸化膜を成膜する場合、第３の処理ガスとしてＳｉＣｌ４やアミノシラン系ガス等のシリコン含有ガスと、Ｏ２などの酸素含有ガス等を用いることができる。
工程ＳＴ３３は、基板Ｗを１枚処理する毎に実行してもよいが、所定枚数又は所定ロット数の基板Ｗを処理した後に実行してもよい。あるいは、所定時間の基板処理後に実行してもよい。
なお、プリコート膜を形成する工程は、図８の第３の実施形態に係る基板処理方法の別の例に示すようにクリーニング工程と組み合わせて実行してもよい。これにより、パーティクルの発生と、チャンバ１０の内壁の腐食とを同時に抑制することができる。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる例示的実施形態における要素を組み合わせて他の例示的実施形態を形成することが可能である。
例えば、方法ＭＴ１〜ＭＴ４において用いられるプラズマ処理装置は、プラズマ処理装置１とは別のプラズマ処理装置であってもよい。方法ＭＴ１〜ＭＴ４において用いられるプラズマ処理装置は、別の容量結合型のプラズマ処理装置、誘導結合型のプラズマ処理装置、又はマイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置であってもよい。
また、上述したようにフッ化水素ガスは腐食性の高いガスであるため、処理段階に応じて、フッ化水素ガスの流量比や、第１の処理ガスに添加するガスの種類を変更してもよい。一例では、マスクの厚さを維持する必要がないエッチング終期におけるフッ化水素ガスの流量比を、マスクの厚さを維持する必要があるエッチング初期から中期におけるフッ化水素ガスの流量比よりも低くしてもよい。他の例では、ボーイングなどの形状異常が発生しやすい低アスペクト比領域のエッチングでは、高アスペクト比領域のエッチングと比べて、側壁保護効果を有するガスの流量比を多くしてもよい。また、エッチング後の形状を、光学的観察装置などでモニタし、その形状に応じて、フッ化水素ガスの流量比、第１の処理ガスに添加するガスの種類又は流量比を変更してもよい。
以上の説明から、本開示の種々の例示的実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の例示的実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、Ｗ…基板、ＳＦ…膜、ＭＳＫ…マスク。

Claims (13)

  1. チャンバ内に、シリコン含有膜及び該シリコン含有膜上にマスクを有する基板を提供する工程と、
    前記チャンバ内において、フッ化水素ガスを含む第１の処理ガスからプラズマを生成し、前記シリコン含有膜をエッチングする工程と、
    を含み、
    不活性ガスを除いた前記第１の処理ガスの全流量に対する前記フッ化水素ガスの流量は２５体積％以上である、
    基板処理方法。
  2. 前記不活性ガスを除いた前記第１の処理ガスの全流量に対する前記フッ化水素ガスの流量は８０体積％未満である、請求項１に記載の基板処理方法。
  3. 前記第１の処理ガスは、炭素含有ガス、酸素含有ガス及びハロゲン含有ガスからなる群から選択される少なくとも一種を含む、請求項１に記載の基板処理方法。
  4. 前記炭素含有ガスは、フルオロカーボンガス、ハイドロフルオロカーボンガス、及びハイドロカーボンガスからなる群から選択される少なくとも一種を含む、請求項３に記載の基板処理方法。
  5. 前記シリコン含有膜は、シリコン酸化膜及びシリコン窒化膜を含む積層膜、ポリシリコン膜、低誘電率膜、並びにシリコン酸化膜及びポリシリコン膜を含む積層膜からなる群から選択される少なくとも一種である、請求項１に記載の基板処理方法。
  6. 前記マスクは、炭素含有マスク又は金属含有マスクである、請求項１に記載の基板処理方法。
  7. 前記炭素含有マスクは、スピンオンカーボン、炭化タングステン、アモルファスカーボン、及び炭化ホウ素からなる群から選択される少なくとも一種から形成される、請求項６に記載の基板処理方法。
  8. 前記エッチングする工程の前に、前記基板が載置される静電チャックの温度を０℃以下に調整する工程をさらに備える、請求項１に記載の基板処理方法。
  9. 前記チャンバ内において、第２の処理ガスからプラズマを生成し、前記チャンバ内をクリーニングする工程をさらに含む、請求項１に記載の基板処理方法。
  10. 前記第２の処理ガスは、フッ素含有ガス、酸素含有ガス、水素含有ガス及び窒素含有ガスからなる群から選択される少なくとも一種を含む、請求項９に記載の基板処理方法。
  11. 前記基板を提供する工程の前に、前記チャンバ内において、第３の処理ガスからプラズマを生成し、前記チャンバの内壁にプリコート膜を形成する工程をさらに含む、請求項１に記載の基板処理方法。
  12. 前記第３の処理ガスは、シリコン含有ガス及び酸素含有ガスを含む、請求項１１に記載の基板処理方法。
  13. ガス供給口及びガス排出口を有するチャンバと、
    プラズマ生成部と、
    制御部と、
    を含むプラズマ処理装置であって、
    前記制御部は、
    前記チャンバ内に、シリコン含有膜及び該シリコン含有膜上に設けられたマスクを有する基板を配置する工程と、
    前記チャンバ内において、フッ化水素ガスを含む第１の処理ガスからプラズマを生成し、前記シリコン含有膜をエッチングする工程と、
    を含む処理を実行し、
    前記エッチングする工程において、不活性ガスを除いた前記第１の処理ガスの全流量に対する前記フッ化水素ガスの流量が２５体積％以上となるように制御する、
    プラズマ処理装置。

JP2020154668A 2019-11-25 2020-09-15 基板処理方法及びプラズマ処理装置 Pending JP2021090039A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
US17/092,376 US11342194B2 (en) 2019-11-25 2020-11-09 Substrate processing method and substrate processing apparatus
US17/092,380 US11361976B2 (en) 2019-11-25 2020-11-09 Substrate processing method and plasma processing apparatus
CN202011285147.1A CN112838002A (zh) 2019-11-25 2020-11-17 基板处理方法及等离子体处理装置
SG10202011423RA SG10202011423RA (en) 2019-11-25 2020-11-17 Substrate processing method and plasma processing apparatus
KR1020200153776A KR20210064066A (ko) 2019-11-25 2020-11-17 기판 처리 방법 및 플라즈마 처리 장치
TW109140159A TW202133261A (zh) 2019-11-25 2020-11-17 基板處理方法及電漿處理裝置
US17/244,957 US20210343539A1 (en) 2020-04-30 2021-04-30 Substrate processing method and plasma processing apparatus
US17/720,292 US20220246443A1 (en) 2019-11-25 2022-04-14 Substrate processing method and substrate processing apparatus
US17/752,877 US20220285169A1 (en) 2019-11-25 2022-05-25 Substrate processing method and plasma processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019212425 2019-11-25
JP2019212425 2019-11-25

Publications (2)

Publication Number Publication Date
JP2021090039A true JP2021090039A (ja) 2021-06-10
JP2021090039A5 JP2021090039A5 (ja) 2023-07-20

Family

ID=76220397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020154668A Pending JP2021090039A (ja) 2019-11-25 2020-09-15 基板処理方法及びプラズマ処理装置

Country Status (4)

Country Link
JP (1) JP2021090039A (ja)
KR (1) KR20210064066A (ja)
SG (1) SG10202011423RA (ja)
TW (1) TW202133261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7099675B1 (ja) 2021-07-27 2022-07-12 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
WO2023008025A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
WO2024043166A1 (ja) * 2022-08-22 2024-02-29 東京エレクトロン株式会社 プラズマ処理装置及び基板処理システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7099675B1 (ja) 2021-07-27 2022-07-12 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
WO2023008025A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
JP2023018631A (ja) * 2021-07-27 2023-02-08 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
WO2024043166A1 (ja) * 2022-08-22 2024-02-29 東京エレクトロン株式会社 プラズマ処理装置及び基板処理システム

Also Published As

Publication number Publication date
TW202133261A (zh) 2021-09-01
KR20210064066A (ko) 2021-06-02
SG10202011423RA (en) 2021-06-29

Similar Documents

Publication Publication Date Title
JP6883495B2 (ja) エッチング方法
KR102426264B1 (ko) 에칭 방법
JP6956288B2 (ja) 基板処理方法、プラズマ処理装置、及びエッチングガス組成物
CN106057666B (zh) 蚀刻方法
JP2021090039A (ja) 基板処理方法及びプラズマ処理装置
TWI697046B (zh) 蝕刻方法
JP6339961B2 (ja) エッチング方法
JP5982223B2 (ja) プラズマ処理方法、及びプラズマ処理装置
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
JP6494424B2 (ja) エッチング方法
KR102152088B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6811202B2 (ja) エッチングする方法及びプラズマ処理装置
US20220246443A1 (en) Substrate processing method and substrate processing apparatus
US20230170189A1 (en) Etching method and plasma processing apparatus
JP2019117876A (ja) エッチング方法
JP6948181B2 (ja) 多層膜をエッチングする方法
CN112838002A (zh) 基板处理方法及等离子体处理装置
JP2022077710A (ja) エッチング方法
KR20210055015A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
JP2021153170A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240515