KR20210064066A - 기판 처리 방법 및 플라즈마 처리 장치 - Google Patents

기판 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20210064066A
KR20210064066A KR1020200153776A KR20200153776A KR20210064066A KR 20210064066 A KR20210064066 A KR 20210064066A KR 1020200153776 A KR1020200153776 A KR 1020200153776A KR 20200153776 A KR20200153776 A KR 20200153776A KR 20210064066 A KR20210064066 A KR 20210064066A
Authority
KR
South Korea
Prior art keywords
gas
film
plasma
chamber
silicon
Prior art date
Application number
KR1020200153776A
Other languages
English (en)
Inventor
류타로 스다
마주 도무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210064066A publication Critical patent/KR20210064066A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 에칭에 있어서 마스크의 에칭에 대한 실리콘을 함유하는 막의 에칭의 선택비를 향상시키는 기술을 제공한다.
예시적 실시형태에 관한 기판 처리 방법은, 플라즈마 처리 장치의 챔버 내에 기판을 제공하는 공정을 포함한다. 기판은, 실리콘 함유막 및 상기 실리콘 함유막 상에 마련된 마스크를 갖는다. 기판 처리 방법은, 챔버 내에 있어서, 불화 수소 가스를 포함하는 제1 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 플라즈마를 생성하는 공정에서는, 플라즈마로부터의 화학종에 의하여 막이 에칭된다. 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량은 25체적% 이상이다.

Description

기판 처리 방법 및 플라즈마 처리 장치{METHOD FOR PROCESSING WORKPIECE AND APPARATUS FOR PLASMA PROCESSING}
본 개시의 예시적 실시형태는, 기판 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1에는, 기판 내의 막을 에칭하는 방법이 개시되어 있다. 막은 실리콘을 함유하고, 기판은 막 상에 마련된 마스크를 더 갖는다. 마스크는, 어모퍼스 카본 또는 유기 폴리머를 포함한다. 해당 방법에 있어서의 에칭은, 탄화 수소 가스 및 하이드로플루오로카본 가스를 포함하는 처리 가스로부터 생성된 플라즈마가 이용된다.
특허문헌 1: 일본 공개특허공보 2016-39310호
본 개시는, 플라즈마 에칭에 있어서 마스크의 에칭에 대한 실리콘 함유막의 에칭의 선택비를 향상시키는 기술을 제공한다.
하나의 예시적 실시형태에 있어서, 기판 처리 방법이 제공된다. 기판 처리 방법은, 플라즈마 처리 장치의 챔버 내에 기판을 제공하는 공정을 포함한다. 기판은, 실리콘 함유막 및 상기 실리콘 함유막 상에 마련된 마스크를 갖는다. 기판 처리 방법은, 챔버 내에 있어서, 불화 수소 가스를 포함하는 제1 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 플라즈마를 생성하는 공정에서는, 플라즈마로부터의 화학종(化學種)에 의하여 실리콘 함유막이 에칭된다. 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량은 25체적% 이상이다.
본 개시에 의하면, 플라즈마 에칭에 있어서 마스크의 에칭에 대한 실리콘 함유막의 에칭의 선택비를 향상시키는 기술을 제공할 수 있다.
도 1은 제1 실시형태에 관한 기판 처리 방법의 일례를 나타내는 플로차트이다.
도 2는 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 3은 공정 ST11에 있어서 제공되는 일례의 기판의 부분 확대 단면도이다.
도 4는 도 1에 나타내는 기판 처리 방법을 실행한 후의 일례의 기판의 부분 확대 단면도이다.
도 5는 도 1에 나타내는 기판 처리 방법의 평가를 위하여 행한 실험의 결과를 나타내는 그래프이다.
도 6은 제2 실시형태에 관한 기판 처리 방법의 일례를 나타내는 플로차트이다.
도 7은 제3 실시형태에 관한 기판 처리 방법의 일례를 나타내는 플로차트이다.
도 8은 제3 실시형태에 관한 기판 처리 방법의 다른 예를 나타내는 플로차트이다.
이하, 다양한 예시적 실시형태에 대하여 설명한다.
하나의 예시적 실시형태에 있어서, 기판 처리 방법이 제공된다. 기판 처리 방법은, 플라즈마 처리 장치의 챔버 내에 기판을 제공하는 공정을 포함한다. 기판은, 실리콘 함유막 및 상기 실리콘 함유막 상에 마련된 마스크를 갖는다. 기판 처리 방법은, 챔버 내에 있어서, 불화 수소 가스를 포함하는 제1 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 플라즈마를 생성하는 공정에서는, 플라즈마로부터의 화학종에 의하여 실리콘 함유막이 에칭된다. 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량은 25체적% 이상이다. 이 실시형태에 의하면, 불활성 가스를 제외한 전체 유량에 대하여, 불화 수소 가스의 유량이 25체적% 이상인 제1 처리 가스로부터 생성되는 플라즈마를 사용함으로써, 마스크의 에칭에 대한 실리콘을 함유하는 막의 에칭의 선택비가 향상된다.
하나의 예시적 실시형태에 있어서, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량은 80체적% 미만이어도 된다.
하나의 예시적 실시형태에 있어서, 제1 처리 가스는, 탄소 함유 가스, 산소 함유 가스, 및 할로젠 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다.
하나의 예시적 실시형태에 있어서, 탄소 함유 가스는, 플루오로카본 가스, 하이드로플루오로카본 가스, 및 하이드로카본 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하고 있어도 된다.
하나의 예시적 실시형태에 있어서, 실리콘 함유막은, 실리콘 산화막과 실리콘 질화막을 포함하는 적층막, 폴리실리콘막, 저유전율막, 및 실리콘 산화막과 폴리실리콘막을 포함하는 적층막으로 이루어지는 군으로부터 선택되는 적어도 1종이어도 된다.
하나의 예시적 실시형태에 있어서, 마스크는, 탄소 함유 마스크 또는 금속 함유 마스크여도 된다.
하나의 예시적 실시형태에 있어서, 탄소 함유 마스크는, 스핀 온 카본, 탄화 텅스텐, 어모퍼스 카본, 및 탄화 붕소로 이루어지는 군으로부터 선택되는 적어도 1종으로 형성되어 있어도 된다.
하나의 예시적 실시형태에 있어서, 기판 처리 방법은, 챔버 내에 있어서, 제2 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 제2 처리 가스로부터 플라즈마를 생성하는 공정에서는, 플라즈마로부터의 화학종에 의하여 챔버 내가 클리닝된다.
하나의 예시적 실시형태에 있어서, 상기 제2 처리 가스는, 불소 함유 가스, 산소 함유 가스, 수소 함유 가스, 및 질소 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하고 있어도 된다.
하나의 예시적 실시형태에 있어서, 기판 처리 방법은, 기판을 제공하는 공정 전에, 챔버 내에 있어서, 제3 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 제3 처리 가스로부터 플라즈마를 생성하는 공정에서는, 챔버의 내벽에 프리코트막이 형성된다.
하나의 예시적 실시형태에 있어서, 상기 제3 처리 가스는, 실리콘 함유 가스 및 산소 함유 가스를 포함하고 있어도 된다.
다른 예시적 실시형태에 있어서, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는, 챔버, 플라즈마 생성부, 및 제어부를 구비한다. 챔버는, 가스 공급구 및 가스 배출구를 갖는다. 제어부는, 배치하는 공정과 에칭하는 공정을 포함하는 처리를 실행하도록 구성되어 있다. 배치하는 공정에서는, 챔버 내에, 실리콘 함유막 및 실리콘 함유막 상에 마련된 마스크를 갖는 기판을 배치한다. 에칭하는 공정에서는, 챔버 내에 있어서, 불화 수소 가스를 포함하는 제1 처리 가스로부터 플라즈마를 생성하고, 실리콘 함유막을 에칭한다. 제어부는, 에칭하는 공정에 있어서, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량이 25체적% 이상이 되도록 제어하도록 구성되어 있다.
이하, 도면을 참조하여 다양한 예시적 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
[제1 실시형태]
도 1은, 제1 실시형태에 관한 기판 처리 방법의 일례를 나타내는 플로차트이다. 도 1에 나타내는 방법 MT1은, 실리콘을 함유하는 막을 에칭하기 위하여 실행된다. 방법 MT1은, 예를 들면 3차원 구조를 갖는 NAND 플래시 메모리의 제조에 이용할 수 있다. 방법 MT1은, 플라즈마 처리 장치를 이용하여 실행된다. 도 2는, 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 1에 나타내는 방법 MT1은, 도 2에 나타내는 플라즈마 처리 장치(1)를 이용하여 실행될 수 있다.
플라즈마 처리 장치(1)는, 챔버(10)를 구비한다. 챔버(10)는, 그 안에 내부 공간(10s)을 제공한다. 챔버(10)는 챔버 본체(12)를 포함한다. 챔버 본체(12)는, 대략 원통 형상을 갖는다. 챔버 본체(12)는, 예를 들면 알루미늄으로 형성된다. 챔버 본체(12)의 내벽면 상에는, 내부식성을 갖는 막이 마련되어 있다. 해당 막은, 산화 알루미늄, 산화 이트륨 등의 세라믹이어도 된다.
챔버 본체(12)의 측벽에는, 통로(12p)가 형성되어 있다. 기판(W)은, 통로(12p)를 통하여 내부 공간(10s)과 챔버(10)의 외부와의 사이에서 반송(搬送)된다. 통로(12p)는, 챔버 본체(12)의 측벽을 따라 마련되는 게이트 밸브(12g)에 의하여 개폐된다.
챔버 본체(12)의 바닥부 상에는, 지지부(13)가 마련되어 있다. 지지부(13)는, 절연 재료로 형성된다. 지지부(13)는, 대략 원통 형상을 갖는다. 지지부(13)는, 내부 공간(10s) 안에서, 챔버 본체(12)의 바닥부로부터 상방으로 뻗어 있다. 지지부(13)는, 상부에 지지대(14)를 갖는다. 지지대(14)는, 내부 공간(10s) 안에 있어서, 기판(W)을 지지하도록 구성되어 있다.
지지대(14)는, 하부 전극(18) 및 정전 척(20)을 갖는다. 지지대(14)는, 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는, 알루미늄 등의 도체로 형성되며, 대략 원반 형상을 갖는다. 하부 전극(18)은, 전극 플레이트(16) 상에 마련되어 있다. 하부 전극(18)은, 알루미늄 등의 도체로 형성되며, 대략 원반 형상을 갖는다. 하부 전극(18)은, 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은, 하부 전극(18) 상에 마련되어 있다. 정전 척(20)의 상면에 기판(W)이 재치된다. 정전 척(20)은, 본체 및 전극을 갖는다. 정전 척(20)의 본체는, 대략 원반 형상을 갖고, 유전체로 형성된다. 정전 척(20)의 전극은, 막상(膜狀)의 전극이며, 정전 척(20)의 본체 내에 마련되어 있다. 정전 척(20)의 전극은, 스위치(20s)를 개재하여 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W)의 사이에 정전 인력이 발생한다. 그 정전 인력에 의하여, 기판(W)이 정전 척(20)에 지지된다.
하부 전극(18)의 주연부(周緣部) 상에는, 기판(W)의 에지를 둘러싸도록, 에지 링(25)이 배치된다. 에지 링(25)은, 기판(W)에 대한 플라즈마 처리의 면내 균일성을 향상시킨다. 에지 링(25)은, 실리콘, 탄화 실리콘, 또는 석영 등으로 형성될 수 있다.
하부 전극(18)의 내부에는, 유로(18f)가 마련되어 있다. 유로(18f)에는, 챔버(10)의 외부에 마련되어 있는 칠러 유닛(도시하지 않음)으로부터 배관(22a)을 통하여 열교환 매체(예를 들면 냉매)가 공급된다. 유로(18f)에 공급된 열교환 매체는, 배관(22b)을 통하여 칠러 유닛으로 되돌려진다. 플라즈마 처리 장치(1)에서는, 정전 척(20) 상에 재치된 기판(W)의 온도가, 열교환 매체와 하부 전극(18)과의 열교환에 의하여 조정된다.
플라즈마 처리 장치(1)에는, 가스 공급 라인(24)이 마련되어 있다. 가스 공급 라인(24)은, 전열 가스 공급 기구로부터의 전열 가스(예를 들면 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면의 사이에 공급한다.
플라즈마 처리 장치(1)는, 상부 전극(30)을 더 구비한다. 상부 전극(30)은, 지지대(14)의 상방에 마련되어 있다. 상부 전극(30)은, 부재(32)를 개재하여, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는, 절연성을 갖는 재료로 형성된다. 상부 전극(30)과 부재(32)는, 챔버 본체(12)의 상부 개구를 닫고 있다.
상부 전극(30)은, 천판(天板)(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은, 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 구획 형성한다. 천판(34)은, 발생하는 줄(Joule)열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 천판(34)은, 천판(34)을 그 판두께 방향으로 관통하는 복수의 가스 토출 구멍(34a)을 갖는다.
지지체(36)는, 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는, 알루미늄 등의 도전성 재료로 형성된다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 지지체(36)는, 가스 확산실(36a)로부터 하방으로 뻗는 복수의 가스 구멍(36b)을 갖는다. 복수의 가스 구멍(36b)은, 복수의 가스 토출 구멍(34a)에 각각 연통되어 있다. 지지체(36)에는, 가스 공급구(36c)가 형성되어 있다. 가스 공급구(36c)는, 가스 확산실(36a)에 접속되어 있다. 가스 공급구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42), 유량 제어기군(44), 및 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(42), 및 유량 제어기군(44)은, 가스 공급부를 구성하고 있다. 가스 소스군(40)은, 복수의 가스 소스를 포함한다. 밸브군(42)은, 복수의 개폐 밸브를 포함한다. 유량 제어기군(44)은, 복수의 유량 제어기를 포함한다. 유량 제어기군(44)의 복수의 유량 제어기의 각각은, 매스 플로 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(42)의 대응의 개폐 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 개재하여, 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면 및 지지부(13)의 외주를 따라, 실드(46)가 착탈 가능하게 마련되어 있다. 실드(46)는, 챔버 본체(12)에 반응 부생물이 부착되는 것을 방지한다. 실드(46)는, 예를 들면 알루미늄으로 형성된 모재(母材)의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화 이트륨 등의 세라믹으로 형성될 수 있다.
지지부(13)와 챔버 본체(12)의 측벽과의 사이에는, 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는, 예를 들면 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막(산화 이트륨 등의 막)을 형성함으로써 구성된다. 배플 플레이트(48)에는, 복수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 하방이며, 또한 챔버 본체(12)의 바닥부에는, 가스 배출구(12e)가 마련되어 있다. 가스 배출구(12e)에는, 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 포함한다.
플라즈마 처리 장치(1)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 구비하고 있다. 제1 고주파 전원(62)은, 제1 고주파 전력을 발생시키는 전원이다. 제1 고주파 전력은, 플라즈마의 생성에 적합한 주파수를 갖는다. 제1 고주파 전력의 주파수는, 예를 들면 27MHz~100MHz의 범위 내의 주파수이다. 제1 고주파 전원(62)은, 정합기(66) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하 측(하부 전극(18) 측)의 임피던스를 정합시키기 위한 회로를 갖는다. 또한, 제1 고주파 전원(62)은, 정합기(66)를 개재하여, 상부 전극(30)에 접속되어 있어도 된다. 제1 고주파 전원(62)은, 일례의 플라즈마 생성부를 구성하고 있다.
제2 고주파 전원(64)은, 제2 고주파 전력을 발생시키는 전원이다. 제2 고주파 전력은, 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는다. 제1 고주파 전력과 함께 제2 고주파 전력이 사용되는 경우에는, 제2 고주파 전력은 기판(W)에 이온을 끌어들이기 위한 바이어스용 고주파 전력으로서 사용된다. 제2 고주파 전력의 주파수는, 예를 들면 400kHz~13.56MHz의 범위 내의 주파수이다. 제2 고주파 전원(64)은, 정합기(68) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하 측(하부 전극(18) 측)의 임피던스를 정합시키기 위한 회로를 갖는다.
또한, 제1 고주파 전력을 사용하지 않고, 제2 고주파 전력을 사용하여, 즉 단일의 고주파 전력만을 이용하여 플라즈마를 생성해도 된다. 이 경우에는, 제2 고주파 전력의 주파수는, 13.56MHz보다 큰 주파수, 예를 들면 40MHz여도 된다. 플라즈마 처리 장치(1)는, 제1 고주파 전원(62) 및 정합기(66)를 구비하지 않아도 된다. 제2 고주파 전원(64)은 일례의 플라즈마 생성부를 구성한다.
플라즈마 처리 장치(1)에 있어서 가스가, 가스 공급부로부터 내부 공간(10s)에 공급되어, 플라즈마를 생성한다. 또, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급됨으로써, 상부 전극(30)과 하부 전극(18)의 사이에서 고주파 전계(電界)가 생성된다. 생성된 고주파 전계가 플라즈마를 생성한다.
플라즈마 처리 장치(1)는, 제어부(80)를 더 구비할 수 있다. 제어부(80)는, 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는, 플라즈마 처리 장치(1)의 각부(各部)를 제어한다. 제어부(80)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(1)를 관리하기 위하여 커맨드의 입력 조작 등을 행할 수 있다. 또, 제어부(80)에서는, 표시 장치에 의하여, 플라즈마 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 기억부에는, 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 플라즈마 처리 장치(1)에서 각종 처리를 실행하기 위하여, 프로세서에 의하여 실행된다. 프로세서가, 제어 프로그램을 실행하고, 레시피 데이터에 따라 플라즈마 처리 장치(1)의 각부를 제어한다.
다시 도 1을 참조한다. 이하에서는, 그 실행에 있어서 플라즈마 처리 장치(1)가 이용되는 경우를 예로 들어, 방법 MT1에 대하여 설명한다. 도 1에 나타내는 바와 같이, 방법 MT1은, 공정 ST11을 포함한다. 공정 ST11에서는, 플라즈마 처리 장치의 챔버(10) 내에 기판(W)이 제공된다. 기판(W)은, 정전 척(20) 상에 재치되어, 정전 척(20)에 의하여 지지된다.
도 3은, 방법 MT1의 공정 ST11에 있어서 제공되는 일례의 기판의 부분 확대 단면도이다. 도 3에 나타내는 기판(W)은, 하지층(UL), 막(SF), 및 마스크(MSK)를 갖는다. 하지층(UL)은, 다결정 실리콘제의 층일 수 있다. 막(SF)은, 하지층(UL) 상에 마련되어 있다. 막(SF)은, 실리콘을 함유한다. 막(SF)은, 1개 이상의 실리콘 산화막 및 1개 이상의 실리콘 질화막을 포함하는 적층막일 수 있다. 도 3에 나타내는 예에서는, 막(SF)은, 복수의 실리콘 산화막(IL1) 및 복수의 실리콘 질화막(IL2)을 포함하는 다층막이다. 복수의 실리콘 산화막(IL1) 및 복수의 실리콘 질화막(IL2)은, 교대로 적층되어 있다. 또한, 막(SF)은, 실리콘을 포함하는 다른 단층막 또는 실리콘을 포함하는 다른 다층막이어도 된다. 막(SF)이 단층막인 경우, 막(SF)은, 예를 들면 SiOC, SiOF, 혹은 SiCOH 등으로 형성되는 저유전율막, 또는 폴리실리콘막일 수 있다. 혹은, 막(SF)이 다층막인 경우, 막(SF)은, 예를 들면 1개 이상의 실리콘 산화막 및 1개 이상의 폴리실리콘막을 포함하는 적층막일 수 있다.
마스크(MSK)는, 막(SF) 상에 마련되어 있다. 마스크(MSK)는, 막(SF)에 홀과 같은 스페이스를 형성하기 위한 패턴을 갖고 있다. 마스크(MSK)는, 예를 들면 하드 마스크일 수 있다. 마스크(MSK)는, 예를 들면 탄소 함유 마스크 및/또는 금속 함유 마스크일 수 있다. 탄소 함유 마스크는, 예를 들면 스핀 온 카본, 탄화 텅스텐, 어모퍼스 카본, 및 탄화 붕소로 이루어지는 군으로부터 선택되는 적어도 1종으로 형성된다. 금속 함유 마스크는, 질화 타이타늄, 산화 타이타늄, 및 텅스텐으로 이루어지는 군으로부터 선택되는 적어도 1종으로 형성된다. 혹은, 마스크(MSK)는, 예를 들면 붕화 규소, 질화 붕소, 또는 탄화 붕소 등으로 형성되는 붕소 함유 마스크여도 된다.
도 1에 나타내는 바와 같이, 방법 MT1은, 공정 ST12를 더 포함한다. 공정 ST12는, 공정 ST11 후에 실행된다. 공정 ST12에서는, 챔버(10) 내에 있어서 제1 처리 가스로부터 플라즈마가 생성된다. 공정 ST12에서는, 이 플라즈마로부터의 화학종에 의하여, 막(SF)이 에칭된다.
공정 ST12에 있어서 사용되는 제1 처리 가스는, 불화 수소 가스를 포함한다. 공정 ST12에 있어서의 불화 수소 가스의 유량은, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대하여, 25체적% 이상, 30체적% 이상 또는 34체적% 이상으로 해도 된다. 또한, 불화 수소 가스는 부식성이 높기 때문에, 챔버(10)의 내벽의 부식을 억제하는 관점에서, 불화 수소 가스의 유량은, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대하여, 80체적% 미만, 78체적% 이하 또는 75체적% 이하로 해도 된다. 일례에서는, 불화 수소 가스의 유량은, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대하여, 25체적% 이상 80체적% 미만으로 조정된다. 불활성 가스를 제외한 제1 처리 가스 중의 불화 수소 가스의 유량을 이와 같은 범위로 제어함으로써, 마스크(MSK)의 에칭 속도에 대한 막(SF)의 에칭 속도를 향상시킬 수 있다. 이 결과, 마스크의 에칭에 대한 실리콘 함유막의 에칭의 선택비를 개선할 수 있다. 한편, 불활성 가스를 제외한 제1 처리 가스 중의 불화 수소 가스의 유량이 25체적% 미만에서는, 선택비를 충분히 개선할 수 없는 경우가 있다. 또한, 불활성 가스를 제외한 제1 처리 가스의 전체 유량은, 챔버 용적에 따라 적절히 조정하면 되고, 일례에서는, 100sccm 이상으로 해도 된다.
제1 처리 가스는, 불화 수소 가스 외에, 탄소 함유 가스, 산소 함유 가스 및 할로젠 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함해도 된다.
제1 처리 가스가 탄소 함유 가스를 포함하는 경우, 마스크 표면에 탄소를 포함하는 퇴적물이 형성되기 때문에, 마스크의 에칭에 대한 실리콘 함유막의 에칭의 선택비를 더 개선할 수 있다. 탄소 함유 가스는, 예를 들면 플루오로카본 가스, 하이드로플루오로카본 가스, 및 하이드로카본 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 플루오로카본 가스로서는, 예를 들면 CF4, C2F2, C2F4, C3F8, C4F6, C4F8 또는 C5F8을 사용할 수 있다. 하이드로플루오로카본 가스로서는, 예를 들면 CHF3, CH2F2, CH3F, C2HF5, C2H2F4, C2H3F3, C2H4F2, C3HF7, C3H2F6, C3H2F4, C3H3F5, C4H5F5, C5H2F10, c-C5H3F7 또는 C3H2F4를 사용할 수 있다. 하이드로카본 가스로서는, 예를 들면 CH4, C2H6, C3H6, C3H8 또는 C4H10을 사용할 수 있다. 탄소 함유 가스는, 상기 외에 CO 및/또는 CO2를 포함해도 된다. 일례에서는, 탄소 함유 가스로서, 탄소수가 2 이상인 하이드로플루오로카본 가스를 사용할 수 있다. 탄소수가 2 이상인 하이드로플루오로카본 가스를 사용한 경우, 보잉 등의 형상 이상을 효과적으로 억제할 수 있다.
제1 처리 가스가 산소 함유 가스를 포함하는 경우, 에칭 시에 있어서의 마스크의 폐색을 억제할 수 있다. 산소 함유 가스로서는, 예를 들면 O2, CO, CO2, H2O 또는 H2O2로 이루어지는 군으로부터 선택되는 적어도 1종을 사용할 수 있다.
제1 처리 가스가 할로젠 함유 가스를 포함하는 경우, 에칭 형상을 제어할 수 있다. 할로젠 함유 가스로서는, 예를 들면 불소 함유 가스, 염소 함유 가스, 붕소 함유 가스, 및 아이오딘 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 사용할 수 있다. 이 불소 함유 가스는, 예를 들면 SF6, NF3, XeF2, SiF4, IF7, ClF5, BrF5, AsF5, NF5, PF3, PF5, POF3, BF3, HPF6, WF6 등의 가스이다. 이 염소 함유 가스는, 예를 들면 SiCl2, SiCl4, CCl4, BCl3, PCl3, PCl5, POCl3 등의 가스이다. 이 브로민 함유 가스는, 예를 들면 CBr2F2, C2F5Br, PBr3, PBr5, POBr3 등의 가스이다. 이 아이오딘 함유 가스는, 예를 들면 HI, CF3I, C2F5I, C3F7I, IF5, IF7, I2, PI3 등의 가스이다.
상기 이외에, 제1 처리 가스는, 측벽 보호 효과가 있는 가스, 예를 들면 COS 등의 황 함유 가스, P4O10, P4O8, P4O6, PH3, Ca3P2, H3PO4, Na3PO4 등의 인 함유 가스, B2H6 등의 붕소 함유 가스를 포함해도 된다.
이들 가스종 외에, 제1 처리 가스는, 불활성 가스를 포함해도 된다. 불활성 가스로서는, 질소 함유 가스 외에, Ar, Kr 및 Xe 등의 희가스를 사용할 수 있다. 단, 제1 처리 가스는, 이들 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량이 상술한 비율이 되도록 제어한다.
공정 ST12의 실행을 위하여, 제어부(80)는, 상술한 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부를 제어한다. 공정 ST12의 실행을 위하여, 제어부(80)는, 챔버(10) 내에 공급되는 처리 가스에 있어서의 불화 수소 가스의 유량이 해당 처리 가스의 전체 유량의 25체적% 이상이 되도록 가스 공급부를 제어한다. 공정 ST12의 실행을 위하여, 제어부(80)는, 챔버(10) 내의 압력이 지정된 압력이 되도록 배기 장치(50)를 제어한다. 공정 ST12의 실행을 위하여, 제어부(80)는, 챔버(10) 내에 있어서 처리 가스로부터 플라즈마를 생성하기 위하여 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.
공정 ST12에 있어서, 제2 고주파 전원(64)은, 플라즈마로부터 이온을 기판(W)으로 끌어들이기 위하여, 5W/cm2 이상의 제2 고주파 전력(즉, 바이어스용 고주파 전력)을 하부 전극(18)에 공급해도 된다. 5W/cm2 이상의 제2 고주파 전력에 의하여, 플라즈마로부터의 이온이, 에칭에 의하여 형성되는 막(SF)의 스페이스(예를 들면 도 4에 나타내는 스페이스(SP))의 바닥부에, 충분히 도달할 수 있다. 또한, 바이어스용 고주파 전력 대신에, 음(負)의 직류 전압을 하부 전극(18)에 인가해도 된다. 또한, 바이어스용 고주파 전력 또는 음의 직류 전압을 하부 전극(18)에 펄스상(pulse狀)으로 인가해도 된다. 이 경우, 펄스 주파수는, 5Hz~100kHz로 해도 된다.
공정 ST12에 있어서의 정전 척의 온도는 특별히 제한되지 않는다. 단, 공정 ST12의 개시 전에, 정전 척의 온도를 저온, 예를 들면 0℃ 이하 또는 -50℃ 이하로 조정함으로써, 기판 표면에 있어서의 에천트의 흡착이 촉진되기 때문에, 에칭 레이트를 향상시킬 수 있다.
공정 ST12의 실행이 종료되면, 방법 MT1은 종료된다. 도 4는, 도 1에 나타내는 기판 처리 방법을 실행한 후의 일례의 기판의 부분 확대 단면도이다. 방법 MT1의 실행에 의하여, 도 4에 나타내는 바와 같이, 막(SF)에, 예를 들면 하지층(UL)까지 도달하는 스페이스(SP)가 형성된다.
이하, 방법 MT1의 평가를 위하여 행한 실험의 결과에 대하여 설명한다. 실험에서는, 도 3에 나타내는 기판(W)과 동일한 8개의 샘플 기판을 준비했다. 실험에서는, 플라즈마 처리 장치(1)를 이용하여, 8개의 샘플 기판의 막(SF)의 플라즈마 에칭을 행했다. 플라즈마 에칭에서는, 탄소 함유 가스를 포함하는 제1 처리 가스를 사용했다. 8개의 샘플 기판 중 제1 샘플 기판의 플라즈마 에칭에 사용한 제1 처리 가스는, 불화 수소 가스를 포함하지 않았다. 제2~제8 샘플 기판의 플라즈마 에칭에서는, 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량비는, 각각 34.2체적%, 51.0체적%, 80.0체적%, 95.2체적%, 98.8체적%, 99.5체적% 및 100체적%였다. 또한, 실험에서는, 플라즈마 에칭의 개시 전에, 샘플 기판을 재치하는 정전 척의 온도를 -50℃ 이하의 온도로 조정했다.
실험에서는, 8개의 샘플 기판의 막(SF)의 플라즈마 에칭의 결과로부터, 마스크(MSK)의 에칭에 대한 막(SF)의 에칭의 선택비를 구했다. 구체적으로, 8개의 샘플 기판의 막(SF)의 플라즈마 에칭의 결과로부터, 막(SF)의 에칭 레이트를 마스크(MSK)의 에칭 레이트로 나눔으로써 선택비를 구했다.
실험의 결과를, 도 5에 나타낸다. 도 5는, 도 1에 나타내는 기판 처리 방법의 평가를 위하여 행한 실험의 결과를 나타내는 그래프이다. 도 5의 그래프에 있어서, 가로축은, 유량비를 나타내고 있다. 유량비는, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에서 차지하는 불화 수소 가스의 유량의 비율(체적%)이다. 도 5의 그래프에 있어서, 세로축은, 선택비를 나타내고 있다. 도 5에 있어서, 참조 부호 P1~P8은, 제1~제8 샘플 기판의 막(SF)의 플라즈마 에칭의 결과로부터 구한 선택비를 나타내고 있다.
도 5에 나타내는 바와 같이, 실험의 결과, 선택비는, 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 대한 불화 수소 가스의 유량의 비율(이하, "유량비"라고 함)의 증가에 따라 증가하는 것이 확인되었다. 또, 도 5로부터, 불화 수소 가스의 유량이 불활성 가스를 제외한 제1 처리 가스의 전체 유량에 있어서 25체적% 이상을 차지하는 경우에는, 4 이상의 선택비가 얻어지는 것을 알 수 있다.
[제2 실시형태]
제1 실시형태에 관한 기판 처리 방법에 있어서, 처리 횟수가 증가함에 따라, 챔버(10)의 내벽이나 지지대(14) 등에 부착되는 반응 생성물의 부착량이 증가한다. 반응 생성물의 부착량이 증가하면 처리 환경이 바뀌기 때문에, 기판(W) 사이에서의 처리의 균일성이 악화되는 경우가 있다. 또, 반응 생성물의 부착량의 증가는, 파티클의 발생 요인이 된다. 그래서, 클리닝 가스를 플라즈마화시킨 플라즈마에 의하여 챔버 내를 클리닝하는 것이 행해진다.
도 6은, 제2 실시형태에 관한 기판 처리 방법의 일례를 나타내는 플로차트이다. 도 6에 나타내는 방법 MT2는, 방법 MT1과 동일하게, 실리콘 함유막을 에칭하기 위하여 실행된다. 공정 ST21 및 공정 ST22는, 상술한 방법 MT1의 공정 ST11 및 공정 ST12와 동일하기 때문에, 여기에서의 설명은 생략한다.
도 6에 나타내는 바와 같이, 방법 MT2는, 공정 ST23을 더 포함한다. 공정 ST23은, 공정 ST22 후에 실행된다. 공정 ST23에서는, 챔버(10) 내에 있어서 제2 처리 가스로부터 플라즈마가 생성된다. 공정 ST23에서는, 이 플라즈마로부터의 화학종에 의하여, 챔버(10) 내가 클리닝된다. 공정 ST23의 처리 시간은, 통상 플라즈마의 발광 상태를 모니터함으로써 결정된다. 제2 실시형태에 의하면, 종래 기술과 비교하여, 클리닝 시간을 50% 이하로 단축시킬 수 있어, 기판 처리의 스루풋을 개선시킬 수 있다.
공정 ST23에서 사용하는 제2 처리 가스는, 예를 들면 불소 함유 가스, 산소 함유 가스, 수소 함유 가스, 및 질소 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함해도 된다. 불소 함유 가스로서는, 예를 들면 CF4, SF6 또는 NF3을 사용할 수 있다. 산소 함유 가스로서는, 예를 들면 O2, CO, CO2, H2O 또는 H2O2를 사용할 수 있다. 수소 함유 가스로서는, 예를 들면 H2 또는 HCl을 사용할 수 있다. 질소 함유 가스로서는, 예를 들면 N2를 사용할 수 있다. 상기 이외에, 제2 처리 가스에는, Ar 등의 희가스 등이 포함되어도 된다.
공정 ST23은, 기판(W)을 1매 처리할 때마다 실행해도 되지만, 소정 매수 또는 소정 로트수의 기판(W)을 처리한 후에 실행해도 된다. 혹은, 소정 시간의 기판 처리 후에 실행해도 된다.
[제3 실시형태]
제1 실시형태 및 제2 실시형태에서는, 모두 제1 처리 가스에는 불화 수소 가스가 포함된다. 불화 수소 가스는 부식성이 높은 가스이기 때문에, 에칭 공정 전에, 챔버(10)의 내벽에 프리코트막을 형성하는 것이 바람직하다. 특히, 불화 수소 가스를 고농도로 사용하는 경우에는, 챔버(10)의 내벽에 프리코트막을 형성하여, 챔버(10)의 내벽의 부식을 억제함으로써, 메인터넌스 빈도를 저감시킬 수 있다. 여기에서, 챔버(10)의 내벽에는, 챔버(10)의 측벽 및 천장(상부 전극(30)의 천판(34)) 외에, 지지대(14) 등이 포함된다.
프리코트막은, 실리콘 산화막 등의 실리콘 함유막 외에, 마스크(MSK)의 재료와 동종의 재료로 형성되어도 된다. 마스크(MSK)가 탄소 함유 마스크인 경우, 프리코트막은 탄소 함유 물질로 형성되어도 된다. 탄소 함유 물질은, 예를 들면 스핀 온 카본, 탄화 텅스텐, 어모퍼스 카본, 및 탄화 붕소로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 마스크(MSK)가 금속 함유 마스크인 경우, 프리코트막은 금속 함유 물질로 형성되어도 된다. 금속 함유 물질은, 예를 들면 질화 타이타늄, 산화 타이타늄, 및 텅스텐으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 또, 마스크(MSK)가 붕소 함유 마스크인 경우, 프리코트막은 붕소 함유 물질로 형성된다. 붕소 함유 물질은, 예를 들면 붕화 규소, 질화 붕소, 및 탄화 붕소의 군으로부터 선택되는 적어도 1종을 포함한다.
도 7은, 제3 실시형태에 관한 기판 처리 방법의 일례를 나타내는 플로차트이다. 도 7에 나타내는 방법 MT3은, 방법 MT1과 동일하게, 실리콘 함유막을 에칭하기 위하여 실행된다. 공정 ST31 및 공정 ST32는, 상술한 방법 MT1의 공정 ST11 및 공정 ST12와 동일하기 때문에, 여기에서의 설명은 생략한다.
도 7에 나타내는 바와 같이, 방법 MT3은, 공정 ST30을 더 포함한다. 공정 ST30은, 공정 ST31 전에 실행된다. 공정 ST30에서는, 챔버(10) 내에 있어서 제3 처리 가스로부터 플라즈마가 생성된다. 공정 ST30에서는, 이 플라즈마로부터의 화학종에 의하여, 챔버(10)의 내벽에 프리코트막을 형성한다.
프리코트막은, 제3 처리 가스를 사용하여 Chemical Vapor Deposition(CVD)이나 Atomic Layer Deposition(ALD)에 의하여 형성할 수 있다. 예를 들면, 프리코트막으로서 실리콘 산화막을 성막하는 경우, 제3 처리 가스로서 SiCl4나 아미노실레인계 가스 등의 실리콘 함유 가스와, O2 등의 산소 함유 가스 등을 사용할 수 있다.
공정 ST30은, 기판(W)을 1매 처리할 때마다 실행해도 되지만, 소정 매수 또는 소정 로트수의 기판(W)을 처리한 후에 실행해도 된다. 혹은, 소정 시간의 기판 처리 후에 실행해도 된다.
또한, 프리코트막을 형성하는 공정은, 도 8의 제3 실시형태에 관한 기판 처리 방법의 다른 예에 나타내는 바와 같이 클리닝 공정과 조합하여 실행해도 된다. 이로써, 파티클의 발생과, 챔버(10)의 내벽의 부식을 동시에 억제할 수 있다.
이상, 다양한 예시적 실시형태에 대하여 설명해 왔지만, 상술한 예시적 실시형태에 한정되지 않고, 다양한 생략, 치환, 및 변경이 이루어져도 된다. 또, 상이한 예시적 실시형태에 있어서의 요소를 조합하여 다른 예시적 실시형태를 형성하는 것이 가능하다.
예를 들면, 방법 MT1~MT4에 있어서 이용되는 플라즈마 처리 장치는, 플라즈마 처리 장치(1)와는 다른 플라즈마 처리 장치여도 된다. 방법 MT1~MT4에 있어서 이용되는 플라즈마 처리 장치는, 다른 용량 결합형 플라즈마 처리 장치, 유도 결합형 플라즈마 처리 장치, 또는 마이크로파와 같은 표면파를 이용하여 플라즈마를 생성하는 플라즈마 처리 장치여도 된다.
또, 상술한 바와 같이 불화 수소 가스는 부식성이 높은 가스이기 때문에, 처리 단계에 따라, 불화 수소 가스의 유량비나, 제1 처리 가스에 첨가하는 가스의 종류를 변경해도 된다. 일례에서는, 마스크의 두께를 유지할 필요가 없는 에칭 종기(終期)에 있어서의 불화 수소 가스의 유량비를, 마스크의 두께를 유지할 필요가 있는 에칭 초기부터 중기에 있어서의 불화 수소 가스의 유량비보다 낮게 해도 된다. 다른 예에서는, 보잉 등의 형상 이상이 발생하기 쉬운 저애스펙트비 영역의 에칭에서는, 고애스펙트비 영역의 에칭과 비교하여, 측벽 보호 효과를 갖는 가스의 유량비를 많게 해도 된다. 또, 에칭 후의 형상을, 광학적 관찰 장치 등으로 모니터하고, 그 형상에 따라, 불화 수소 가스의 유량비, 제1 처리 가스에 첨가하는 가스의 종류 또는 유량비를 변경해도 된다.
이상의 설명으로부터, 본 개시의 다양한 예시적 실시형태는, 설명의 목적으로 본 명세서에서 설명되어 있으며, 본 개시의 범위 및 주지로부터 벗어나지 않고 다양한 변경을 할 수 있는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 다양한 예시적 실시형태는 한정하는 것을 의도하고 있지 않으며, 진정한 범위와 주지는, 첨부한 특허청구의 범위에 의하여 나타난다.
1…플라즈마 처리 장치
10…챔버
W…기판
SF…막
MSK…마스크

Claims (13)

  1. 챔버 내에, 실리콘 함유막 및 상기 실리콘 함유막 상에 마스크를 갖는 기판을 제공하는 공정과,
    상기 챔버 내에 있어서, 불화 수소 가스를 포함하는 제1 처리 가스로부터 플라즈마를 생성하고, 상기 실리콘 함유막을 에칭하는 공정을 포함하며,
    불활성 가스를 제외한 상기 제1 처리 가스의 전체 유량에 대한 상기 불화 수소 가스의 유량은 25체적% 이상인, 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 불활성 가스를 제외한 상기 제1 처리 가스의 전체 유량에 대한 상기 불화 수소 가스의 유량은 80체적% 미만인, 기판 처리 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 처리 가스는, 탄소 함유 가스, 산소 함유 가스 및 할로젠 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 기판 처리 방법.
  4. 청구항 3에 있어서,
    상기 탄소 함유 가스는, 플루오로카본 가스, 하이드로플루오로카본 가스, 및 하이드로카본 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 기판 처리 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 실리콘 함유막은, 실리콘 산화막과 실리콘 질화막을 포함하는 적층막, 폴리실리콘막, 저유전율막, 및 실리콘 산화막과 폴리실리콘막을 포함하는 적층막으로 이루어지는 군으로부터 선택되는 적어도 1종인, 기판 처리 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 마스크는, 탄소 함유 마스크 또는 금속 함유 마스크인, 기판 처리 방법.
  7. 청구항 6에 있어서,
    상기 탄소 함유 마스크는, 스핀 온 카본, 탄화 텅스텐, 어모퍼스 카본, 및 탄화 붕소로 이루어지는 군으로부터 선택되는 적어도 1종으로 형성되는, 기판 처리 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 에칭하는 공정 전에, 상기 기판이 재치되는 정전 척의 온도를 0℃ 이하로 조정하는 공정을 더 구비하는, 기판 처리 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 챔버 내에 있어서, 제2 처리 가스로부터 플라즈마를 생성하고, 상기 챔버 내를 클리닝하는 공정을 더 포함하는, 기판 처리 방법.
  10. 청구항 9에 있어서,
    상기 제2 처리 가스는, 불소 함유 가스, 산소 함유 가스, 수소 함유 가스 및 질소 함유 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 기판 처리 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 기판을 제공하는 공정 전에, 상기 챔버 내에 있어서, 제3 처리 가스로부터 플라즈마를 생성하고, 상기 챔버의 내벽에 프리코트막을 형성하는 공정을 더 포함하는, 기판 처리 방법.
  12. 청구항 11에 있어서,
    상기 제3 처리 가스는, 실리콘 함유 가스 및 산소 함유 가스를 포함하는, 기판 처리 방법.
  13. 가스 공급구 및 가스 배출구를 갖는 챔버와,
    플라즈마 생성부와,
    제어부를 포함하는 플라즈마 처리 장치로서,
    상기 제어부는,
    상기 챔버 내에, 실리콘 함유막 및 상기 실리콘 함유막 상에 마련된 마스크를 갖는 기판을 배치하는 공정과,
    상기 챔버 내에 있어서, 불화 수소 가스를 포함하는 제1 처리 가스로부터 플라즈마를 생성하고, 상기 실리콘 함유막을 에칭하는 공정을 포함하는 처리를 실행하며,
    상기 에칭하는 공정에 있어서, 불활성 가스를 제외한 상기 제1 처리 가스의 전체 유량에 대한 상기 불화 수소 가스의 유량이 25체적% 이상이 되도록 제어하는, 플라즈마 처리 장치.
KR1020200153776A 2019-11-25 2020-11-17 기판 처리 방법 및 플라즈마 처리 장치 KR20210064066A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2019-212425 2019-11-25
JP2019212425 2019-11-25
JP2020154668A JP2021090039A (ja) 2019-11-25 2020-09-15 基板処理方法及びプラズマ処理装置
JPJP-P-2020-154668 2020-09-15

Publications (1)

Publication Number Publication Date
KR20210064066A true KR20210064066A (ko) 2021-06-02

Family

ID=76220397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200153776A KR20210064066A (ko) 2019-11-25 2020-11-17 기판 처리 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
JP (1) JP2021090039A (ko)
KR (1) KR20210064066A (ko)
SG (1) SG10202011423RA (ko)
TW (1) TW202133261A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008025A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
JP7099675B1 (ja) 2021-07-27 2022-07-12 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
WO2024043166A1 (ja) * 2022-08-22 2024-02-29 東京エレクトロン株式会社 プラズマ処理装置及び基板処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039310A (ja) 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039310A (ja) 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法

Also Published As

Publication number Publication date
JP2021090039A (ja) 2021-06-10
TW202133261A (zh) 2021-09-01
SG10202011423RA (en) 2021-06-29

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
KR102426264B1 (ko) 에칭 방법
KR102459129B1 (ko) 기판 처리 방법 및 플라즈마 처리 장치
KR20210064066A (ko) 기판 처리 방법 및 플라즈마 처리 장치
KR102482619B1 (ko) 에칭 방법
JP6339961B2 (ja) エッチング方法
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
KR102496968B1 (ko) 에칭 방법
KR102362446B1 (ko) 에칭 방법
KR20210056241A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20140121357A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20220285169A1 (en) Substrate processing method and plasma processing apparatus
US20230170189A1 (en) Etching method and plasma processing apparatus
US20220093367A1 (en) Etching method and plasma processing apparatus
JP2019117876A (ja) エッチング方法
KR20220058433A (ko) 에칭 방법 및 플라즈마 처리 장치
CN112838002A (zh) 基板处理方法及等离子体处理装置
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
KR20210055015A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2022077710A (ja) エッチング方法
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치
TW202245051A (zh) 基板處理方法及基板處理裝置
KR20240006488A (ko) 기판 처리 방법 및 기판 처리 장치
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置