JP3958259B2 - 銅薄膜形成方法 - Google Patents
銅薄膜形成方法 Download PDFInfo
- Publication number
- JP3958259B2 JP3958259B2 JP2003202243A JP2003202243A JP3958259B2 JP 3958259 B2 JP3958259 B2 JP 3958259B2 JP 2003202243 A JP2003202243 A JP 2003202243A JP 2003202243 A JP2003202243 A JP 2003202243A JP 3958259 B2 JP3958259 B2 JP 3958259B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- copper
- copper thin
- substrate
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
この発明は、スパッタリングを用いた銅薄膜形成方法にかかり、特に、基板上に形成された微細な孔や溝等を銅薄膜によって充填できる銅薄膜形成方法に関する。
【0002】
【従来の技術】
256MDRAMやMPUに代表されるULSIは、高集積化が増々加速しているが、その高集積化は、スケーリング則に基いた微細化や多層配線技術によって支えられている。ULSIのうちでも、特にマイクロプロセッサ用のLSIについては、多層配線技術がLSI自体の性能を支配する大きな要因として台頭しつつある。
【0003】
多層配線を形成する方法を分類した場合、CVD方法とスパッタリング方法とに大別することができる。CVD方法は、基板が配置された真空槽内に原料ガスを導入し、CVD反応を生じさせて基板表面に配線薄膜を形成する技術であり、原料ガスが高アスペクト比の孔や溝内に侵入し、その底面上でCVD反応が進行することから、高アスペクト比の孔や溝等を配線材料薄膜によって充填させやすいという長所がある。
【0004】
しかしながらCVD方法では、使用する原料ガスが有害であり、そのため、高価な廃ガス除去施設が必要になり、また、成膜できる配線薄膜の材料が制限されるという欠点がある。そのため、現在では、比較的プロセスの熟成度の高いスパッタリング方法が配線薄膜形成技術の主流となっている。
【0005】
一般的なスパッタリング方法は、配線薄膜材料から成るターゲットが設けられた真空槽内に、ターゲットと所定間隔だけ離して成膜対象である基板を対向配置させ、ターゲット裏面に設けられた磁気回路(例えば永久磁石など)によってターゲット表面に磁界を形成させ、真空槽内に導入したスパッタリングガス(アルゴンガスなどの不活性ガス)のプラズマを発生させ、電離したスパッタリングガスイオンをターゲットに入射させ、ターゲット表面から配線材料を飛び出させ、基板表面に付着させて薄膜形成が行われる。
【0006】
ところで、従来の配線材料にはアルミニウムが用いられていたが、エレクトロマイグレーション耐性等の信頼性や低抵抗化の観点から、近年では、アルミニウムに変わる次世代配線材料候補として銅が注目を浴びている。銅はアルミニウムに比べ、比抵抗が小さく(Cu:1.7μΩ・cm、Al:2.7μΩ・cm)、融点も1083℃(Al:660℃)と高いことから、耐エレクトロマイグレーション性能や低抵抗化という観点からはアルミニウムよりも優れている。現在のところ、ダマシンプロセスとCMP方法を用い、銅薄膜から微細な銅配線を形成する技術が研究されている。
【0007】
しかしながら、ULSI等の微細化が進むにつれ、配線孔等の開口径は益々小さくなっており、配線材料の埋め込み不良が多発する等の深刻な問題が生じている。アルミニウムの場合、低融点であることから、基板表面にアルミニウム薄膜を全面成膜した後、基板を加熱し、フローイングを行うことで埋め込み特性を向上させることができるが、銅では融点が高いため、アルミニウムと同様にはフローイングの効果が得られない。
【0008】
そこで銅薄膜を用いて高アスペクト比の孔や溝内を埋め込むため、従来技術でも種々の方法が検討されており、基板表面にスパッタリング方法によって銅薄膜を形成した直後、真空槽内にH2ガスを導入し、銅薄膜表面で生じる還元反応を利用して、銅薄膜のリフローイングを行う技術が注目されている。
【0009】
しかしながら従来のスパッタリング方法によって形成した配線薄膜にフローイング方法を適用し、高アスペクト比の孔や溝内を配線薄膜で充填しようとする場合には、基板表面に配線薄膜を全面成膜したときに、孔や溝の開口端部において配線薄膜のオーバーハングが生じてしまう。オーバーハングの形成により、孔や溝内にボイドが発生した場合には、フローイングを行っても除去できないため、接続不良が発生するという問題があった。従って、従来のフローイング方法では、充填可能なアスペクト比には限界がある。
【0010】
他方、基板とターゲットの間にコリメーターと呼ばれるメッシュ状のフィルタを設け、叩き出されたスパッタ粒子のうち、垂直方向成分を有するものだけを基板表面に到達させ、配線材料を形成するコリメータスパッタ方法が知られている。
【0011】
しかしながらフィルタに付着した配線材料薄膜が剥離するとダストになり、歩留まりを低下させる他、フィルタ開口径が経時変化し、成膜速度の低下やカバレッジが変化するという問題がある。
【0012】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その主な目的は、リフロー工程を行わなくても高アスペクト比の孔や溝内を銅薄膜で充填できる技術を提供することにある。
また、ロングスロースパッタ法(LTS法)を用いて銅薄膜を形成し、微細な孔や溝内でステップカバレッジのよい薄膜形成技術を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、銅ターゲットが配置された真空槽内に、表面に微細な孔や溝が形成された基板を搬入し、前記真空槽内にスパッタリングガスを導入し、前記真空槽内を4.0×10 -2 Pa以上の圧力にしてプラズマを発生させ、プラズマ発生後は、銅ターゲットの自己放電効果によってプラズマを維持できる範囲で、2.0×10 -2 Pa以下の圧力にして前記銅ターゲットをスパッタリングして加熱せずに1層目の銅薄膜を形成し、次いで、前記真空槽に設けられた加熱処理機構により、H 2 ガス雰囲気中で加熱し、水素還元による前記1層目の銅薄膜の酸化膜除去を行った後、その表面に加熱しながら2層目の銅薄膜を形成する銅薄膜形成方法である。
請求項2の発明は、請求項1記載の銅薄膜形成方法であって、スパッタリング室内で前記1層目の銅薄膜を形成した後、前記基板を大気に曝さないで他のスパッタリング室内に搬入し、他のスパッタリング室内で前記2層目の銅薄膜を形成する銅薄膜形成方法である 。
【0014】
アルミニウムターゲットやチタンターゲットの場合には、放電を生じやすい結果が得られており、比較的低圧力でスパッタリングを開始することができるが、逆に、安定な放電を維持するためには、4.0×10-2Pa以上の圧力を必要とする。
【0015】
ところが、銅ターゲットの場合には、放電が生じずらい反面、一旦放電が生じ、銅粒子が銅ターゲット表面から飛び出し始めると、銅粒子が銅ターゲット表面に再入射し、自己放電を起こすので、放電が維持しやすいと言う特性がある。
【0016】
一般に、基板表面にスパッタリング方法によって配線材料薄膜を形成し、高アスペクト比の孔や溝内を配線薄膜材料で充填しようとする場合、ターゲットから叩き出されたスパッタ粒子は、基板表面に到達する間に、真空槽内に存在するスパッタリングガス分子と繰り返し衝突し、散乱されてしまうことが知られている。
【0017】
そして、特定の方向性を持たなくなったスパッタ粒子のうち、基板に対し斜め方向から入射したものは、高アスペクト比の孔や溝の奥までは侵入できず、そのため、孔や溝の開口端部に堆積してしまう。従って、孔や溝の底部には配線薄膜は形成されず、その結果、基板表面の膜厚に対する孔や溝の底部膜厚の相対比(ボトムカバレッジ)が悪化し、甚だしい場合にはボイドを発生させてしまう。
【0018】
上述した本発明の構成によれば、基板表面に形成された高アスペクト比の微細孔(本発明では、微細な溝も「微細孔」に含めるものとする)を銅薄膜で充填する際、銅ターゲットをスパッタリングして銅薄膜を形成しているが、銅ターゲットは放電を起こしにくいため、プラズマを発生させる際には、真空槽内の圧力を4.0×10-2Pa以上の圧力にしている。
【0019】
他方、その圧力ではスパッタされた銅粒子が強く散乱され、高アスペクト比の微細孔を充填することができないため、プラズマ発生後は、真空槽内を2.0×10-2Pa以下の圧力にしている。
【0020】
また、加熱によるフローイングを用いずに、銅薄膜の膜厚制御のみで微細な孔や溝内を埋め込めることも分かった。
【0021】
更に、加熱処理する機構を真空槽内に設け、銅薄膜を形成した後、真空中連続処理にて銅をフローイングさせる事で微細な孔や溝を埋め込めることも分かった。
【0022】
また加熱処理する機構により、銅薄膜の形成中に加熱し、銅薄膜をフローイングさせる事で微細な孔や溝内を埋め込めることも分かった。
【0023】
最後に、真空槽内に銅成膜室を2室以上設け、1つの銅成膜室にて加熱なし、または低温加熱で任意の膜厚の銅薄膜を形成した後、真空中連続処理にてもう1つの銅成膜室で加熱しながら更に任意の膜厚の銅薄膜を形成し、2段階で成膜を行いながらフローイングさせること(2ステップフロー)で微細な孔や溝で埋め込める事も分かった。これら4つの成膜方法は、基本的にはロングスロースパッタ法(LTS法)によって行われる。
【0024】
このように、本発明方法では、銅ターゲットのスパッタリングを開始するときだけ真空槽内の圧力を比較的高くし、一旦放電が発生し、プラズマが生成された後は、比較的低圧力にしている。プラズマが生成された後の圧力は、アルミニウムターゲットやチタンターゲットではプラズマを維持できない程の低圧力であり、そのため、銅ターゲット表面から飛び出した銅粒子がスパッタリングガス分子と衝突せずに基板表面に到達できるので、垂直成分を有する銅粒子が多く基板表面に到達し、高アスペクト比の微細孔内を銅薄膜で充填することが可能となっている。また、前述の発明の圧力範囲とは異なる範囲の圧力でもロングスロースパッタ法を用いて銅薄膜を形成することが可能である。
【0025】
その場合、銅ターゲットと基板間の距離を大きくするほど、基板に到達する銅粒子のうち、垂直成分を持ったものの割合が増えるので、より高アスペクト比の微細孔をステップカバレッジ良く充填できるようになる。
【0026】
【発明の実施の形態】
図1を参照し、符号1は本発明の銅薄膜形成方法に用いることができるスパッタリング装置の一例であり、真空槽10を有している。
真空槽10の天井には、カソード電極4が固定されており、その表面には純銅から成る銅ターゲット5が配置されている。
【0027】
真空槽10外のカソード電極4の裏面位置には、永久磁石から成る磁気回路8が設けられており、その磁気回路8が形成する磁束がカソード電極4と銅ターゲット5を貫通し、銅ターゲット5表面に漏洩磁界が形成されるように構成されている。スパッタリングを行う際にはその漏洩磁界に電子がトラップされ、プラズマが高密度化する。
【0028】
真空槽10の底面には、基板ホルダー6が設けられており、その表面にはシリコン基板から成る基板7が、銅ターゲット5と略平行に対向配置されている。
【0029】
真空槽10にはガス導入口2と真空排気口3とが設けられており、ガス導入口2にはスパッタリングガスが充填されたガスボンベが接続され、真空排気口3には、真空ポンプが接続されている(ガスボンベと真空ポンプは図示しない。)。
【0030】
このスパッタリング装置1を用いた本発明の銅薄膜形成方法について説明する。
基板ホルダー6上に基板7を配置した状態で、真空排気口3から真空槽10内を真空排気し、真空槽10内が1.0×10-5Pa以下の圧力になった後、ガス導入口2からスパッタリングガス(ここではアルゴンガス)を導入した。
【0031】
スパッタリングガスの導入により、真空槽10内が4.0×10-2Pa以上の圧力で安定したところで、直流電源9を起動し、カソード電極4に負電圧を印加したところ、放電が開始され、銅ターゲット5表面にプラズマが発生した。
【0032】
プラズマ発生後、直ちにスパッタリングガス導入量を少なくした。そのとき、真空槽10内は2.0×10-2Pa以下の圧力になったが、銅ターゲット5表面のプラズマは安定に維持することができた。直流電源9による投入電力は5kWであった。
基板7を加熱せずにスパッタリングを所定時間行った後、真空槽10から基板7を搬出した。
【0033】
スパッタリング条件として、基板7と銅ターゲット5間の距離が、170mm、300mm、400mmの3種類の場合について各々スパッタリングを行い、フローイングを行わずに真空槽10外に搬出した。
【0034】
各距離でスパッタリングが行われた基板について、搬出後、切断し、走査型電子顕微鏡(SEM)によって断面を観察した。
【0035】
各基板の表面には、図2に示すように、アスペクト比a/b(aは微細孔深さ、bは微細孔底面の幅)が1.5の微細孔12が形成されており、走査型電子顕微鏡により、基板表面膜厚d,底面中心膜厚C2、左右の周辺膜厚C1、C3を測定し、次式で表される平均充填率FAVE、
FAVE = (C1+C2+C3)/(3d)
を算出した。その結果を下記表1と図3のグラフに示す。図3のグラフには、銅ターゲットと基板間の距離が140mm以下の従来技術の銅薄膜形成方法を用いた場合の平均充填率FAVEも記載しておく。
【0036】
【表1】
【0037】
上記表1とグラフから分かるように、本発明の銅薄膜形成方法によれば、フローイングを行わなくても、微細孔内を銅薄膜で充填できることが分かる。基板・ターゲット間距離を大きくする程カバレッジは良好になっているが、成膜速度は低下するが、投入電力を大きくすることで解決できる。
【0038】
なお、上述のスパッタリング装置1の基板ホルダー6内にはヒーター11が設けられており、銅薄膜を形成する際にヒーター11に通電し、基板温度を室温〜550℃にしておくことも可能である。
【0039】
上記スパッタリング装置1では、磁気回路8は銅ターゲット5表面と平行に移動・回転できるように構成されており、銅ターゲット5表面のスパッタされる領域(エロージョン領域)をターゲット上の任意の位置に形成させることができる。
【0040】
エロージョン領域が微細孔の真上に位置していると、銅ターゲット5から叩き出された銅粒子が基板7に対して垂直に入射し、より高アスペクト比の微細孔を銅薄膜で埋め込むことが可能となる。
【0041】
なお、本発明方法によって銅薄膜を形成し、高アスペクト比の微細孔内を銅薄膜で充填した後、フローイングを行うと、更にステップカバレッジを向上させることができる。その場合、例えば、図4に示したマルチチャンバー型の銅薄膜形成装置21を用いることができる。
【0042】
その場合の銅薄膜の形成工程を説明すると、銅薄膜形成装置21のカセット室25に基板を装着し、搬送室22を通過させて前処理室26内に搬入し、基板表面の酸化膜を除去した後、スパッタ室27内に搬入する。該スパッタ室27内で、本発明の銅薄膜形成方法によって銅薄膜を形成し、基板表面の高アスペクト比の微細孔内を銅薄膜で充填する。次いで、リフロー室28内に搬入し、H2ガスを導入せずに、15分間430〜450℃に加熱し、搬出した。
【0043】
表1に示した平均充填率FAVEが改善され、基板・ターゲット間距離が、170mm〜400mmの各場合について、孔及び溝に対する平均充填率FAVEが100%になった。
また、図5のマルチチャンバー型の銅薄膜形成装置31を用いて銅薄膜の2段階形成を行った。
【0044】
この場合の銅薄膜形成工程は、基板を前処理室36内に搬入して表面の酸化膜を除去した後、スパッタリング室37内に搬入し、本発明の銅薄膜形成方法によって、無加熱、又は低温加熱の状態で1層目の銅薄膜を形成した。その後、搬送室32を通過させ、大気に曝さない状態で、別のスパッタリング室34内に搬入し、基板を430〜450℃に加熱しながら銅ターゲットのスパッタリングを行い、基板表面に2層目の銅薄膜を形成した。
【0045】
カセット室35から基板を取り出し、断面を走査型電子顕微鏡で観察したところ、基板・ターゲット間距離が170mm〜400mmの各場合について、平均充填率FAVEが100%であった。
【0046】
2層目の銅薄膜を形成する際に用いた装置には、Cu成膜前の脱ガスや酸化膜厚除去の為の前処理として、脱ガス加熱室26、36と前処理室29、39が設けられている。前処理室29、39は、下地膜の酸化膜を除去する為に、スパッタエッチング法による機構が、公知の技術として一般的であるが、Cu膜を下地とした上へのCu成膜を行うViaに対する成膜の際は、所定の機構により加熱処理を行うものである。この場合の前処理室29、39の例としては、H2ガス雰囲気による加熱処理となっており、水素還元による下地Cu膜の酸化膜除去を行っている。
【0047】
また、上述の実施例の圧力よりも高い範囲でも、ロングスロースパッタ法を用いると、加熱によるフローイング法を用いずにCu成膜厚制御のみを行う銅薄膜形成方法の場合、また、銅薄膜成膜後、真空中で加熱し銅薄膜をフローイングさせた場合、銅薄膜形成中に加熱し、銅薄膜をフローイングさせる銅薄膜形成方法の場合、及び、銅成膜室を2室有していれば、1つの銅成膜室にて加熱無し、または低温加熱で任意の膜厚の銅薄膜を形成した後、真空中連続処理にて他の銅成膜室で加熱しながら銅薄膜を形成し、2段階で銅薄膜を形成しながらフローイングさせる銅薄膜形成方法の場合のいずれの銅薄膜形成方法についても、微細な孔や溝で埋め込めることも実験により確認できた。
【0048】
【発明の効果】
本発明を用いることにより、良好なステップカバレッジ(埋め込み率)を得る事ができ、加熱によるフロー/リフローなどの工程を付加することなく、Cu成膜工程だけで高アスペクト比の孔や溝を埋め込むことができる。また、更に高アスペクト比の孔や溝に対しても、本発明のスパッタリング構成で真空連続処理の加熱による2ステップフロー・リフロー法を用いる事により、容易に埋め込むことができる。
【図面の簡単な説明】
【図1】本発明の銅薄膜形成方法に用いることができるスパッタリング装置の一例
【図2】平均充填率の算出方法を説明するための図
【図3】平均充填率の測定結果を示すグラフ
【図4】本発明の銅薄膜形成方法に用いることができる銅薄膜形成装置の一例
【図5】本発明の銅薄膜形成方法に用いることができる銅薄膜形成装置の他の例
【符号の説明】
5……銅ターゲット 7……基板 10……真空槽 12……微細孔
Claims (2)
- 銅ターゲットが配置された真空槽内に、表面に微細な孔や溝が形成された基板を搬入し、
前記真空槽内にスパッタリングガスを導入し、前記真空槽内を4.0×10 -2 Pa以上の圧力にしてプラズマを発生させ、プラズマ発生後は、銅ターゲットの自己放電効果によってプラズマを維持できる範囲で、2.0×10 -2 Pa以下の圧力にして前記銅ターゲットをスパッタリングして加熱せずに1層目の銅薄膜を形成し、
次いで、前記真空槽に設けられた加熱処理機構により、H 2 ガス雰囲気中で加熱し、水素還元による前記1層目の銅薄膜の酸化膜除去を行った後、その表面に加熱しながら2層目の銅薄膜を形成する銅薄膜形成方法。 - スパッタリング室内で前記1層目の銅薄膜を形成した後、前記基板を大気に曝さないで他のスパッタリング室内に搬入し、他のスパッタリング室内で前記2層目の銅薄膜を形成する請求項1記載の銅薄膜形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202243A JP3958259B2 (ja) | 2003-07-28 | 2003-07-28 | 銅薄膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202243A JP3958259B2 (ja) | 2003-07-28 | 2003-07-28 | 銅薄膜形成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09317297A Division JP3957810B2 (ja) | 1997-03-27 | 1997-03-27 | 銅薄膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006942A JP2004006942A (ja) | 2004-01-08 |
JP3958259B2 true JP3958259B2 (ja) | 2007-08-15 |
Family
ID=30438508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202243A Expired - Lifetime JP3958259B2 (ja) | 2003-07-28 | 2003-07-28 | 銅薄膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3958259B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4637556B2 (ja) * | 2004-12-01 | 2011-02-23 | 株式会社アルバック | 成膜装置とこの成膜装置を含む複合型配線膜形成装置および薄膜製造方法 |
JP2010126789A (ja) * | 2008-11-28 | 2010-06-10 | Shibaura Mechatronics Corp | スパッタ成膜装置 |
-
2003
- 2003-07-28 JP JP2003202243A patent/JP3958259B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004006942A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101025986B1 (ko) | 성막 방법, 플라즈마 성막 장치 및 기억 매체 | |
US6893541B2 (en) | Multi-step process for depositing copper seed layer in a via | |
US7294574B2 (en) | Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement | |
US9062372B2 (en) | Self-ionized and capacitively-coupled plasma for sputtering and resputtering | |
US6627542B1 (en) | Continuous, non-agglomerated adhesion of a seed layer to a barrier layer | |
US7659204B2 (en) | Oxidized barrier layer | |
US20060251872A1 (en) | Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof | |
KR20010032498A (ko) | 손상없는 스컵쳐 코팅 증착 | |
TW201107516A (en) | Apparatus and method for forming film | |
JPH06220627A (ja) | 成膜装置 | |
JP2002534807A (ja) | フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法 | |
US6200433B1 (en) | IMP technology with heavy gas sputtering | |
TW201226600A (en) | Methods for depositing metal in high aspect ratio features | |
Wei et al. | Optimization and evaluation of sputtering barrier/seed layer in through silicon via for 3-D integration | |
JP3958259B2 (ja) | 銅薄膜形成方法 | |
EP1405342A2 (en) | Semiconductor device interconnect | |
JP3957810B2 (ja) | 銅薄膜形成方法 | |
CN102449741B (zh) | 覆膜表面处理方法 | |
JP4723678B2 (ja) | 金属埋め込み方法及び凹部に金属を堆積させるための装置 | |
JP5616605B2 (ja) | 銅薄膜の形成方法 | |
Cho et al. | Filling of very fine via holes for three-dimensional packaging by using ionized metal plasma sputtering and electroplating | |
JP2004131839A (ja) | パルス化された電力によるスパッタリング堆積 | |
JP4880495B2 (ja) | 成膜装置 | |
KR20230103914A (ko) | Pvd 장치를 동작시키는 방법 | |
TW202332791A (zh) | 物理氣相沈積(pvd)方法及設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070219 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |