CN116134182A - 电镀纳米双晶和非纳米双晶铜特征 - Google Patents

电镀纳米双晶和非纳米双晶铜特征 Download PDF

Info

Publication number
CN116134182A
CN116134182A CN202180060502.1A CN202180060502A CN116134182A CN 116134182 A CN116134182 A CN 116134182A CN 202180060502 A CN202180060502 A CN 202180060502A CN 116134182 A CN116134182 A CN 116134182A
Authority
CN
China
Prior art keywords
copper
nano
twin
substrate
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180060502.1A
Other languages
English (en)
Inventor
贾斯廷·奥伯斯特
布莱恩·L·巴卡柳
托马斯·阿南德·波努司瓦米
史蒂文·T·迈耶
斯蒂芬·J·巴尼克二世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN116134182A publication Critical patent/CN116134182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

可电镀纳米双晶铜和非纳米双晶铜以形成混合晶体结构，例如二合一铜通孔与RDL()结构或二合一铜通孔与柱结构。通过用氧化剂或其他化学试剂预处理非纳米双晶铜层的表面，可以在非纳米双晶铜层上电镀纳米双晶铜。替代地，可电镀纳米双晶铜以部分地填充介电层中的凹部，并可在纳米双晶铜上方电镀非纳米双晶铜以填充凹部。随后可去除铜覆盖层。

Description

电镀纳米双晶和非纳米双晶铜特征
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
技术领域
本文实现方案涉及电镀铜特征的方法及装置，尤其是用于电镀纳米双晶铜特征的优化条件。
背景技术
在现代集成电路制造中，电化学沉积工艺已成熟发展。在二十一世纪初从铝到铜金属线互连的转变带动对日益先进的电沉积工艺和电镀工具的需求。响应于对设备金属化层中越来越小的载流线的需求，许多先进技术逐步发展。通过以通常称为“镶嵌”处理(预钝化金属化)的方法将金属电镀至非常薄的高深宽比沟槽和通孔中而形成铜线。
电化学沉积有望满足先进封装和多芯片互连技术(通常且通俗上称为晶片级封装(WLP)和穿硅通孔(TSV)电连接技术)的商用需求。这些技术本身面临巨大挑战，其部分归因于通常较大的特征尺寸(相比于前端工艺(FEOL)互连)和高深宽比。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
本文提供在镀铜特征上沉积纳米双晶铜的方法。该方法包括在衬底的凹入特征中电镀铜以形成镀铜特征；将镀铜特征的表面暴露于一种或更多氧化剂或其他化学试剂以处理镀铜特征；以及在镀铜特征上电镀纳米双晶铜。镀铜特征包括非纳米双晶铜。
在一些实现方案中，纳米双晶铜包括具有(111)取向的纳米双晶铜晶粒的纳米双晶区域。在一些实现方案中，纳米双晶铜被电镀成不具过渡区域或具有厚度小于约0.5μm的过渡区域，其中过渡区域位于纳米双晶区域与镀铜特征的表面之间且不具(111)取向的纳米双晶铜晶粒。在一些实现方案中，该方法进一步包括对纳米双晶铜进行退火以消除或减小过渡区域的尺寸。在一些实现方案中，电镀纳米双晶铜包括使镀铜特征的表面与纳米双晶铜电镀溶液接触，以及在镀铜特征与纳米双晶铜电镀溶液接触时施加第一电流至衬底以电镀具有多个纳米双晶的纳米双晶铜，其中第一电流包括在恒定电流与无电流之间交替的脉冲电流波形。在一些实现方案中，纳米双晶铜电镀溶液不含加速剂。在一些实现方案中，将镀铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂包括将镀铜特征的表面暴露于包含有过氧化物、硫酸、溶解臭氧或其组合的水溶液的湿式处理溶液。在一些实现方案中，将镀铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂包括将镀铜特征的表面暴露于包括氧等离子体或臭氧的干式处理。在一些实现方案中，将镀铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂包括将镀铜特征的表面暴露于包含有一种或更多电镀整平化合物的湿式处理溶液。在一些实现方案中，将镀铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂包括将镀铜特征的表面暴露于利用形成气体的热处理。在一些实现方案中，将镀铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂包括将镀铜特征的表面按顺序暴露于不同湿式处理溶液。在一些实现方案中，纳米双晶铜具有等于或小于约5μm的厚度。
另一方面沉积纳米双晶铜特征的方法。该方法包括提供具有晶种层的衬底，晶种层的表面上具有一种或更多污染物；将晶种层的表面暴露于一种或更多氧化剂或其他化学试剂以处理晶种层；以及在晶种层上电镀纳米双晶铜特征。
在一些实现方案中，将晶种层的表面暴露于该一种或更多氧化剂或其他化学试剂包括将晶种层的表面暴露于包含有过氧化物、硫酸、溶解臭氧或其组合的湿式处理溶液。在一些实现方案中，将晶种层的表面暴露于该一种或更多氧化剂或其他化学试剂包括将晶种层的表面暴露于包含有一种或更多电镀整平化合物的湿式处理溶液。在一些实现方案中，将晶种层的表面暴露于该一种或更多氧化剂或其他化学试剂包括将晶种层的表面暴露于包括氧等离子体或臭氧的干式处理。在一些实现方案中，将晶种层的表面暴露于该一种或更多氧化剂或其他化学试剂包括将晶种层的表面暴露于利用形成气体的热处理。
另一方面涉及电镀装置。该电镀装置包括配置成容纳铜电镀溶液的电镀室、配置成容纳纳米双晶铜电镀溶液的纳米双晶铜电镀室、功率供应源及控制器。该控制器配置有用于执行以下操作的指令：在电镀室中于衬底上电镀铜特征；将铜特征的表面暴露于一种或更多氧化剂或其他化学试剂以处理铜特征；以及在纳米双晶铜电镀室中于铜特征上电镀纳米双晶铜。
在一些实现方案中，将铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂是发生于电镀室中以作为后处理或于纳米双晶铜电镀室中以作为预处理。在一些实现方案中，电镀装置还包括旋转清洗干燥室，其配置成容纳该一种或更多氧化剂或其他化学试剂，其中将铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂是在该旋转清洗干燥室中发生。在一些实现方案中，电镀装置还包括处理室，其配置成容纳该一种或更多氧化剂或其他化学试剂，其中将铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂是在处理室中发生。在一些实现方案中，该一种或更多氧化剂或其他化学试剂包括湿式处理溶液，其包含有过氧化物、硫酸、溶解臭氧或其组合的水溶液。在一些实现方案中，化学试剂包括在溶液中稳定的一或更多化合物，该溶液还含有维持氧化铜离子的溶解度的强氧化剂。在一些实现方案中，该一种或更多氧化剂或其他化学试剂包括干式处理，该干式处理包含利用形成气体的热处理。
另一方面涉及电镀装置。电镀装置包括流体连接至两个或更多溶液贮存器的电镀室、配置成容纳纳米双晶铜电镀溶液及铜电镀溶液的两个或更多溶液贮存器。电镀装置还包括功率供应源及控制器，控制器配置有用于执行以下操作的程序指令：在电镀室中于衬底上电镀铜特征；将铜特征的表面暴露于一种或更多氧化剂或其他化学试剂以处理铜特征；以及在电镀室中于铜特征上电镀纳米双晶铜。
在一些实现方案中，该两个或更多溶液贮存器配置成容纳湿式处理溶液，其中将铜特征的表面暴露于该一种或更多氧化剂或其他化学试剂是在电镀室中进行。在一些实现方案中，该一种或更多氧化剂或其他化学试剂包括含有过氧化物、硫酸、溶解臭氧或其组合的水溶液的湿式处理溶液，其包含有过氧化物、硫酸、溶解臭氧或其组合的水溶液。在一些实现方案中，该一种或更多氧化剂或其他化学试剂包括湿式处理溶液，其包含有一种或更多电镀整平化合物。
另一方面包括半导体设备。半导体设备包括衬底、衬底上方的介电层以及形成于介电层中的导电互连结构。导电互连结构包括至少部分形成于介电层中的非纳米双晶铜特征以及在非纳米双晶铜特征上方的纳米双晶铜特征。
在一些实现方案中，非纳米双晶铜特征占据导电互连结构的20％(体积)或更少。在一些实现方案中，非纳米双晶铜部分或完全填充介电层中的凹部，其中非纳米双晶铜特征占据导电互连结构的基部，而纳米双晶铜特征占据导电互连结构的上部。
另一方面涉及形成纳米双晶铜通孔与一根或更多纳米双晶铜线的方法。该方法包括在衬底的凹部区域与衬底的凹部区域外的区域中电镀纳米双晶铜，以及在纳米双晶铜上电镀非纳米双晶铜以至少填充凹部区域。填充的凹部区域限定铜通孔，而凹部区域外的镀覆区域限定一根或更多铜线。
在一些实现方案中，凹部区域外的区域包括图案化光致抗蚀剂层，且凹部区域外的区域中的电镀纳米双晶铜包括图案化光致抗蚀剂层所限定的区域中的电镀纳米双晶铜。在一些实现方案中，在纳米双晶铜上电镀非纳米双晶铜包括在凹部区域外的区域电镀非纳米双晶铜，其中超过由凹部区域外的区域中的纳米双晶铜的顶表面所限定的深度的电镀非纳米双晶铜限定铜覆盖层。在一些实现方案中，该方法还包括去除全部或部分铜覆盖层。在一些实现方案中，去除全部或部分铜覆盖层包括使铜覆盖层与包含有氧化剂的蚀刻溶液接触。在一些实现方案中，电镀纳米双晶铜包括将凹部区域外的区域中的纳米双晶铜电镀至目标厚度，使得该一根或更多铜线中的每一者形成目标厚度。在一些实现方案中，电镀纳米双晶铜包括使衬底的表面与纳米双晶铜电镀溶液接触，以及当衬底的表面与纳米双晶铜电镀溶液接触时，施加第一电流至衬底以电镀具有多种纳米双晶的纳米双晶铜。纳米双晶铜电镀溶液不含加速剂。第一电流包括在恒定电流与无电流之间交替的脉冲电流波形。在一些实现方案中，电镀非纳米双晶铜包括使纳米双晶铜的暴露表面与铜电镀溶液接触，其中铜电镀溶液包括至少一种或更多加速剂，以及对衬底进行阴极偏置以用非纳米双晶铜至少填充该凹部区域。
另一方面涉及形成纳米双晶铜通孔与一根或更多纳米双晶铜线的方法。该方法包括在衬底的凹部区域中及在具有图案化光致抗蚀剂层的凹部区域外的区域中电镀纳米双晶铜，其中纳米双晶铜在凹部区域外由图案化光致抗蚀剂层所限定的区域中电镀至目标厚度；在凹部区域及凹部区域外由图案化光致抗蚀剂层所限定的区域中于纳米双晶铜上电镀非纳米双晶铜；以及使用各向同性化学去除至少凹部区域外由图案化光致抗蚀剂层所限定的区域中的一些或全部非纳米双晶铜。凹部区域中的纳米双晶铜及任何剩余的非纳米双晶铜形成铜通孔，其中凹部区域外图案化光致抗蚀剂层所限定的区域中的纳米双晶铜及剩余的非纳米双晶铜形成一根或更多铜线。
另一方面涉及电镀装置。电镀装置包括配置成容纳铜电镀溶液的电镀室、配置成容纳纳米双晶铜电镀溶液的纳米双晶铜电镀室、功率供应源及控制器。控制器配置有用于执行以下操作的程序指令：在衬底的凹部区域中及衬底的凹部区域外的区域中电镀纳米双晶铜；以及在纳米双晶铜上电镀非纳米双晶铜以至少填充凹部区域，其中填充的凹部区域限定铜通孔，以及其中凹部区域外的镀覆区域限定一根或更多铜线。
在一些实现方案中，凹部区域外的区域包括图案化光致抗蚀剂层，其中配置有用于电镀纳米双晶铜的指令的控制器配置有将由图案化光致抗蚀剂层所限定的区域中的纳米双晶铜电镀至目标厚度的指令，使得该一根或更多铜线中的每一者形成目标厚度。在一些实现方案中，铜电镀溶液包括加速剂和抑制剂，且其中纳米双晶铜电镀溶液不含加速剂。
另一方面涉及半导体设备。半导体设备包括衬底；衬底上方的介电层；形成在介电层中的铜通孔，其中铜通孔包括形成在纳米双晶铜层上方的非纳米双晶铜层；以及形成于介电层上方的一或更多铜重分布层(RDL)线，其中该一根或更多铜RDL线基本上由纳米双晶铜组成。
在一些实现方案中，非纳米双晶铜层填充介电层中的凹部。在一些实现方案中，纳米双晶铜层具有比非纳米双晶铜层更小的膜应力。
以下参照附图进一步描述这些及其他方面。
附图说明
图1显示了具有过渡区域的纳米双晶铜特征的横截面扫描电子显微镜(SEM)图像。
图2A-2C显示了铜镶嵌填充的示例性工艺流程中各个阶段的横截面示意图。
图3A-3B显示了二合一通孔与柱的示例工艺流程中各个阶段的横截面示意图。
图4显示了电镀于二合一通孔与柱中的纳米双晶铜特征的横截面SEM图像。
图5显示了根据一些实现方案在镀铜特征上沉积纳米双晶铜的示例性方法的流程图。
图6A-6C显示了根据一些实现方案在二合一通孔与柱中沉积纳米双晶铜的示例性工艺流程中各个阶段的横截面示意图。
图7A-7E显示了根据一些实现方案在镀铜上沉积纳米双晶铜的示例性工艺流程中各个阶段的横截面示意图。
图8显示了根据一些实现方案将过渡区域减至最小的纳米双晶铜特征的横截面SEM图像。
图9A-9B显示了在二合一通孔与RDL中沉积纳米双晶铜的各个阶段的横截面示意图。
图10显示了多层通孔与RDL结构的横截面示意图，其具有保形沉积的纳米双晶铜所引起的形貌变化。
图11显示了根据一些实现方案沉积纳米双晶铜通孔与一根或更多纳米双晶铜线的示例性方法的流程图。
图12A-12D显示了在二合一通孔与RDL中沉积纳米双晶铜和非纳米双晶铜的各个阶段的横截面示意图。
图13显示了根据一些实现方案在其中发生电镀的电镀槽的示例的示意图。
图14显示了根据一些实现方案用于进行电镀及表面处理的示例性集成式系统的顶部示意图。
图15显示了根据一些实现方案用于进行电镀及表面预处理操作的可替代示例性集成式装置的顶部示意图。
具体实施方式
在本公开内容中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”以及“部分加工的集成电路”可互换地使用。本领域技术人员应理解：术语“部分加工的集成电路”可指在其上的集成电路制造的许多阶段中的任一阶段期间的硅晶片。用于半导体装置产业中的晶片或衬底通常具有200mm、或300mm或450mm的直径。以下的详细说明假设在晶片上实现本公开内容。然而，实现方案并非如此受限。工件可为各种外形、尺寸以及材料。除了半导体晶片之外，可利用本公开内容的其他工件包含各种对象，例如印刷电路板等。
前言
材料、处理、以及设备的进步已带来封装技术的创新。晶片级封装、凸块(bumping)、重分布层、扇出(fan out)、以及硅通孔是先进封装中所使用的一些技术。在许多情况下，集成电路封装涉及晶片级封装(WLP)，其为使用相对大的特征(通常在微米级)的电连接技术。WLP特征的示例包含重布线、凸块、以及柱体。WLP应用以及先进封装应用中的这些特征可包含铜。铜因其高导电性、热传能力、以及低成本而通常用于金属连接设备中。
在典型的电镀工艺中，衬底被施加阴极偏置，并使衬底与含有待镀覆的金属的离子的电镀溶液相接触。金属的离子在衬底表面处电化学还原而形成金属层。该金属层可以是铜层。本发明的所电镀的铜可用于晶片级封装应用、异质集成应用以及先进封装应用中。
纳米双晶铜
晶体缺陷可能被引入材料中，其可能影响材料的机械、电气、及光学特性。双晶化(twinning)可发生于晶体结构的两个部分彼此对称关联的材料中。在面心立方(FCC)晶体结构中(包含铜的晶体结构)，相干双晶边界可形成为(111)镜面，(111)面的常态堆叠序列相对于该镜面而反转。换言之，相邻晶粒是横跨层状的(111)-结构中的相干双晶边界而呈镜像。双晶以逐层方式生长，其沿着横向(111)晶面而延伸，其中双晶厚度约为几纳米，因此称为“纳米双晶”。纳米双晶铜(nt-Cu)呈现出优异的机械和电气特性，并且可用于晶片级封装、异质集成以及先进封装设计中的各种应用中。
与具有常规晶粒边界的铜相比，纳米双晶铜具备强机械性质，包括高强度及高拉伸延展性。较强的机械特性可归因于双晶的存在，其作用为应力消除机制以稳定微结构并增强纳米双晶铜膜的强度。纳米双晶铜还表现出高导电性，其可归因于双晶边界导致比晶粒边界更不显著的电子散射。另外，纳米双晶铜表现出高热稳定性，其可归因于双晶边界具有比晶粒边界更低的量级的过剩能量。此外，纳米双晶铜促成高铜原子扩散性，其对于铜与铜之间的直接接合是有用的。纳米双晶铜还表现出对电迁移效应的高抵抗性，其可归因于双晶边界使得电迁移效应所诱导的原子扩散变慢。纳米双晶铜表现出对晶种蚀刻的强抵抗性，其在细线重分布层应用中会是重要的。纳米双晶铜还表现出低杂质掺入，其因与纳米双晶铜的焊接反应而导致较少的柯肯德尔空洞(Kirkendall voids)。
在一些实现方案中，纳米双晶铜能够实现直接的铜-铜接合。这样的铜-铜接合可以在低温、中等压力、以及较低接合力/时间下发生。通常，铜结构的沉积会导致粗糙的表面。在一些实现方案中，在铜-铜接合之前，可以在纳米双晶铜的电沉积之后进行电抛光工艺以实现平滑的表面。在具有平滑表面的情况下，纳米双晶铜结构可以用于铜-铜接合，其中接合时间较短、温度较低、且空洞较少。
具有纳米双晶结构的铜特征可根据某些电镀化学、波形及条件来形成。衬底的表面可以与电镀溶液接触。可向衬底施加电流，其中电流具有脉冲波形。脉冲波形是在一系列周期中于恒定电流(Ion)与无电流(Ioff)之间交替。每一周期不施加电流的持续时间大于每一周期施加恒定电流的持续时间。例如，每一周期不施加电流的持续时间可比每一周期施加恒定电流的持续时间长至少三倍。在一些实现方案中，脉冲波形可后接恒定电流波形以完成铜特征的电沉积。电镀溶液可包括铜盐、酸及有机添加剂。示例性的有机添加剂通常包括加速剂、抑制剂和/或整平剂。关于具有机添加剂的电镀溶液的细节可描述于2013年1月29日申请且名称为“LOW COPPER ELECTROPLATING SOLUTIONS FOR FILL AND DEFECTCONTROL”的美国专利申请No.13,753,333，现公告为美国专利No.10,214,826，其整体内容通过引用并入此处并用于所有目的。然而，用于沉积纳米双晶铜的电镀溶液可不含或基本上不含加速剂。如本文所使用的，“基本上不含”可以指等于或小于约5ppm的加速剂浓度。在一些实现方案中，加速剂的浓度介于约0ppm与约5ppm之间，而抑制剂的浓度介于约30ppm与约300ppm之间。可控制提供至衬底的电镀溶液的流速或流率，其中较低流速或流率可促进在铜特征中形成纳米双晶。在一些实现方案中，例如，电镀溶液在平行于衬底电镀表面的方向上的流速可介于约30cm/s与约70cm/s之间。
如上所述，可通过使用脉冲波形进行电镀，在不含加速剂的纳米双晶铜电镀溶液中磊晶生长铜特征于衬底上。脉冲波形可后接或可以不后接恒定电流(Ion)波形。更复杂波形的示例包括电流斜坡、两个或更多恒定水平与关断、以及多个相对短的恒定电流开通(Ion)与电流关断(Ioff)步长，后接更长关断时间步长，其大于先前步长长度的三倍。铜特征形成于上的衬底表面可包括铜晶种层、非铜晶种层(例如钴晶种层)、扩散阻挡层、衬垫层、粘附层、镀覆非纳米双晶铜层、或其他材料层。上述电镀化学、波形及条件可形成铜特征，例如图1中所示的铜特征，其中铜特征包括纳米双晶区域及过渡区域。
图1显示了具有过渡区域的纳米双晶铜特征的横截面扫描电子显微镜(SEM)图像。铜特征可包括纳米双晶区域和纳米双晶区域下方的过渡区域。过渡区域可占据纳米双晶区域与其上形成有纳米双晶铜特征的衬底表面之间的空间。纳米双晶区域可包含铜特征的大部分(例如，超过铜特征横截面积的50％)。纳米双晶区域可包括几个纳米双晶晶粒结构，而过渡区域可包括几个随机取向的晶粒结构。纳米双晶晶粒结构的特征可在于含有紧密堆积的双晶的几个柱状晶粒结构。
可使用任何合适显微技术(例如电子显微技术)观察到纳米双晶晶粒结构的存在。在纳米双晶区域中，铜特征包括在纳米双晶区域中呈高且柱状的几个亚微米尺寸的晶粒。例如，晶粒可具有介于约1nm与约1000nm之间的直径。如图1所示，晶粒呈高度柱状，并具有高密度生长的纳米双晶。高度柱状晶粒可具有相对大的直径和相对大的高度。例如，高度柱状晶粒的平均直径可介于约0.2μm与约20μm之间，且高度柱状晶粒的平均高度可介于约1μm与约200μm之间。高密度纳米双晶通过相互平行或至少基本上相互平行的高密度双晶层状结构观察到。成对的相邻的暗与亮线可构成纳米双晶，纳米双晶可沿堆叠方向(例如，沿[111]晶轴)堆叠以形成晶粒。纳米双晶可平行于铜特征的(111)表面形成。据此，纳米双晶晶粒结构可表征为含有多个纳米双晶的多个(111)取向的结晶铜晶粒。(111)取向的结晶铜晶粒可含有高密度纳米双晶，其中“高密度纳米双晶”可以指具有至少几十或几百个如使用合适显微镜技术所观察到的相互平行或至少基本上平行的纳米双晶的铜晶粒结构。纳米双晶生长于(111)取向的结晶铜晶粒中，并沿[111]晶轴以逐层方式堆叠。纳米双晶中的平均薄片厚度从大约几纳米到大约数百纳米。例如，平均薄片厚度可介于约5nm与约100nm之间。层状结构的平均长度可从数十纳米到数十微米变化。例如，平均薄片长度可小到50nm且大至20μm，或柱状晶粒的整个宽度。
与纳米双晶区域相反，可观察到过渡区域中晶粒呈随机取向且非纳米双晶。应理解，过渡区域也可称为纳米双晶“过渡区域”或“起始层”。过渡区域可包括不具纳米双晶的多个细晶粒晶体结构。过渡区域中的晶粒结构小、形状不规则、且呈多种晶向的随机取向，其中晶粒结构的晶向的示例包括(110)、(100)、(200)、(111)等。过渡区域中的晶粒结构在大小和取向上各不相同，并呈现为凌乱分布的细晶粒晶体结构。相较于不具过渡区域的纳米双晶铜特征，过渡区域的存在导致较差的机械和电气可靠性。
当开始纳米双晶铜的电沉积时，在形成纳米双晶区域之前形成过渡区域。即使在最佳电镀条件下，纳米双晶铜特征的纳米双晶区域也不会立即开始。例如，最佳电镀条件除了其它可配置的电镀条件外可包括脉冲波形、低流速、不具加速剂和/或高度取向或高度柱状的基层。无论如何，在铜特征完全过渡到纳米双晶区域之前，可能有至少约0.4μm、至少约0.5μm、至少约0.8μm、至少约1μm、至少约2μm、至少约3μm或至少约5μm的电镀铜特征。因此，过渡区域可具有至少约0.4μm、至少约0.5μm、至少约0.8μm、至少约1μm、至少约2μm、至少约3μm、或至少约5μm的平均厚度。沉积纳米双晶铜时的较厚过渡区域对铜特征中的机械和电特性造成较大劣化。较厚过渡区域可能在具有小厚度的纳米双晶铜特征中造成重大挑战。
细线重分布层(RDL)、细线互连、微凸块或微柱中的铜特征可具有等于或小于约5μm的厚度。这样的铜特征在异质集成应用中可能是关键。异质集成是使用封装技术来集成不同的芯片和设备。尽管类似于系统级芯片封装技术，但异质集成使用更细间距、更多输入/输出、更高密度和更高性能应用。对于厚度等于或小于约5μm的铜特征，过渡区域可能占据铜特征的显著部分。在一些实例中，过渡区域耗去整个或几乎整个铜特征。这意指纳米双晶区域占据铜特征的较小百分比，甚至可能永不形成。因此，这降低了铜特征的性能和可靠性。
镶嵌填充中的纳米双晶铜
图2A-2C显示了铜镶嵌填充的示例性工艺流程中各个阶段的横截面示意图。在图2A-2C中，示出用于镶嵌处理的示例性衬底200。在一些实现方案中，衬底200可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。在一些实现方案中，衬底200为硅衬底。钝化层202可位于衬底200上方，其中钝化层202可包括电绝缘材料，例如氧化硅(SiO2)或氮化硅(SiN)。钝化层202可被图案化以限定导电互连结构204的位置。在一些实现方案中，导电互连结构204可以包括凸块下金属化层(UBM)。介电材料可形成在钝化层202和导电互连结构204上方，其中介电材料被图案化以形成图案化介电层206。图案化介电层206在铜镶嵌工艺中限定铜通孔/特征的位置。图案化介电层206可暴露导电互连结构204的顶表面。在图2A-2C中，扩散阻挡层和/或衬垫层(未示出)可对图案化介电层206形成衬垫。
在图2A中，铜晶种层210沉积在衬底200上方。铜晶种层210理想地保形沉积，其沿着图案化介电层206的侧壁和表面并在凹部212的底部处以足够厚的均匀性遵循表面形貌。换言之，铜晶种层210沉积在凹部212外的场区域中和凹部212中，以足够厚度均匀性覆盖暴露界面，以允许在各种暴露表面上进行电镀。铜晶种层210沿着图案化介电层206并在凹部212中的导电互连结构204的顶表面上是保形且连续的。凹部212可由图案化介电层206限定。应理解，凹部212也可称为沟槽、孔、洞、开口、凹入特征或蚀刻特征。凹部212形成在导电互连结构204上方。在一些实现方案中，凹部212可具有高深宽比(深度比宽度的深宽比)。在一些实现方案中，每一凹部212的深宽比可等于或大于约3:1、等于或大于约4:1、等于或大于约5:1、等于或大于约8:1、等于或大于约10:1、等于或大于约15:1、等于或大于约20:1、或等于或大于约30:1。
在图2B中，凹部212填充有铜以形成铜特征220。铜沉积在每一凹部212中的铜晶种层210上。在一些实现方案中，通过进行电镀而用铜填充凹部212。衬底200可在电镀室中与电镀溶液接触，且衬底200可被施加阴极偏置以在铜晶种层210上电镀铜并用铜电化学填充凹部212。在一些实现方案中，电镀铜可在图案化介电层206上方形成覆盖层。
在进行电镀以填充凹部212时，电镀溶液可包含有机添加剂以促进凹部212自下而上填充。有机添加剂在达到所期望的金属化(metallurgy)、膜均匀性、缺陷控制和填充性能上可能至关重要。这样的有机添加剂通常包括抑制剂和加速剂以及可能的整平剂。如本文所使用的，整平剂也可称为电镀整平化合物。如本文所使用的，许多添加剂浓度以百万分之一(ppm)计。
尽管不希望受任何理论或机制的束缚，但据信抑制剂被用于抑制电镀并增加镀覆衬底的表面极化。抑制剂既(1)相对于其中不存有抑制剂的区域，在其中存有抑制剂的区域增加衬底表面的局部极化，又(2)整体上增加衬底表面的极化。增加的极化(局部和/或整体上)对应于增加的电荷转移电阻和界面电阻/阻抗，因而在特定施加电位下有较慢的镀覆。抑制剂经常是相对大的分子，在许多实例中，其本质上为聚合型(例如，聚环氧乙烷、聚环氧丙烷、聚乙二醇、聚丙二醇等)。部分因抑制剂的大尺寸，这些化合物扩散至凹入特征中可能相对慢。
尽管不希望受任何理论或作用机制的束缚，但据信加速剂(单独或与其他浴添加剂组合)倾向于局部地降低与抑制剂存在相关的极化效应，因而局部增加电沉积速率。下降的极化效应在吸附加速剂最浓的区域中最为明显(即，极化随着吸附加速剂的局部表面浓度的增加而下降)。示例性的加速剂包括，但不限于，含硫化合物，例如二巯基丙磺酸、二巯基乙磺酸、巯基丙磺酸、巯基乙磺酸、双-(3-磺丙基)二硫化物(SPS)和其衍生物。虽然加速剂在镀覆反应期间和之后可能与衬底表面发生反应并变成强化学吸附至衬底表面且一般在侧向上表面固定，但在不存在被选定且设计成驱使加速剂并入生长膜中的某些其他化合物(示例包括某些铜电镀整平化合物)下，加速剂一般不会实质上并入膜中。因此，据信在整个镀覆工艺中沉积金属时，加速剂分子一般保留在表面上。随着凹部被填充，凹部内的局部表面加速剂浓度主要因洞表面积减小而增加。相较于较大分子(例如抑制剂)，加速剂往往是较小分子，并呈现更快扩散至总体表面和凹入特征中。不受限于任何理论，据信加速剂分子未并入膜中且一般倾向于停留在表面且维持大部分不变以及表面活性是由于它们的(1)巯基类或类似化合物与铜表面的强反应或粘附系数，(2)当施加足够能量于加速剂的接合位点或附近时，其在铜离子直接还原期间只会被取代，且(3)能够暂时产生高能量物理吸附的加速剂物质，其既可(i)脱附或(ii)移动至一个新的表面位点并在该位点反应。如果分子脱附，在环境温度下，大多数加速剂分子将在扩散开之前再次撞击表面，因此有如此大的粘附系数，据信其将找到一个新接合(但与先前不同)位点，并在整个镀覆工艺中保持在总体表面处。如果准确，此模式对于说明通过湿式电解和湿式氧化蚀刻工艺以从表面去除加速剂的潜在困难非常重要。
尽管仍不希望受任何理论或作用机制的束缚，但据信整平剂(单独或与其他浴添加剂组合)作用为抑制剂，以抵抗与加速剂相关的去极化效应，尤其在场区域和特征的侧壁中。整平剂可局部增加衬底的极化/表面电阻，因而在整平剂存在的区域中减慢局部电沉积反应。关于加速剂在镀覆期间停留在表面的强趋势的理论，某些电镀整平化合物本身可能延迟并增加电荷转移电阻，而其他可能会使加速剂分子失去活性，有助于将加速剂分子并入镀膜中，或以其他方式在镀铜时从总体表面上去除加速剂分子。在一些实例中，加速剂表面存在的变化所引起的表面电气特性和化学特性的变化在含有抑制剂的电镀溶液存在下发生。整平剂的局部浓度和到达表面的整平剂的浓度在某程度上由质量传输所决定。因此，整平剂主要作用于具有更多暴露或从表面突出的几何形状的表面结构。该镀覆抑制作用阻止暴露区域的生长，否则其以较高速率自然生长。该镀覆抑制作用甚至可大到足以相对于表面的更多凹部区域，降低局部暴露表面的生长速率，因而将电沉积层的表面“平滑化”。整平剂化合物大体上是基于其电化学功能与影响而归类为整平剂，而无需特定化学结构或配方。然而，整平剂通常含有一个或更多氮基团，例如胺、亚酰胺或杂环(咪唑)，且在化合物中可额外地或可替代地含有硫官能基。某些整平剂包含一个或更多五和六元环和/或共轭有机化合物衍生物。氮基团可形成环结构的一部分。在含胺的整平剂中，胺可以是伯、仲或叔烷基胺。此外，胺可以是芳基胺或杂环胺。示例性胺包括，但不限于，二烷基胺、三烷基胺、芳烷基胺、三唑类、咪唑、三唑、四唑、苯并咪唑、苯并三唑、哌啶、吗啉、哌嗪、吡啶、噁唑、苯并噁唑、嘧啶、喹啉、和异喹啉。咪唑和吡啶可能特别有用。整平剂化合物还可包括乙醇(ethoxide)基团。例如，整平剂可包括通用的[O–(CH2)n]m主链，其中n和m为整数值，其与见于聚乙二醇或聚环氧乙烷中的那些类似，其带有官能性地插至链上的胺的片段(例如，Janus Green B)。一些整平剂化合物可以是聚合型，而一些整平剂化合物为单体/非聚合型。在一些实现方案中，整平剂化合物为聚合型。示例性聚合型整平剂包括聚乙烯亚胺、聚酰胺基胺、以及胺与各种环氧化物或硫化物的反应产物。胺的示例如上所述。示例性环氧化物包括，但不限于，环氧卤丙烷，例如环氧氯丙烷和环氧溴丙烷，以及聚环氧化物化合物。具有通过含醚的键接合在一起的两个或更多环氧基团的聚环氧化物化合物可能特别有用。非聚合型整平剂的一示例为6-巯基-己醇。另一示例性整平剂为聚乙烯吡咯烷酮(PVP)。
在自下而上的填充机制中，凹部212倾向于从凹部212的底部到顶部并从凹部212的侧壁向内朝中心镀铜。初始镀覆阶段期间加速剂和抑制剂的存在促进从凹部212的底部向上和从侧壁向内的快速镀覆。因此，在初始镀覆阶段，镀覆在凹部212内发生得相对较快，而在凹部212外的场区域中则相对较慢。随着镀覆继续进行，凹部212以铜填充，且凹部212内的表面积减小。由于减少的表面积和实质保留在表面上的加速剂，凹部212内加速剂的局部表面浓度随着镀覆进行而增加。该凹部212内增加的加速剂浓度有助于维持利于自下而上填充的差异化镀覆速率。因此，使用抑制剂与加速剂以及可能的整平剂使得凹部212得以从底部向上并从侧壁向内地被填充而不具空洞。
在图2C中，铜覆盖层可通过平坦化工艺去除，所述平坦化工艺例如化学机械抛光(CMP)、化学蚀刻、电化学机械抛光、电抛光或这些或其他工艺的组合。如此一来，在每一导电互连结构204上方的凹部212中形成铜特征220。平坦化工艺可在整个衬底200上的铜特征220之间提供共平面性且还降低表面粗糙度。在一些实现方案中，铜特征220作为铜镶嵌互连件或通孔。在一些实现方案中，铜特征220在直接接合互连(DBI)应用中作为铜垫。
如图2A-2C所示在铜镶嵌填充中电镀纳米双晶铜出现某些挑战。具体地，电镀纳米双晶铜中的电镀溶液可不含或基本上不含加速剂。尽管不希望受任何特定理论或模式的束缚，但据信(1)在纳米双晶镀覆发生之前必须将表面上的任何加速剂去除或以其他方式使其失去活性，其可对进行纳米双晶镀覆的晶粒取向成核提供适当条件，且(2)从不含或基本上不含加速剂分子且可能含有利于纳米双晶生长的抑制剂的溶液中进行镀覆。纳米双晶铜电镀溶液中不存在加速剂可能会促进更加保形且几乎没有(如果有的话)反保形或自下而上特征的电镀。不希望发生保形特征填充，因为其一般会导致在铜特征220中形成或并入接缝和/或空洞。当在镶嵌制造中电镀纳米双晶铜时，这降低铜特征220的性能和可靠性。
二合一特征中的纳米双晶铜
图3A-3B显示了二合一通孔与柱的示例性工艺流程中各个阶段的横截面示意图。在图3A-3B中，示出了用于二合一制造的示例性衬底300。在一些实现方案中，衬底300可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。在一些实现方案中，衬底300为硅衬底。
通常，可通过在图案化光致抗蚀剂的开口中沉积铜来形成铜特征，例如铜柱。图案化光致抗蚀剂可位于衬底上方，且铜晶种层可位于衬底与图案化光致抗蚀剂之间。图案化光致抗蚀剂中的开口可暴露每一开口底部处的铜晶种层。纳米双晶铜可通过电镀沉积在铜晶种层上。随后可去除图案化光致抗蚀剂，因而留下纳米双晶铜特征，例如纳米双晶铜柱。
二合一特征通过在图案化光致抗蚀剂与衬底之间提供形貌结构来制造。形貌结构限定第一子特征(例如，通孔)，而图案化光致抗蚀剂限定第一子特征上方的第二子特征(例如，柱)。形貌结构对第二子特征提供底层形貌。二合一特征的示例包括但不限于二合一通孔与柱以及二合一通孔与RDL。在二合一制造中，导电材料可填充图案化光致抗蚀剂和形貌结构中的开口。随后可去除图案化光致抗蚀剂，因而在形貌结构上方和形貌结构所限定的空间之间留下二合一特征。
在图3A中，提供衬底300。钝化层310可位于衬底300上方，其中钝化层310可包括电绝缘材料，例如聚酰亚胺(PI)。钝化层310可被图案化以限定二合一特征的位置。钝化层310的一些部分可以是倾斜、弯曲或圆形的。在一些实现方案中，钝化层310的一个或更多角可以是倾斜、弯曲或圆形的。此增加在钝化层310上方沉积铜时的形貌。光致抗蚀剂形成于钝化层310上方，其中光致抗蚀剂被图案化以形成图案化光致抗蚀剂320。钝化层310和图案化光致抗蚀剂320提供开口330，铜穿过开口330沉积以形成二合一特征。钝化层310作为二合一制造中的形貌结构。在一些实现方案中，铜晶种层340沉积在钝化层310上方和开口330底部处的衬底300暴露表面上方。铜晶种层340沿着钝化层310和衬底300的表面连续且保形。在一些实现方案中，氧化物层和/或阻挡层可沉积在钝化层310上方和开口330底部处的衬底300暴露表面上方。阻挡层可包括例如钛、钛-钨、钨或钽。
在图3B中，开口330填充有铜以形成二合一特征350。在开口330中的铜晶种层340上方沉积铜。在一些实现方案中，铜通过电填充工艺(例如电镀)沉积。衬底300可在电镀室中与电镀溶液接触，且衬底300可被阴极偏置以在铜晶种层340上电镀铜并用铜电化学填充开口330。开口330可被部分地填充、完全填充或过度填充。二合一特征350可包括通孔与柱。通孔与柱通过在开口330中电填充铜而形成。通孔可位于衬底300的顶表面与图案化光致抗蚀剂320的底表面之间，其中通孔位于钝化层310所限定的空间之间。柱可位于通孔上方和钝化层310上方，其中柱位于图案化光致抗蚀剂320所限定的空间之间。钝化层310作为在二合一特征350中生长柱的底层形貌。
本公开内容的目标之一是产生二合一结构，其在二合一特征350的暴露表面355处具有纳米双晶铜，以促进铜与相邻结构(未示出)进行纳米双晶铜接合。
如图3A-3B所示在二合一特征中电镀纳米双晶铜出现某些挑战。特别是，二合一制造期间钝化层(例如聚酰亚胺)所引起的底层形貌对纳米双晶取向产生不利影响。纳米双晶铜中的纳米双晶总体取向平行于局部衬底和底层晶种层，因此柱状晶粒总体取向垂直于底层形貌和晶种层。在晶种层沿着倾斜、弯曲或圆形的钝化层表面是保形的时，晶粒生长以垂直于倾斜、弯曲或圆形的形貌表面进行。这会导致晶粒生长在许多不同方向上进行，而纳米双晶在许多不同方向上取向。
图4显示了电镀于二合一通孔与柱中的纳米双晶铜特征的横截面SEM图像。纳米双晶铜柱形成在聚酰亚胺层上并由图案化光致抗蚀剂限定。SEM图像显示了柱状晶粒沿多个角度从聚酰亚胺层延伸，因此二合一通孔与柱中的纳米双晶排列成多种取向。相较于纳米双晶铜柱形成于不具聚酰亚胺层的衬底上方的情况，二合一制造中的形貌导致在二合一通孔与柱的顶表面附近有较小晶粒且较少(111)取向的结晶铜晶粒。较小晶粒、不同纳米双晶取向和较少(111)取向的结晶铜晶粒对二合一通孔与柱的性能产生不利影响，尤其是在异质集成应用中。
电镀纳米双晶铜的多步工艺
在本公开内容中，铜电镀以两步方式进行。使用铜电镀溶液在衬底上电镀铜以部分填充或完全填充衬底的凹入特征。镀覆的铜不具纳米双晶铜的特征。之后，使用纳米双晶铜电镀溶液在先前镀覆的铜上电镀纳米双晶铜以额外填充凹入特征或在非纳米双晶铜特征上方沉积纳米双晶铜。在一些实现方案中，以两步方式电镀铜可导致纳米双晶铜沉积在非纳米双晶铜的部分填充的凹入特征上，或纳米双晶铜沉积在非纳米双晶铜的完全填充的凹入特征上。此形成具有非纳米双晶铜与纳米双晶铜的合成或混合晶体结构。
在一些实现方案中，本发明的纳米双晶铜特征是在图2A-2C中所述的镶嵌填充工艺中以两步方式形成。这减少在凹入特征中使用纳米双晶铜电镀溶液沉积纳米双晶铜时会导致的空洞形成。在一些实现方案中，本发明的纳米双晶铜特征是在图3A-3B中所述的二合一制造工艺中以两步方式形成。这减少使用纳米双晶铜电镀溶液沉积纳米双晶铜时会导致不同方向的晶粒生长和不同取向的纳米双晶形成。
然而，已观察到，当以两步方式沉积纳米双晶铜特征时，加剧过渡区域或起始层的形成。换言之，相较于单独镀覆纳米双晶铜(例如，在铜晶种层上)的情况，通过镀覆非纳米双晶铜后接纳米双晶铜，过渡区域比较大。如前所述，过渡区域降低纳米双晶铜特征的性能和可靠性，尤其是当较大过渡区域占据更多纳米双晶铜特征时。
本发明在凹入特征中镀覆非纳米双晶铜，然后镀覆纳米双晶铜时将使过渡区域最小化。如本文所使用的，非纳米双晶铜可表征为在其微结构中不具纳米双晶或极少纳米双晶的铜。在镀覆非纳米双晶铜与纳米双晶铜之间，进行表面处理操作，其中表面处理可细化非纳米双晶铜的晶粒结构以促进纳米双晶生长和/或去除延迟纳米双晶生长开始的非所期望的物质(污染物和杂质)。如上所述，这样的污染物和杂质可以包括有机添加剂，例如加速剂(例如，SPS)。表面处理包括将非纳米双晶铜的表面暴露于氧化剂或其他反应性化学物质。反应性化学物质可配置成将加速剂去除或去活化和/或细化非纳米双晶铜的晶粒结构以促进纳米双晶生长。在一些实现方案中，表面处理可包括湿式处理，其涉及含有过氧化物(例如，过氧化氢或高锰酸盐)、硫酸或其组合的水溶液。在一些实现方案中，表面处理可以包括湿式处理，其涉及含有一种或更多电镀整平化合物的溶液，其中该溶液可包括去离子水或镀覆溶液。这样的镀覆溶液可任选地还包括铜盐、酸和/或氯离子，并且可利用通过的阳极(表面侵蚀)或阴极(表面镀覆)电解电流。电镀整平化合物的示例在上文讨论。在一些实现方案中，表面处理可包括涉及溶解臭氧的水溶液的湿式处理。例如，溶解臭氧可溶于去离子水、酸性溶液或铜络合溶液中。在一些实现方案中，表面处理可包括涉及施加气态臭氧或氧等离子体的干式处理。具有气态臭氧的流可额外含有惰性载气或空气。在一些实现方案中，表面处理可包括涉及在形成气体(例如，氮与氢气的混合物)中将非纳米双晶铜暴露于热处理的干式处理。在一些实现方案中，可同时或按顺序执行不同的表面处理。表面处理减小或消除纳米双晶铜直接镀覆在非纳米双晶铜上时会形成的过渡区域。
图5示出了根据一些实现方案在镀铜特征上沉积纳米双晶铜的示例性方法的流程图。工艺500中的操作可以不同顺序和/或以不同、更少或额外操作来执行。在一些实现方案中，工艺500中的操作可在配置用于电镀的装置中执行。具体地，电镀和表面处理操作可在同一工具平台中进行。电镀装置的示例描述于图13-15中。电镀装置的一示例是由LamResearch Corporation(Fremont,CA)生产并且可以从其获得的
Figure BDA0004113773110000191
电镀系统。
在工艺500的框510，在衬底的凹入特征中电镀铜以形成镀铜特征。将衬底提供至电镀装置。衬底具有至少一个凹入特征。凹入特征的示例包括但不限于沟槽、孔、接触孔、开口、通孔、缺口、洞和类似特征。这些术语在本发明中可互换使用。在一些实现方案中，凹入特征可具有笔直侧壁、正倾斜侧壁或负倾斜侧壁。凹入特征可具有深宽比(深度比横向尺寸)。在一些实现方案中，凹入特征具有至少约1:1、至少约2:1、至少约3:1、至少约4:1、至少约5:1、至少约8:1、至少约10:1、至少约15:1、至少约20:1、或至少约30:1的深宽比。
在一些实现方案中，凹入特征可由图案化光致抗蚀剂限定。例如，可限定凹入特征以形成铜特征，例如铜微柱、铜微凸块或铜细线RDL。在一些实现方案中，凹入特征可构成限定于介电层中的凹部。例如，可限定凹入特征以在镶嵌结构中形成铜通孔。在另一示例中，可限定凹入特征以形成用于混和接合的铜接合垫。在一些实现方案中，凹入特征可通过图案化光致抗蚀剂和钝化层中的开口来限定。例如，可限定凹入特征以形成二合一特征，例如铜通孔与柱或铜通孔与RDL。
镀铜特征可部分填充或完全填充衬底的凹入特征。在一些实现方案中，凹入特征的底部包括例如铜晶种层之类的底层。在一些实现方案中，凹入特征的侧壁与底部包括衬底和/或扩散阻挡层。为了在凹入特征中电镀铜，凹入特征的一或更多表面与铜电镀溶液接触，且衬底被阴极偏置以用铜至少部分填充或完全填充凹入特征以形成镀铜特征。铜为非纳米双晶铜。与保形填充机制相反，电镀铜是在凹入特征中以自下而上填充机制进行。自下而上的填充机制促进无空洞/接缝的镀铜特征的形成。
衬底在电镀装置中与铜电镀溶液接触。如本文所使用的，电镀溶液也可称为电解质、镀覆溶液、镀覆浴或含水电镀溶液。铜电镀溶液至少包括铜源、酸和一种或更多有机添加剂以促进镀铜特征的自下而上填充。该一种或更多有机添加剂中的每一者的浓度可介于约1ppm与约500ppm之间、介于约2ppm与约300ppm之间、或介于约5ppm与约200ppm之间。铜电镀溶液包括至少一种或更多加速剂(例如，SPS)。
在工艺500的框520，将镀铜特征的表面暴露于一种或更多氧化剂或其他化学试剂以处理镀铜特征。不受限于任何理论，氧化剂或其他化学试剂可具有以允许发生纳米双晶镀覆的方式将加速剂分子(例如，SPS)去除、化学改性或以其他方式去活化的化学物质。氧化剂或其他化学试剂也可以在形成纳米双晶铜时促进纳米双晶的方式细化镀铜特征的晶粒结构。可在处理室或站(其为电镀装置的同一工具的一部分)中处理衬底。因此，将镀铜特征的表面暴露于一种或更多氧化剂或其他化学试剂是在操作之间不引入真空中断的情况下进行。例如，可引入该一种或更多氧化剂或其他化学试剂作为用于镀覆纳米双晶铜的电镀室/站中预处理、作为用于镀覆非纳米双晶铜的电镀室/站中的后处理、作为处理室/站(其为用于电镀纳米双晶铜和非纳米铜的同一工具的一部分)中的处理、或作为旋转清洗干燥室/站(其为用于电镀纳米双晶和非纳米双晶铜的同一工具的一部分)中的处理。图5的工艺和处理的序列可使用执行所述各个操作中的每一者的一系列模块来执行，或在可执行一些或所有操作的一或更多模块中执行。例如，可在图5中使用两个不同的镀覆模块，一个用于镀覆非纳米双晶铜，而一个用于镀覆纳米双晶铜。在一些实例中，可使用独立室或模块以用于表面处理，例如灰化处理室或热退火处理室。在一些实现方案中，图5的工艺和处理的序列可使用能够执行一些或所有操作的单个镀覆模块来执行。例如，可在图5中使用镀覆模块，其中镀覆模块可流体连接至容纳不同溶液的两个或更多溶液贮存器。在框520处执行的表面处理发生在框510的镀覆非纳米双晶铜之后且在框530的镀覆纳米双晶铜之前。
该一种或更多氧化剂或其他化学试剂可用于将污染物和杂质从镀铜特征去除或使其失去活性。在一些实现方案中，该一种或更多氧化剂或其他化学试剂可用于将该一种或更多有机添加剂从镀铜特征去除或使其失去活性或对纳米双晶镀覆不具影响力。例如，该一种或更多氧化剂或其他化学试剂可将一种或更多加速剂和其他污染物从镀铜特征分解和/或去除。在一些实现方案中，可同时或按顺序使用不同的氧化剂和/或化学试剂。加速剂通常含有碳、氧、氢和/或硫，且可氧化以产生二氧化碳(CO2)、水(H2O)和/或二氧化硫(SO2)。此后，镀铜特征的表面可不含或基本上不含加速剂。不受限于任何理论，表面上存在的加速剂作用为晶粒细化剂并以干扰纳米双晶生长的方式改变晶粒生长。这在形成纳米双晶铜时会导致较大的过渡区域。
在一些实施方案中，化学试剂包括一种或更多在溶液中稳定的化合物，该溶液还含有维持氧化铜离子溶解度的强氧化剂。这些可能包括但不限于具有铜的可溶性阴离子的酸(例如硫酸、磷酸、盐酸)，以及在较高pH值溶液中的铜离子络合剂(例如大于pH 5，络合剂包括例如乙二胺四乙酸(EDTA)、甘氨酸、柠檬酸盐、乙二胺)，但不应包括可能与铜表面直接发生强反应的物质(例如有机巯基化合物、苯并三唑(BTA))。
将镀铜特征的表面暴露于一种或更多氧化剂或其他化学试剂可包括将镀铜特征的表面暴露于湿式处理溶液。在一些实现方案中，湿式处理溶液包括过氧化物、硫酸或其组合的水溶液。在一些实现方案中，湿式处理溶液包括硫酸与过氧化氢的混合物(“食人鱼蚀刻”溶液)。在一些实现方案中，湿式处理溶液包括有机酸、无机酸、溶解气体(例如水中溶解的臭氧、水中溶解的二氧化碳)、去离子水、碳酸或甲磺酸。在一些实现方案中，湿式处理溶液包括含有一种或更多电镀整平化合物的溶液。该溶液可单独含有整平剂，或在具有铜盐、酸和卤离子(例如，氯离子)的镀覆溶液中含有整平剂。可在不损害镀铜特征下应用任何合适的氧化剂或反应性化学物质以去除污染物，例如加速剂。
在一些实现方案中，湿式处理溶液经由喷嘴输送至镀铜特征。喷嘴可位于处理室或电镀室中，以将湿式处理溶液供应至镀铜特征的表面。在一些实现方案中，可控制湿式处理溶液的温度。例如，可将湿式处理溶液加热至介于约20℃与约50℃之间的温度。在一些实现方案中，衬底可在衬底支撑件上旋转，并将湿式处理溶液输送至衬底。在一些实现方案中，可控制暴露的持续时间。例如，暴露于湿式处理溶液的持续时间介于约10秒与约120秒之间。在一些实现方案中，可控制处理室、旋转清洗干燥室或电镀室中的压力。例如，室中的压力可介于约25托(Torr)与约100托之间。在镀铜特征的表面暴露于一种或更多氧化剂或其他化学试剂之后，镀铜特征的表面可暴露于清洁剂(例如去离子水)以去除湿式处理溶液。
将镀铜特征的表面暴露于一种或更多氧化剂或其他化学试剂可包括将镀铜特征的表面暴露于干式处理。在一些实现方案中，干式处理包括将镀铜特征的表面暴露于含氧气体。在一些实现方案中，干式处理包括将镀铜特征的表面暴露于氧等离子体或臭氧。氧等离子体可远程产生或于镀铜特征暴露于氧化剂的处理/电镀室中原位产生。氧自由基(例如O*和O2 -)具有高反应性，并将污染物从镀铜特征去除或使其失去活性。臭氧为高活性气体，其可用于将污染物从镀铜特征去除或使其失去活性。当镀铜特征的表面暴露于干式处理时，其他反应性气体和/或惰性气体可与氧化剂混合。
在一些实现方案中，干式处理包括利用形成气体的热处理。该形成气体可包括例如氮与氢气的混合物。利用形成气体的热处理可在高温下进行，例如等于或大于约100℃、等于或大于约150℃、等于或大于约200℃、或等于或大于约250℃的温度。在一些实现方案中，可通过加热衬底来施加高温。不受限于任何理论，利用形成气体的热处理可改变镀铜特征的晶粒结构，其实现随后的纳米双晶。额外地或可替代地，不受限于任何理论，利用形成气体的热处理可以将加速剂从镀铜特征去除或使其失去活性的方式与加速剂相互作用。
在一些实现方案中，可测试镀铜特征的表面以确定镀铜特征的表面不含或基本上不含加速剂。可替代地，可测试镀铜特征的表面以确定镀铜特征的表面具有加速剂。可应用计量学或技术来检测镀铜特征表面上加速剂的存在，以确保镀铜特征的表面具有适于纳米双晶镀覆的条件。
在一些实现方案中，框520的表面处理可涉及同时或按顺序执行的多个表面处理。当按顺序执行时，可按某顺序执行不同湿式处理溶液或不同干式处理溶液以促进污染物从镀铜特征的表面去除。例如，框520的表面处理可包括将镀铜特征暴露于过氧化物溶液，随后暴露于食人鱼蚀刻溶液。不受限于任何理论，这种按顺序处理可能导致加速剂分子分解，接着从镀铜特征的表面完全去除。在另一示例中，框520的表面处理可包括将镀铜特征暴露于食人鱼蚀刻溶液，然后暴露于过氧化物溶液。不受限于任何理论，这种按顺序处理可能导致加速剂分子大量去除，接着是较长时间的镀铜特征表面清洁。
在工艺500的框530，在镀铜特征上电镀纳米双晶铜。可使用纳米双晶铜电镀溶液将纳米双晶铜镀覆在镀铜特征上。在一些实现方案中，纳米双晶铜可沉积在衬底的凹入特征中以完全或至少额外地填充凹入特征。在一些实现方案中，镀铜特征可完全填充凹入特征，而纳米双晶铜可电镀为镀铜特征上方的特征(例如，柱)。
框530的电镀纳米双晶铜可以在与框510的电镀镀铜特征相同的电镀装置中发生。在一些实现方案中，电镀装置可以包括一个或更多镀覆模块，其中该一个或更多镀覆模块的每一者流体连接至可输送不同电镀溶液至电镀装置的两个或更多溶液贮存器或源。溶液贮存器或源中的一者可提供纳米双晶铜电镀溶液。溶液贮存器或源中的另一者可提供非纳米双晶铜电镀溶液(即，铜电镀溶液)。在一些实施方案中，电镀装置可配置成对单个镀覆模块提供不同电镀溶液，电镀溶液在其中被交换，但应理解，在其他实施方案中，电镀装置可配置成对不同镀覆模块提供电镀溶液。因此，一个镀覆模块可配置成执行框510的自下而上镀覆，而另一镀覆模块可配置成执行框530的纳米双晶镀覆。框530的电镀纳米双晶铜也可在与框520的将镀铜特征暴露于一种或更多氧化剂或其他化学试剂相同的电镀装置中发生。在一些实施方案中，框520的表面处理操作可在用于执行电镀的镀覆模块中执行，其中镀覆模块可流体连接至容纳湿式处理溶液的溶液贮存器。在一些实施方案中，框520的表面处理操作可在与电镀装置中的一或更多镀覆模块分开的室中进行。例如，独立室可以是灰化室。
通过自下而上填充机制将非纳米双晶铜镀覆在凹入特征中之后，可通过保形填充机制镀覆纳米双晶铜。在一些实例中，纳米双晶铜可通过保形填充机制镀覆在凹入特征中，其中纳米双晶铜可在不形成空洞/接缝下镀覆在凹入特征中。纳米双晶铜电镀溶液可至少包括铜源和酸。纳米双晶铜电镀溶液可包括一种或更多有机添加剂，例如抑制剂。然而，纳米双晶铜电镀溶液不含或基本上不含加速剂。在一些实现方案中，纳米双晶铜电镀溶液也不含或基本上不含整平剂。在一些实现方案中，加速剂的浓度介于约0ppm与约5ppm之间，整平剂的浓度介于约0ppm与约30ppm之间，而抑制剂的浓度介于约30ppm与约300ppm之间。
为了在镀铜特征上电镀纳米双晶铜，使镀铜特征的表面与纳米双晶铜电镀溶液接触，并对衬底施加第一电流以电镀具有多种纳米双晶的纳米双晶铜，其中第一电流包括在恒定电流与无电流之间交替的脉冲电流波形。脉冲电流波形促进(111)取向的结晶铜晶粒和纳米双晶的形成。第一电流是在对衬底进行阴极偏置时施加，且此时纳米双晶铜电镀溶液接触镀铜特征的表面。在一些实现方案中，第一电流提供具有电流密度介于约1A/dm2与约12A/dm2之间、介于约2A/dm2与约8A/dm2之间、或约4A/dm2的直流(DC)。控制电流密度以促进纳米双晶的形成。可能需要最小电流密度(例如，2A/dm2)以在可接受的镀覆速率下促进纳米双晶的形成，而最大电流密度(例如，8A/dm2)可抑制纳米双晶的形成。在脉冲电流波形中，每一周期中未施加电流(Toff)的持续时间基本上大于每一周期中施加恒定电流(Ton)的持续时间。在一些实现方案中，每一周期中无电流的持续时间比每周期恒定电流的持续时间长至少三倍。在一些实现方案中，每一周期未施加电流的持续时间可介于约0.3秒与约8秒之间，或介于约0.4秒与约6秒之间、或介于约0.5秒与约5秒之间。在一些实现方案中，每一周期中施加恒定电流的持续时间可介于约0.05秒与约2.5秒之间、介于约0.1秒与约2秒之间、或介于约0.1秒与约1.5秒之间。脉冲电流波形的Ton/Toff的示例可以是0.1/0.5、0.2/1、0.5/2、1/4或1.5/6，电流密度约4A/dm2。可调整Ton/Toff的持续时间以在可接受的镀覆速率下达到高密度的纳米双晶。用于足够高产量应用的可接受镀覆速率可以是每分钟至少约0.1μm、每分钟至少约0.15μm、每分钟至少约0.2μm、或每分钟至少约0.5μm。重复脉冲电流波形中交替的恒定电流与无电流的周期，直到达到所期望的厚度。在一些实现方案中，重复至少约50个周期、重复至少约100个周期、重复至少约200个周期、或重复至少约500个周期。在一些实现方案中，纳米双晶铜的平均厚度等于或小于约5μm、等于或小于约3μm、或等于或小于约1μm。
在一些实现方案中，在施加第一电流之后，任选地对衬底施加第二电流，其中第二电流包括恒定电流波形。这可能发生于纳米双晶铜电镀溶液接触镀铜特征时。恒定电流波形提供具有电流密度介于1A/dm2与约12A/dm2之间、介于约2A/dm2与约8A/dm2之间、或约4A/dm2的恒定电流。当从脉冲电流波形转变为恒定电流波形时，高密度的纳米双晶可令人惊讶地继续形成。因此，从脉冲电流波形转变为恒定电流波形并不能阻止纳米双晶的形成。在一些实现方案中，凹入特征中纳米双晶铜的剩余部分可使用恒定电流波形来形成。
在一些实现方案中，可控制纳米双晶电镀铜溶液的流率或流速以促进纳米双晶的形成。电镀期间以较低流率与衬底接触相比于较高流率可促进较高的纳米双晶密度。在一些实现方案中，纳米双晶铜电镀溶液在平行于衬底镀覆表面的方向上的流速等于或小于约70cm/s或介于约30cm/s与约70cm/s之间。
在一些实现方案中，与纳米双晶铜结合的镀铜特征可限定铜微柱、铜微凸块或铜细线RDL。在一些实现方案中，与纳米双晶铜结合的镀铜特征可限定镶嵌结构中的铜通孔。在一些实现方案中，与纳米双晶铜结合的镀铜特征可限定用于混合接合的铜接合垫。在一些实现方案中，与纳米双晶铜结合的镀铜特征可限定二合一特征，例如铜通孔与柱或铜通孔与RDL。
当在镀铜特征上电镀纳米双晶铜时，纳米双晶铜可包括具有(111)取向的纳米双晶铜晶粒的纳米双晶区域以及纳米双晶区域底下的可能的过渡区域。在一些实现方案中，纳米双晶铜被电镀成不具过渡区域或具有平均厚度等于或小于约0.5μm、等于或小于约0.3μm、或等于或小于约0.1μm的过渡区域。过渡区域位于纳米双晶区域与镀铜特征的顶表面之间。过渡区域的特征在于晶粒比纳米双晶区域小，且无(111)取向的纳米双晶铜晶粒。表面处理将污染物和杂质从镀铜特征去除或使其失去活性，从而在镀铜特征上磊晶生长纳米双晶铜时消除过渡层或以其他方式将其减小。因此，相较于未经表面处理的纳米双晶铜中的过渡区域尺寸，经表面处理的纳米双晶铜中的过渡区域尺寸被减小。
在一些实现方案中，工艺500还包括对纳米双晶铜平坦化。在一些实现方案中，对纳米双晶铜平坦化可包括化学机械抛光。在一些实现方案中，对纳米双晶铜平坦化可包括电抛光工艺，其特征在于电化学去除纳米双晶铜表面处的材料。这减少共平面性的变化和表面形貌的不规则性。
在一些实现方案中，可以在直接接合互连(DBI)中接合纳米双晶铜之前使纳米双晶铜平坦化。在混成接合中，将第一纳米双晶铜电镀于第一衬底的多个第一凹入特征中，其中第一凹入特征形成于第一图案化介电层中。将第二纳米双晶铜电镀于第二衬底的多个第二凹入特征中，其中第二凹入特征形成于第二图案化介电层中。第一纳米双晶铜和第二纳米双晶铜各自以利用本发明所述的表面预处理的两步方式形成。第一衬底的第一纳米双晶铜与第二衬底的第二纳米双晶铜对齐。升高第一衬底与第二衬底的温度，以引起第一图案化介电层与第二图案化介电层之间的介电接合。在一些实现方案中，介电接合的温度介于约30℃与约150℃之间。此后，升高第一衬底与第二衬底的温度，以引起第一纳米双晶铜与第二纳米双晶铜之间的金属接合。这在第一与第二纳米双晶铜之间形成强冶金接合。用于金属接合的高温还用于对纳米双晶铜进行退火并减小/消除第一和第二纳米双晶铜中的任何过渡区域。在一些实现方案中，用于金属接合的高温介于约150℃与约400℃之间或介于约250℃与约350℃之间。
在一些实现方案中，在工艺500的框540，对纳米双晶铜可选地退火以消除或减小过渡区域的尺寸。电镀纳米双晶铜时，退火温度可高于沉积温度。在一些实现方案中，沉积温度介于约10℃与约45℃之间。在一些实现方案中，退火温度介于约100℃与约400℃之间、或介于约150℃与约300℃之间，例如约250℃。退火可进行介于约1分钟与约5小时之间、介于约5分钟与约3小时之间、或介于约10分钟与约2小时之间的持续时间。不受限于任何理论，对纳米双晶铜进行退火可将纳米双晶向下传播至过渡区域以减小过渡区域的尺寸。换句话说，纳米双晶区域利用热退火延伸到并“消耗”过渡区域。因此，对纳米双晶铜进行热退火进一步提高纳米双晶铜的性能与可靠性。
在一些实现方案中，工艺500还包括去除任何掩模或图案化光致抗蚀剂。例如，图案化光致抗蚀剂可通过光致抗蚀剂剥离来去除。沉积在镀铜特征上的纳米双晶铜可形成铜微柱、铜微凸块或细线铜RDL。在一些实现方案中，沉积在镀铜特征上的纳米双晶铜可形成二合一结构，例如铜通孔与柱或铜通孔与RDL。
替代地，在本公开内容中，在电镀纳米双晶铜之前对晶种层进行表面处理。不同于执行两步铜镀覆操作(其中在镀覆非纳米双晶铜之后且镀覆纳米双晶铜之前进行表面处理)，在晶种层上进行表面处理以将各种污染物和杂质去除或使其失去活性和/或改变晶种层的晶粒结构以促进纳米双晶生长。在这样的工艺流程中，方法包括提供具有晶种层的衬底，晶种层的表面上具有一种或更多污染物或晶体缺陷；将晶种层的表面暴露于一种或更多氧化剂或其他化学试剂以处理晶种层；以及在晶种层上电镀纳米双晶铜特征。晶种层可通过任何合适的沉积技术沉积在衬底上，例如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电镀或无电镀覆。在一些实现方案中，晶种层为铜晶种层。在一些实现方案中，纳米双晶铜特征具有等于或小于约5μm、等于或小于约3μm、或等于或小于约1μm的厚度。在一些实现方案中，晶种层的表面暴露于包含有过氧化物、硫酸、溶解臭氧或其组合的水溶液的湿式处理溶液。在一些实现方案中，晶种层的表面暴露于包含有一种或更多电镀整平化合物的湿式处理溶液。在一些实现方案中，晶种层的表面暴露于包含有氧等离子体或臭氧的干式处理。在一些实现方案中，晶种层的表面暴露于包括利用形成气体(例如，氮与氢气的混合物)的热处理的干式处理。表面处理将纳米双晶铜特征中的过渡区域的尺寸降至最小。例如，纳米双晶铜特征被电镀成不具有过渡区域或具有平均厚度小于约0.5μm的过渡区域。
图6A-6C显示了根据一些实现方案在二合一通孔与柱中沉积纳米双晶铜的示例性工艺流程中各个阶段的横截面示意图。在图6A-6C中，示出了用于二合一制造的示例性衬底600。在一些实现方案中，衬底600可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。在一些实现方案中，衬底600为硅衬底。钝化层610可位于衬底600上方，其中钝化层610可包括电绝缘材料，例如聚酰亚胺。钝化层610可被图案化以限定二合一特征的位置。钝化层610的一些部分可以是倾斜、弯曲或圆形的。在一些实现方案中，钝化层610的一个或更多角可以是倾斜、弯曲或圆形的。这增加了在钝化层610上方沉积铜时的形貌。光致抗蚀剂形成于钝化层610上方，其中光致抗蚀剂被图案化以形成图案化光致抗蚀剂620。钝化层610和图案化光致抗蚀剂620提供开口630，铜沉积穿过开口630以形成二合一特征。在一些实现方案中，铜晶种层640沉积在钝化层610上方和开口630底部处的衬底600的暴露表面上方。铜晶种层640沿着钝化层610和衬底600的表面是连续且保形的。在一些实现方案中，氧化物层和/或阻挡层可沉积在钝化层610上方和开口底部处的衬底600暴露表面上方。阻挡层可包括例如钛、钛-钨、钨或钽。
在图6B中，开口630部分填充有非纳米双晶铜650。非纳米双晶铜650通过电镀沉积于开口630中的铜晶种层640上方。衬底600可在电镀室中与铜电镀溶液接触，且衬底600可被阴极偏置以在铜晶种层640上电镀非纳米双晶铜650。铜电镀溶液包含有机添加剂，例如加速剂，以促进开口630自下而上的无空洞填充。非纳米双晶铜650部分填充开口630到钝化层610处或刚超过钝化层610的厚度。在一些实现方案中，非纳米双晶铜650部分填充开口630到比钝化层610高不超过1μm、高不超过0.5μm或高不超过0.1μm的厚度。非纳米双晶铜650的沉积至少提供二合一通孔与柱中的通孔。通孔由开口630底部处的钝化层610限定。非纳米双晶铜650的顶表面相对平坦，使得开口630中后续纳米双晶铜的沉积不受钝化层610的底层形貌的影响。在一些实现方案中，非纳米双晶铜650的顶表面可通过平坦化工艺平坦化。
在图6C中，对非纳米双晶铜650的顶表面进行处理以将污染物和杂质去除或使其失去活性和/或细化非纳米双晶铜650的晶粒结构，而纳米双晶铜655通过电镀沉积于非纳米双晶铜650上方。非纳米双晶铜650的顶表面用氧化剂或其他反应性化学物质处理，以将加速剂去除或去活化和/或细化非纳米双晶铜650的晶粒结构。举例来说，氧化剂可包括过氧化物、硫酸、溶解臭氧或其组合。在另一示例中，反应性化学物质可包括整平剂。在另一示例中，氧化剂可包括氧等离子体。在又一示例中，氧化剂可包括臭氧。在一些实现方案中，反应性化学物质包括在溶液中稳定的化合物，溶液包含有维持氧化铜离子溶解度的强氧化剂。这些包括但不限于具有铜的可溶性阴离子的酸(例如，硫酸、磷酸或盐酸)，以及在较高pH值溶液中的铜离子络合剂(例如乙二胺四乙酸(EDTA)、甘氨酸、柠檬酸盐、乙二胺)。这些一般不应包括可能与铜表面有强反应的物质(例如有机巯基化合物、苯并三唑(BTA))。在一些实现方案中，反应性化学物质包括在热处理中提供的形成气体。氧化剂或其他反应性化学物质可将污染物和杂质(例如加速剂)从非纳米双晶铜650的顶表面去除或使其失去活性。替代地或附加地，氧化或其他反应性化学物质可细化非纳米双晶铜650的晶粒结构以促进随后的纳米双晶。此后，衬底600可在电镀室中与纳米双晶铜电镀溶液接触，且衬底600可被阴极偏置以在非纳米双晶铜650上电镀纳米双晶铜655。纳米双晶铜电镀溶液不含或基本上不含加速剂。纳米双晶铜655可部分填充或完全填充开口630。随后可去除图案化的光致抗蚀剂620。镀覆在非纳米双晶铜650上的纳米双晶铜655形成二合一通孔与柱。纳米双晶铜655中的纳米双晶是基本上均匀的且平行于局部衬底，特别是平行于非纳米双晶铜650的顶表面。不同于图3A-3B和图4中的结果，晶粒生长不会在许多不同方向上进行，且纳米双晶不会在许多不同方向上取向。纳米双晶铜655中的过渡区域被最小化，其中过渡区域的平均厚度小于约0.5μm。
图7A-7E显示了根据一些实现方案在镀铜上沉积纳米双晶铜的示例性工艺流程中各个阶段的横截面示意图。在图7A-7E中，示出了用于镶嵌处理的示例性衬底700。在一些实现方案中，衬底700可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。钝化层702可位于衬底700上方，其中钝化层702可以包括电绝缘材料，例如氧化硅(SiO2)或氮化硅(SiN)。钝化层702可被图案化以限定导电互连结构704的位置。在一些实现方案中，导电互连结构704可包括凸块下金属化层(UBM)。介电材料可形成在钝化层702和导电互连结构704上方，其中介电材料被图案化以形成图案化介电层706。图案化介电层706在铜镶嵌工艺中限定铜通孔/特征的位置。图案化介电层706可暴露导电互连结构704的顶表面。在图7A-7E中，扩散阻挡层和/或衬底层(未示出)可对图案化介电层706形成衬底。
在图7A中，铜晶种层710沉积在衬底700上方。铜晶种层710被理想地保形沉积，其沿着图案化介电层706的侧壁和表面并在凹部712的底部处以足够厚的均匀性遵循表面形貌。换言之，铜晶种层710沉积在凹部712外的场区域中和凹部712中，以足够厚度均匀性覆盖暴露界面，以允许在各个暴露表面上进行电镀。铜晶种层710沿着图案化介电层706并在凹部712中的导电互连结构704的顶表面上是保形的且连续。凹部712可由图案化介电层706限定。凹部712形成在导电互连结构704上方。在一些实现方案中，凹部712可具有高深宽比(深度比宽部的深宽比)。在一些实现方案中，每一凹部712的深宽比可等于或大于约3:1、等于或大于约4:1、等于或大于约5:1、等于或大于约8:1、等于或大于约10:1、等于或大于约15:1、等于或大于约20:1、或等于或大于约30:1。
在图7B中，凹部712部分地填充有铜以形成镀铜特征720。镀铜特征720中的铜为非纳米双晶铜。铜通过电镀而沉积于每一凹部712中的铜晶种层710上方。衬底700可以在电镀室中与铜电镀溶液接触，且衬底700可被阴极偏置以在铜晶种层710上电镀铜。铜电镀溶液可包括有机添加剂，例如加速剂，以促进凹部712自下而上的无空洞填充。凹部712被部分填充，使得镀铜特征720未到达图案化介电层706的顶表面。
在图7C中，将凹部712中的镀铜特征720暴露于表面处理730。表面处理730可将污染物和杂质(例如加速剂)从镀铜特征720的顶表面去除或使其失去活性。表面处理730可细化镀铜特征720的晶粒结构，以促进纳米双晶生长。在一些实现方案中，表面处理730包括过氧化物、硫酸、溶解臭氧或其组合的水溶液。在一些实现方案中，表面处理730包括含有电镀整平化合物的溶液。在一些实现方案中，化学试剂包括在溶液中稳定的化合物，该溶液含有维持氧化铜离子溶解度的强氧化剂。这些包括但不限于具有铜的可溶性阴离子的酸(例如，硫酸、磷酸或盐酸)，和在较高pH溶液中的铜离子络合剂(例如，EDTA、甘氨酸、柠檬酸盐、乙二胺)。这些一般不应包括可能与铜表面强反应的物质(例如，有机巯基化合物、BTA)。在一些实现方案中，表面处理730包括氧等离子体。在一些实现方案中，表面处理730包括臭氧。在一些实现方案中，表面处理730包括将镀铜特征720暴露于热形成气体。在一些实现方案中，表面处理730可包括同时或按顺序将镀铜特征暴露于不同溶液。
在图7D中，将纳米双晶铜740电镀在镀铜特征720上。纳米双晶铜740填充凹部712。在一些实现方案中，纳米双晶铜740被镀覆在凹部712外的场区域中，导致铜覆盖层。衬底700可在电镀室中与纳米双晶铜电镀溶液接触，且衬底700可被阴极偏置以在镀铜特征720上电镀纳米双晶铜740。纳米双晶铜电镀溶液不含或基本上不含加速剂。纳米双晶铜740在不导致空洞/接缝的条件下电镀。此外，纳米双晶铜740中的过渡区域被最小化，其中过渡区域的平均厚度小于约0.5μm。
在图7E中，对纳米双晶铜740进行热退火750。热退火750可在介于约150℃与约400℃之间或介于约250℃与约350℃的温度下加热纳米双晶铜740。热退火750可进一步减小纳米双晶铜740中过渡区域的尺寸。在一些实现方案中，纳米双晶铜740可在热退火750之前被平坦化。在平坦化之后可暴露图案化介电层706的顶表面。在一些实现方案中，热退火750可应用于混合接合或直接接合互连应用。
图7A-7E中的工艺流程可产生半导体设备70的镶嵌结构760。镶嵌结构760也可称为半导体设备70的导电互连结构。如图7E所示，半导体设备70包括衬底700以及在衬底700上方的图案化介电层706。半导体设备70还包括在衬底70上方且至少形成于图案化介电层760中的镶嵌结构760，其中镶嵌结构760包括镀铜特征720和镀铜特征720上方的纳米双晶铜740。镀铜特征720为非纳米双晶铜且占据镶嵌结构760的基部。纳米双晶铜740占据镶嵌结构760的上部。镀铜特征720至少部分地形成于图案化介电层706中。在一些实现方案中，纳米双晶铜740占据镶嵌结构760的30％体积或更少、镶嵌结构760的20％体积或更少、镶嵌结构760的15％体积或更少。在一些实现方案中，镀铜特征720部分填充或完全填充图案化介电层706的凹部712。
镀铜特征720可包括随机取向的铜晶粒，而纳米双晶铜740包括多个纳米双晶。镀铜特征720和纳米双晶铜740形成混合晶体结构或合成晶体结构。相较于镀铜特征720，纳米双晶铜740可展现较强的机械性能和较小的膜应力。
图8显示了根据一些实现方案将过渡区域减至最小的纳米双晶铜特征的横截面SEM图像。在用食人鱼蚀刻溶液处理非纳米双晶铜的顶表面之后，在非纳米双晶铜上生长纳米双晶铜特征。在非纳米双晶铜上使用食人鱼蚀刻溶液进行表面处理以在纳米双晶铜特征中产生高度柱状的晶粒和高密度纳米双晶。此外，纳米双晶铜特征中的过渡区域被最小化，使得过渡区域的尺寸可忽略不计。
如上文所讨论的，铜电镀可以纳米双晶铜镀覆在非纳米双晶铜上的两步方式进行。非纳米双晶铜可部分或完全填充凹入特征。在本发明中，铜电镀可替代地以非纳米双晶铜镀覆在纳米双晶铜上的两步方式进行。纳米双晶铜可部分填充凹入特征。镀覆在纳米双晶铜上的非纳米双晶铜可形成导电互连结构，例如二合一铜通孔与RDL结构。
在半导体设备制造中形成导电通孔、线、垫或其他结构通常涉及电镀铜。镀覆导电结构通常是通过图案化光致抗蚀剂进行镀覆。镀覆导电结构的示例包括铜RDL。铜RDL通常由多晶铜组成。当通过图案化光致抗蚀剂镀覆铜RDL时，所得的铜可沉积在介电层(例如聚酰亚胺层)上。镀覆铜与介电层之间的界面可能导致CTE(热膨胀系数)显著不匹配。例如，多晶铜具有约16.3ppm/℃的CTE，而聚酰亚胺具有约35ppm/℃的CTE。镀覆导电结构的热循环因镀覆铜与介电层之间的CTE不匹配而引起应力。这会导致镀覆导电结构失效，例如线路裂损或分层。
纳米双晶铜一般比非纳米双晶铜(例如多晶铜)具有改进的电气和机械性能。具有更佳特性的纳米双晶铜能够抵抗热循环因任何CTE不匹配所引起的应力，从而降低镀覆铜与介电层之间破裂的可能性。在介电层上方镀覆纳米双晶铜而不是非纳米双晶铜以形成导电结构可减少例如破裂之类的故障。
然而，镀覆纳米双晶铜是高度保形的。这部分地是由于纳米双晶铜镀覆溶液不含或基本上不含加速剂造成的。在导电结构(例如RDL)中并入纳米双晶铜可能带来挑战，因为镀覆纳米双晶铜是根据保形填充机制进行的。保形特征填充通常导致接缝或空洞的形成。或者，如果仅部分填充该特征，则导致显著凹陷，其在后续沉积、光刻和/或其他处理步骤中引起形貌问题。
图9A-9B显示在二合一通孔与RDL中沉积纳米双晶铜的各个阶段的横截面示意图。二合一通孔与RDL通常用于异质集成。二合一通孔与RDL通过同时镀覆RDL线和带有下伏通孔的垫来形成。
在图9A中，示出了具有介电层910的示例性衬底900。衬底900可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。在一些实现方案中，介电层910可包括电绝缘材料，例如聚酰亚胺。介电层910可被图案化以限定二合一特征的位置。特别地，介电层910可被图案化以限定凹部或凹入特征940。在一些实现方案中，凹入特征940可以具有倾斜、弯曲或圆形侧壁。光致抗蚀剂形成于介电层910上方，其中光致抗蚀剂被图案化以形成图案化光致抗蚀剂930。图案化光致抗蚀剂930限定空间或开口945，铜沉积穿过开口945以形成二合一通孔与RDL。在一些实现方案中，铜晶种层920沉积在介电层910上方。铜晶种层920沿着凹入特征940的侧壁和底部沉积。铜晶种层920沿着介电层910的表面是连续且保形的。在一些实现方案中，氧化物层和/或阻挡层(未示出)可沉积在介电层910上。
在图9B中，纳米双晶铜950电镀在图案化光致抗蚀剂930所限定的空间或开口945中。纳米双晶铜950电镀在介电层910上方的铜晶种层920上。纳米双晶铜950可形成图案化光致抗蚀剂930所限定的二合一通孔与RDL。衬底900可以在电镀室中与纳米双晶铜电镀溶液接触，且衬底900可被阴极偏置以在铜晶种层920上电镀纳米双晶铜950。纳米双晶铜电镀溶液可不含或基本上不含加速剂。在一些实现方案中，纳米双晶铜电镀液可包含一些有机添加剂，例如抑制剂。纳米双晶铜950保形沉积于凹入特征940中和邻近于凹入特征940的区域中。纳米双晶铜950不是通过自下而上填充来填充凹入特征940，而是部分填充凹入特征940。部分填充的特征导致凹陷(dimple)955，其会驱使后续处理步骤中的形貌变化。凹陷955也可称为凹口(indentation)、碟部(dish)、凹处(depression)、凹坑(divot)、凹痕(dip)、缺口(gap)、凹槽(groove)或凹部(recess)。沉积于凹入特征940中的纳米双晶铜950形成铜通孔。沉积在邻近于凹入特征940且由图案化光致抗蚀剂930所限定的区域中的纳米双晶铜950形成铜RDL。由于纳米双晶铜950为保形镀覆，所以当电镀纳米双晶铜950时，通过二合一通孔与RDL产生形貌结构，从而产生凹入至比铜RDL低的深度的铜通孔。
RDL是将半导体封装的一部分电连接至另一部分的互连件。RDL通常用于扇出和2.5-D或3-D封装。半导体封装的推进需要更多的电互连和通路。为了满足对更多电互连和通路日益增多的需求，多个RDL层通常相互堆叠。多个RDL层涉及多个金属化层和通孔以及多个介电(例如，聚合物)层。金属化层中的一者形成于介电层中的一者上，而介电层中的另一者形成于金属化层上，依此类推。在多层RDL结构中连续堆叠介电层与金属化层会产生形貌不连续。
图10显示了多层通孔与RDL结构的横截面示意图，其具有保形沉积的纳米双晶铜所引起的形貌变化。多层通孔与RDL结构1000包括衬底1010，其可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。在一些实现方案中，衬底1010为硅衬底。金属垫1020可形成在衬底1010上。在一些实现方案中，金属垫1020包括例如铜、铝、钨、金、银或其合金之类的金属。第一介电层1030设置在金属垫1020上方。在一些实现方案中，第一介电层1030包括例如聚酰亚胺(PI)或聚苯并噁唑(PBO)之类的聚合物。可在第一介电层1030中形成第一铜通孔1040以电接触金属垫1020。在一些实现方案中，可使用黄光光刻工艺在第一介电层1030中形成凹部。尽管未示于图10中，扩散阻挡层和/或衬垫层可沉积在第一介电层1030上方。在一些示例中，包括钛、钨、钽或其合金的阻挡金属可形成第一介电层1030的衬垫。在一些实现方案中，铜晶种层(未示出)可沉积在阻挡金属上方。凹部可通过电镀纳米双晶铜来填充。此外，在邻近于凹部的区域中电镀纳米双晶铜。这在第一介电层1030上方形成第一铜RDL 1050，其中第一铜RDL 1050在二合一制造方案中与第一铜通孔1040同时形成。由于纳米双晶铜是在形成第一铜通孔1040与第一铜RDL 1050时保形沉积而成，故可在第一铜通孔1040中形成凹陷。深度变化发生在第一铜通孔1040与第一铜RDL 1050之间。在形成第一铜通孔1040与铜RDL 1050之后，重复该工艺。可去除光致抗蚀剂。可选地，去除任何暴露的阻挡金属和铜晶种层。第二介电层1060设置在第一铜通孔1040与第一铜RDL 1050上方。在一些实现方案中，第二介电层1060包括例如聚酰亚胺或聚苯并噁唑的聚合物。由于第一铜通孔1040的深度变化，相继沉积的层产生形貌变化。因此，第二介电层1060的一部分会是弯曲、圆形、凹陷、倾斜或不平坦的。可以在第二介电层1060中形成第二铜通孔1070以接触第一铜RDL 1050。在一些实现方案中，可使用黄光光刻工艺在第二介质1060中形成凹部。可通过电镀纳米双晶铜来填充凹部。此外，在邻近于凹部的区域中电镀纳米双晶铜。这在第二介电层1060上方形成第二铜RDL 1080，其中第二铜RDL 1080在二合一制造方案中与第二铜通孔1070同时形成。由于纳米双晶铜是在形成第二铜通孔1070与第二铜RDL 1080时保形沉积而成，故可在第二铜通孔1070中形成凹陷。此外，第二介电层1060中的形貌变化会在后续沉积的第二铜RDL 1080中引起形貌不连续。这些形貌不连续性导致后续黄光光刻步骤中的焦深(depth of focus,DOF)问题。这进而导致整个衬底表面上的线尺寸变化和更精细的线缩放的分辨率问题。随着堆叠越来越多的铜RDL，与焦深和缺乏均匀沉积相关的问题增多。此会导致较差的设备可靠性、性能和可能的设备故障。
本公开内容在二合一通孔与RDL结构中提供纳米双晶铜，并减轻形貌的不连续性。通过采用纳米双晶铜，二合一通孔与RDL结构还可减少机械性故障，例如破裂。铜以两步工艺电镀，其在介电层上方沉积纳米双晶铜层。该纳米双晶铜层电镀在衬底的一个或更多凹入特征中以及该一个或更多凹入特征外图案化光致抗蚀剂所限定的区域中。该一个或更多凹入特征外的区域也可称为邻近区域或邻近凹入特征的区域。该纳米双晶铜层部分地填充该一个或更多凹入特征。该纳米双晶铜层在该一个或更多凹入特征外的区域中沉积至铜RDL线的目标厚度。在沉积该纳米双晶铜层之后，在该纳米双晶铜层上方电镀非纳米双晶铜层。该非纳米双晶铜层填充该一个或更多凹入特征以提供具有该纳米双晶铜层的铜通孔。因此，填充的凹入特征是由纳米双晶与非纳米双晶铜形成，其不具有接缝和/或空洞且几乎没有形貌变化。在一些实现方案中，通过沉积该非纳米双晶铜层来形成铜覆盖层。铜覆盖层可代表铜通孔所限定的区域与铜RDL线所限定的区域中的一或两者中的过量非纳米双晶铜。在一些实现方案中，可去除一些或全部铜覆盖层。在一些实现方案中，铜覆盖层可通过化学蚀刻去除。在一些实现方案中，铜覆盖层可通过CMP或电平坦化去除。
图11显示了根据一些实现方案沉积纳米双晶铜通孔与一根或更多纳米双晶铜线的示例性方法的流程图。工艺1100中的操作可以不同顺序和/或以不同、较少或额外操作来执行。工艺1100的方面可参考图12A-12D描述。在一些实现方案中，工艺1100中的操作可在配置成用于电镀的装置中执行。电镀纳米双晶铜和非纳米双晶铜可在同一工具平台或在工具平台的同一模块中进行。电镀装置的示例描述于图13-15中。电镀装置的一示例是由LamResearch Corporation(Fremont,CA)生产并可从其获得的
Figure BDA0004113773110000361
电镀系统。在一些实现方案中，工艺1100的操作可至少部分地根据储存于一个或更多非瞬时计算机可读介质中的软件来实施。
在工艺1100的框1110，在衬底的凹部区域中和衬底的凹部区域外的区域中电镀纳米双晶铜。在一些实现方案中，对于铜通孔与RDL结构，凹部区域可称为“通孔”区域而凹部区域外的区域可称为“线”区域。纳米双晶铜可电镀在衬底的介电层上方。介电层可包括例如聚酰亚胺之类的聚合物。介电层可被图案化成具有一个或更多凹部以至少形成衬底的凹部区域。凹部的示例包括但不限于沟槽、孔、接触孔、开口、通孔、缺口、洞和类似特征。在一些实现方案中，衬底的凹部区域可具有笔直侧壁、正倾斜侧壁或负倾斜侧壁。在一些实现方案中，凹部区域可具有至少约1:1、至少约2:1、至少约3:1、至少约4:1、至少约5:1、至少约8:1、至少约10:1、至少约15:1、至少约20:1、或至少约30:1的深宽比。在一些实现方案中，凹部区域形成穿过介电层的凹部以暴露下伏金属层，例如金属垫。
在一些实现方案中，铜晶种层形成凹部区域和凹部区域外的区域的衬垫。铜晶种层可沿着衬底的介电层表面保形沉积。额外地或可替代地，粘附层、扩散阻挡层、衬垫层和/或其他材料层可形成介电层的表面的衬垫。铜晶种层或其他材料层可形成衬底的凹部区域的侧壁和底部以及衬底的顶表面的衬垫。因此，纳米双晶铜直接电镀在铜晶种层或其他材料层上。
在一些实现方案中，凹部区域外的区域包括图案化光致抗蚀剂层。纳米双晶铜电镀在凹部区域外由图案化光致抗蚀剂层所限定的区域中。换言之，纳米双晶铜通过图案化光致抗蚀剂层而电镀在衬底上。纳米双晶铜可选择性地沉积在铜晶种层上并根据图案化光致抗蚀剂层被图案化。
纳米双晶铜保形沉积于凹部区域中和凹部区域外的区域中。为了电镀纳米双晶铜，使衬底的表面与纳米双晶铜电镀溶液接触，并对衬底施加第一电流以电镀具有多种纳米双晶的铜。第一电流可包括在恒定电流与无电流之间交替的脉冲电流波形。脉冲电流波形促进(111)取向的结晶铜晶粒和纳米双晶的形成。第一电流在对衬底进行阴极偏置时施加，此时使纳米双晶铜电镀溶液接触衬底的表面。脉冲电流波形的方面(例如电流密度、周期持续时间、周期次数、镀覆速率等)描述于上文中，以促进纳米双晶铜中的纳米双晶。在一些实现方案中，第二电流在施加第一电流之后可选地施加至衬底，其中第二电流为恒定电流波形。这可能在纳米双晶铜电镀溶液接触衬底表面时发生。恒定电流波形的方面(例如电流密度)在上文描述，以促进纳米双晶铜的形成。
纳米双晶铜使用纳米双晶铜电镀溶液以根据保形填充机制电镀而成。纳米双晶铜电镀溶液可至少包含铜源和酸。纳米双晶铜电镀溶液可包括一种或更多有机添加剂，例如抑制剂。然而，纳米双晶铜电镀溶液不含或基本上不含加速剂。在一些实现方案中，纳米双晶铜电镀溶液也不含或基本上不含整平剂。纳米双晶铜电镀溶液中的组成在电镀期间促进纳米双晶铜的形成，但可能会将填充机制限制为保形填充机制。纳米双晶铜电镀溶液的方面(例如其组成和流速)在上文描述，以促进纳米双晶铜的形成。
该电镀的纳米双晶铜可在衬底上形成纳米双晶铜层。该纳米双晶铜层可部分填充凹部区域，其中该纳米双晶铜层沿着凹部区域的侧壁和底部沉积。该纳米双晶铜层沉积在凹部区域外由图案化光致抗蚀剂层所限定的区域中。衬底的凹部区域外的这些区域限定线区域。该纳米双晶铜层的厚度可以是凹部区域外的区域中的一根或更多铜线的目标厚度。此外，该纳米双晶铜层的厚度可以是与在铜通孔中达到纳米双晶铜的所期望的组成相关的所期望的厚度。由于该纳米双晶铜层为保形沉积，因此该纳米双晶铜层的厚度在凹部区域中与在凹部区外的区域中可以是相同或基本上相同的。在一些实现方案中，该纳米双晶铜层的厚度等于或小于约10μm、等于或小于约5μm、等于或小于约3μm、或介于约0.5μm与约5μm之间。在二合一铜通孔与RDL结构中，该纳米双晶铜层同时形成部分填充的铜通孔与铜线。
在一些实现方案中，在电镀纳米双晶铜之前，在工艺1100中可选地在电镀装置中提供衬底。电镀装置可包括一个或更多镀覆模块。衬底可提供于镀覆模块中的一者中，该镀覆模块流体连接至可将纳米双晶铜电镀溶液输送至镀覆模块的贮存器。进入衬底可在被提供于电镀装置中之前被处理和图案化。例如，衬底除了其他可能的处理步骤外尤其可经过沉积介电层、图案化介电层以形成凹部区域、沉积铜晶种层、沉积光致抗蚀剂材料、以及图案化光致抗蚀剂材料以形成图案化光致抗蚀剂层的操作。
在一些实现方案中，电镀纳米双晶铜之后，在工艺1100中可选地处理纳米双晶铜。在一些实现方案中，纳米双晶铜可通过湿式或干式处理以去除污染物或杂质。
在图12A中，示出了用于二合一制造中的示例性衬底1200。衬底1200可以是半导体晶片、构建在半导体晶片上或半导体晶片的一部分。在一些实现方案中，衬底1200为硅衬底。衬底1200包括介电层1210，其可包括例如聚酰亚胺之类的电绝缘材料。介电层1210可被图案化以限定二合一特征的位置。二合一特征可以是二合一通孔与RDL特征。在一些实现方案中，介电层1210可被图案化以限定凹部或凹入特征1240。在一些实现方案中，凹入特征1240可具有笔直、倾斜、弯曲或圆形侧壁。铜晶种层1220可沉积在介电层1210上方。铜晶种层1220可沿着凹入特征1240的侧壁和底部沉积。铜晶种层1220可沿着介电层1210的顶表面沉积。铜晶种层1220沿着介电层1210的表面是连续且保形的。在一些实现方案中，氧化物层和/或阻挡层(未示出)可沉积在介电层1210上。也在介电层1210上方形成光致抗蚀剂，其中光致抗蚀剂被图案化以形成图案化光致抗蚀剂1230。图案化光致抗蚀剂1230形成于凹入特征1240外的区域中的铜晶种层1210上方。图案化光致抗蚀剂1230限定空间或开口1245，铜沉积穿过开口1245以形成二合一通孔与RDL。
在图12B中，纳米双晶铜1250沉积在凹入特征1240中的铜晶种层1220上以部分填充凹入特征1240，且纳米双晶铜1260沉积在凹入特征1240外由图案化光致抗蚀剂1230所限定的区域中。凹入特征1240中的纳米双晶铜1250和凹入特征1240外的区域中的纳米双晶铜1260通过电镀同时沉积。凹入特征1240中的纳米双晶铜1250可代表部分制成的铜通孔，而凹入特征1240外的区域中的纳米双晶铜1260可代表一根或更多铜RDL线。如图12B所示，使凹入特征1240外的区域中的纳米双晶铜1260沉积至目标厚度1265。在一些实现方案中，目标厚度1265可介于约0.5μm与约5μm之间。目标厚度1265可代表该一根或更多铜RDL线的所期望的厚度。纳米双晶铜1250、1260通过电镀保形沉积而成，其中衬底1200在电镀室中与纳米双晶铜电镀溶液接触，并可施加脉冲电流波形至衬底1200以电镀具有多种纳米双晶的铜。纳米双晶铜电镀溶液不含或基本上不含加速剂。在一些实现方案中，纳米双晶铜电镀溶液中仅有的有机添加剂可以是抑制剂。这促进用于沉积纳米双晶铜1250、1260的保形填充机制。
返回图11，在工艺1100的框1120，在纳米双晶铜上电镀非纳米双晶铜以至少填充凹部区域。填充的凹部区域限定铜通孔。这也可称为“纳米双晶铜通孔”。凹部区域外的镀覆区域限定一根或更多铜线。这也可称为“一根或更多纳米双晶铜线”或“一根或更多纳米双晶铜RDL线”。在一些实现方案中，非纳米双晶铜包括多晶铜。在沉积纳米双晶铜之后，非纳米双晶铜填充凹部区域中所留下的任何凹陷、凹口、洞、沟槽或缺口。非纳米双晶铜的沉积可根据自下而上的填充机制来进行。这促进在凹部区域中形成铜通孔且不具接缝和/或空洞。然而，应理解，非纳米双晶铜的沉积可根据其他填充机制来进行。非纳米双晶铜可填充超过凹部区域的高度。
在一些实现方案中，将非纳米双晶铜电镀在衬底的凹部区域外的区域中。可在凹部区域外的区域中的该纳米双晶铜层上沉积非纳米双晶铜层，以限定铜覆盖层或铜覆盖层的至少一部分。铜覆盖层可表示凹部区域的过度填充所形成的铜。过度填充凹部区域的非纳米双晶铜形成铜覆盖层。除了填充纳米双晶铜所形成的凹部之外，非纳米双晶还可在纳米双晶铜的表面上方横向扩展。因此，铜覆盖层可由沉积超过凹部区域外的区域中由纳米双晶铜顶表面所限定的深度的非纳米双晶铜组成。在一些实现方案中，铜覆盖层的厚度可等于或小于约5μm、等于或小于约3μm、或介于约0.1μm与约3μm之间。非纳米双晶铜可毯式覆盖纳米双晶铜并形成铜覆盖层。用非纳米双晶铜填充凹部区域可能会在铜通孔中导致不希望的形貌变化。形成铜覆盖层接着去除铜覆盖层可确保增加平坦度并减少形貌变化。
为了电镀非纳米双晶铜，衬底的表面与铜电镀溶液接触，且衬底被阴极偏置以填充凹部区域。铜电镀溶液可在衬底被阴极偏置时同时接触纳米双晶铜的暴露表面。铜电镀溶液至少包含铜源、酸和一种或更多有机添加剂以促进纳米双晶铜通孔的填充。铜电镀溶液可以包含至少一种或更多加速剂。在本公开内容中，“纳米双晶铜通孔”或“铜通孔”构成纳米双晶铜与非纳米双晶铜的组合。铜通孔可包括沉积在纳米双晶铜层上的非纳米双晶铜层，例如多晶铜。纳米双晶铜可构成铜通孔的至少20％体积、至少30％体积、或至少40％体积。铜通孔中纳米双晶铜的体积百分比至少部分取决于铜线的尺寸和目标厚度，其将于下文更详细地讨论。
框1120的电镀非纳米双晶铜可在与框1110的电镀纳米双晶铜相同的电镀装置中发生。在一些实现方案中，电镀装置可以包括一个或更多镀覆模块，其中该一个或更多镀覆模块中的每一者流体连接至可输送不同电镀溶液至电镀装置的两个或更多溶液贮存器或源。溶液贮存器或源中的一者可提供纳米双晶铜电镀溶液。溶液贮存器或源中的另一者可提供非纳米双晶铜电镀溶液(即铜电镀溶液)。在一些实现方案中，电镀装置可配置成对单个镀覆模块提供不同电镀溶液，电镀溶液在其中被交换，但应理解，在其他实现方案中，电镀装置可配置成对不同镀覆模块提供电镀溶液。因此，一个镀覆模块可配置成执行框1110的纳米双晶镀覆(例如，保形镀覆)，而另一镀覆模块可配置成执行框1120的标准铜镀覆(例如，填充)。
在一些实现方案中，可在操作之间不引入真空终端的情况下执行电镀纳米双晶铜和电镀非纳米双晶铜。在直接工艺流程中，镀覆模块执行纳米双晶镀覆并将衬底传送至另一镀覆模块以在同一电镀工具或装置中执行标准铜镀覆。此可在单轮次(pass)中发生。在顺序工艺流程中，镀覆模块执行纳米双晶镀覆，并通过传送站、盒或旋转清洗干燥站将衬底传送至另一模块以执行标准铜镀覆。传送可发生在同一电镀工具内或不同电镀工具之间。
在图12C中，凹入特征1240填充有非纳米双晶铜1270。非纳米双晶铜1270通过电镀沉积在纳米双晶铜1250上。衬底1200在电镀室中与电镀铜溶液接触，且衬底1200可被阴极偏置以在纳米双晶铜1250上电镀非纳米双晶铜1270。铜电镀溶液包含有机添加剂，例如加速剂，其可促进凹入特征1240中的自下而上填充。凹入特征1240被填充且不具有接缝或空洞。非纳米双晶铜1270填充凹入特征1240达到至少目标厚度1265所限定的深度。如图12C所示，非纳米双晶铜1270填充超过目标厚度1265所限定的深度以形成铜覆盖层1280。因此，铜覆盖层1280沉积在凹入特征1240外的区域中的纳米双晶铜1260上。铜覆盖层1280可毯式覆盖凹入特征1240中的纳米双晶铜1250和凹入特征1240外的区域中的纳米双晶铜1260。
返回图11，在工艺1100的框1130，可选地去除至少衬底凹部区域外的区域中的全部或部分铜覆盖层。当在凹部区域外的区域中的纳米双晶铜上方形成铜覆盖层时，去除至少一些铜覆盖层。去除至少一些铜覆盖层可使铜通孔与该一根或更多铜线的表面平坦化，因而降低铜通孔与该一根或更多铜线的表面上的不均匀性。去除一些或全部铜覆盖层也可实现铜通孔与该一根或更多铜线中所期望的量的纳米双晶铜。在一些实现方案中，至少大部分的铜覆盖层被去除，使得该一根或更多铜线由至少50％体积的纳米双晶铜、至少75％体积的纳米双晶铜、或至少90％体积的纳米双晶铜所组成。如本文所使用的，要去除的铜覆盖层的“大部分”可构成铜覆盖层的至少50％体积。一般而言，希望尽可能地多去除铜覆盖层以将铜线中的纳米双晶铜的量最大化。然而，在一些示例中，可能需要将产量优化而仅去除一小部分铜覆盖层，其中要去除的铜覆盖层的“一小部分”可能构成小于铜覆盖层的50％体积。在一些实例中，为了进一步将产量优化，则未去除铜线中的铜覆盖层。
去除足够量的铜覆盖层以达到该一根或更多铜线的目标厚度。在一些实现方案中，去除所有的铜覆盖层，使得目标厚度为凹部区域外的区域中的纳米双晶铜厚度。凹部区域外的区域中的纳米双晶铜限定该一根或更多铜线，而凹部区域中的非纳米双晶铜与纳米双晶铜限定铜通孔。在其他一些实现方案中，去除一些铜覆盖层，使得凹部区域外的区域中任何剩余的非纳米双晶铜与纳米双晶铜限定该一根或更多铜线，而凹部区域中任何剩余的非纳米双晶铜与纳米双晶铜限定铜通孔。在这样的示例中，目标厚度为部分去除铜覆盖层后的凹部区域外的区域中的纳米双晶铜与非纳米双晶铜的总厚度。目标厚度可小于图案化光致抗蚀剂层的高度。
在一些实现方案中，铜覆盖层的去除可通过化学蚀刻、电平坦化或化学机械平坦化(CMP)来完成。例如，一些或全部铜覆盖层可通过化学蚀刻来去除。化学蚀刻可消除或以其他方式减少表面形貌并产生平坦表面。化学蚀刻可以是各向同性化学蚀刻。在一些实现方案中，化学蚀刻对铜具有选择性。这样，化学蚀刻相对于周围材料选择性地去除部分或全部铜覆盖层。在一些实现方案中，化学蚀刻使用至少包括氧化剂的蚀刻溶液。蚀刻溶液中的氧化剂用于至少将铜转化为氧化铜。氧化剂的示例包括过氧化物(例如过氧化氢)、过硫酸盐、臭氧和/或高锰酸盐的稀释水溶液。在一些实现方案中，将氧化铜暴露于氧化物蚀刻剂以去除氧化铜。氧化物蚀刻剂的示例包括但不限于稀释的酸、甘氨酸和各种铜络合剂。合适的络合剂可包括乙二胺四乙酸(EDTA)、柠檬酸及其盐、以及马来酸及其盐。氧化剂和氧化物蚀刻剂可以是同一溶液的一部分。或者，氧化剂和氧化物蚀刻剂可以是分开的溶液。在一些实现方案中，化学蚀刻使用直接蚀刻铜而不形成氧化铜的蚀刻溶液。这样的蚀刻溶液可以是相对高pH的溶液，例如四甲基氢氧化铵、乙醇胺、氢氧化铵和类似物的溶液。在具有氧化剂或不具氧化剂的蚀刻溶液中，可并入侵蚀抑制剂和/或界面活性剂以调整蚀刻速率。在一些其他实现方案中，化学蚀刻使用氧化气体以至少将铜转化为氧化铜。暴露于氧化气体之后可暴露于氧化物蚀刻剂的水溶液以去除氧化铜。化学蚀刻并未使铜表面显著地粗糙化，否则会在后续处理操作期间产生足够深到留有湿气穴的凹坑或洞。化学蚀刻的方面描述于Mayer等人的、名称为“FABRICATION OF SEMICONDUCTOR INTERCONNECT STRUCTURE”的美国专利No.7,972,970，其整体内容通过引用并入本文且用于所有目的。
替代地，可通过电平坦化去除一些或全部铜覆盖层。电平坦化可描述电蚀刻和电抛光的工艺。电平坦化可与术语“电化学回蚀”、“电蚀刻”、“电抛光”、“电化学金属去除”和“电化学金属溶解”互换使用。电平坦化一般涉及使具有暴露铜层的衬底的工作表面与电解液接触，并对衬底进行阳极偏置，从而使铜电化学溶解于电解液中。可替代地，可通过CMP去除一些或全部铜覆盖层。与固体抛光仪器物理接触的机械垫和/或研磨浆可用于CMP，以去除铜并改善均匀性。
应用于铜覆盖层的前述技术可用于使该一根或更多铜线的顶表面平滑。否则，这将导致后续处理步骤中的形貌问题。在一些实现方案中，化学各向同性蚀刻可使该一根或更多铜线平滑并充当“增亮剂”而无须求助更昂贵的CMP步骤。
在图12D中，去除铜覆盖层1280。铜覆盖层1280可使用任何合适的去除技术去除，该去除技术例如CMP、电平坦化或化学蚀刻。例如，铜覆盖层1280可通过选择性各向同性化学蚀刻来去除。如图12D所示，去除铜覆盖层1280至目标厚度1265。这样，非纳米双晶铜1270形成于凹入特征1240中的纳米双晶铜1250上方，但未设置于凹入特征1240外的区域中的纳米双晶铜1260上方。铜RDL线可由凹入特征1240外的区域中的纳米双晶铜1260限定，而铜通孔可由凹入特征1240中的纳米双晶铜1250和非纳米双晶铜1270的组合限定。因此，半导体设备可包括具有介电层1210的衬底1200，其中铜通孔形成于介电层1210中，其具有纳米双晶铜层1250与形成于该纳米双晶铜层1250上方的非纳米双晶铜层1270的组合，且其中形成在介电层1210上方的该一或更多铜RDL线是由纳米双晶铜层1260组成或基本上由该纳米双晶铜层1260组成。“基本上”由纳米双晶铜组成可指包含有至少50％体积的纳米双晶铜的铜RDL线。非纳米双晶铜1270填充形成于介电层1210中的凹入特征1240。非纳米双晶铜1270可包括随机取向的铜晶粒，且该纳米双晶铜层1250、1260可包括多种纳米双晶。非纳米双晶铜1270与该纳米双晶铜层1250、1260组合形成混合晶体结构或合成晶体结构。相较于非纳米双晶铜1270，该纳米双晶铜层1250、1260可展现更强的机械性能和更小的膜应力。
返回图11，在一些实现方案中，工艺1100可继续去除图案化光致抗蚀剂层。图案化光致抗蚀剂层可通过剥离来去除。在去除图案化光致抗蚀剂层之后，可去除任何暴露的阻挡金属和/或晶种层。在去除图案化光致抗蚀剂层之后，可处理铜通孔和该一根或更多铜线。在一些实现方案中，铜通孔和该一根或更多铜线可进行热退火。对铜通孔和该一根或更多铜线中的纳米双晶铜进行退火可消除或减小纳米双晶铜中过渡区域的尺寸。在一些实现方案中，退火温度介于约100℃与约400℃之间或介于约150℃与约300℃之间，例如约250℃。退火可进行介于约1分钟与约5小时之间、介于约5分钟与约3小时之间、或介于约10分钟与约2小时之间的持续时间。在一些实现方案中，工艺1100可继续形成多层通孔与RDL结构，如图10中所述。然而，不同于图10，在形成铜通孔与RDL时在纳米双晶铜上添加非纳米双晶铜以降低多层通孔与RDL结构中的形貌变化。铜通孔与RDL中纳米双晶铜的存在降低CTE不匹配所引起的任何影响。
装置
根据本文所述的实现方案，可使用许多装置配置。如本公开内容中所述的电镀操作可在如图13所示的电镀装置的电镀槽中进行。如本公开内容中所述的表面处理操作可在电镀装置的电镀槽、电镀装置的旋转-清洗-干燥室或电镀装置的处理室中进行。应理解，电镀操作和表面处理操作可集成在同一工具平台内，如图14和15所示。
图13根据一些实现方案显示了可在其中进行电镀的电镀槽的示例的示意图。通常，电镀装置包含一个或更多电镀槽，在其中进行衬底(例如，晶片)的处理。在图13中仅显示一个电镀槽以保持清晰。为了使由下往上的(bottom-up)电镀优化，可将添加剂添加至电镀溶液；然而，带有加速剂的电镀溶液可能抑制铜结构中的纳米双晶的生长。
电镀装置1301的实现方案显示于图13中。镀浴1303含有电镀溶液(具有如本文中所述的组成)，其显示于液位1305处。衬底1307被浸泡在电镀溶液中，并且由例如安装于可旋转转轴1311上的“蛤壳式”衬底保持器1309保持，其使得蛤壳式衬底保持器1309能与衬底1307一起旋转。在美国专利No.6,156,167(授予Patton等人)及美国专利No.6,800,187(授予Reid等人)中，详细地描述了具有适合与本发明一起使用的方面的蛤壳式电镀装置的概括说明，其全文通过引用并入以用于全部目的。
阳极1313在镀浴1303内被布置在衬底1307下方，并通过膜1315(优选离子选择性膜)与衬底区分隔开。例如，可使用NafionTM阳离子交换膜(CEM)。阳极膜下面的区域通常被称为“阳极室”。离子选择性阳极膜1315使得在电镀池的阳极区和阴极区之间能离子连通，同时防止在阳极处产生的颗粒进入衬底1307附近位置并污染衬底1307。在电镀过程中重新分配电流流量并由此改善电镀均匀性方面，阳极膜也是有用的。在授权给Reid等人的美国专利No.6,126,798和6,569,299中提供了合适的阳极膜的详细描述，两者的全部内容都通过引用并入本发明并且用于所有目的。例如阳离子交换膜之类的离子交换膜是特别适合于这些应用的。这些膜通常是由离聚物材料制成的，离聚物材料如含有磺酸基的全氟化共聚物(如NafionTM)、磺化聚酰亚胺类、和本领域技术人员公知的适合于阳离子交换的其它材料。选择的合适的NafionTM膜的示例包括可从Dupont de Nemours Co.获得的N324和N424膜。
在镀覆过程中，来自电镀溶液的离子被沉积在衬底1307上。铜离子必须扩散通过扩散边界层并进入TSV孔或其他特征。协助扩散的一种典型的方式是通过由泵1317提供的电镀溶液的对流。另外，可以使用振动搅动或声波搅动构件，也可使用衬底旋转。例如，振动换能器1308可以被附接到蛤壳式衬底保持器1309。
电镀溶液经由泵1317连续被提供到镀浴1303。通常，该电镀溶液向上流动穿过阳极膜1315和扩散板1319至衬底1307的中心，然后沿径向向外并跨过衬底1307。电镀溶液也可以从镀浴1303的侧面被提供至该浴的阳极区域。电镀溶液然后溢出镀浴1303到溢流储液器1321中。电镀溶液然后被过滤(未示出)并且返回到泵1317，从而完成电镀溶液的再循环。在电镀池的某些配置中，不同的电解液通过其中包含阳极的电镀池的部分循环，同时谨慎地使用渗透膜或离子选择性膜防止与主要的电镀溶液混合。
参比电极1331在单独的室1333中位于镀浴1303的外部，该室通过从主镀浴1303溢流而被补充。替代地，在一些实现方案中，参比电极1331尽可能靠近衬底表面定位，并且参比电极室经由毛细管或通过其它方法连接到衬底1307的侧面或在衬底1307的正下方。在一些实现方案中，该电镀装置1301还包括接触感测引线，该接触感测引线连接到该衬底周缘并被配置为感测在衬底1307周缘的铜晶种层的电位，但不携带任何电流到衬底1307。
直流电源1335可以被用于控制流动至衬底1307的电流。电源1335具有通过一个或多个滑环、电刷和触点(未示出)电连接到衬底1307的负输出引线1339。电源1335的正输出引线1341电连接到位于镀浴1303中的阳极1313。电源1335、参比电极1331和接触感测引线(未示出)可以被连接到系统控制器1347，从而使得尤其是能够调节提供给电镀槽的元件的电流和电位。例如，控制器1347可以允许在电位受控和电流受控的状态下电镀。该控制器1347可以包括程序指令，该程序指令指定需要被施加到电镀池的各种元件的电流和电压电平以及需要改变这些电平的时间。当施加正向电流时，电源1335向衬底1307施加偏置以使其相对于阳极1313具有负电位。这导致电流从阳极1313流动至衬底1307，且电化学还原反应(例如Cu2++2e-＝Cu0)发生在衬底表面(阴极)上，从而导致在衬底1307的表面上的导电层(例如铜)的沉积。惰性阳极1314可以被安装在电镀浴1303内的衬底1307下面，并通过膜1315与衬底区分离。
该电镀装置1301还可以包括用于将电镀溶液的温度保持在特定水平的加热器1345。电镀溶液可用于将热传递到镀浴1303中的其它元件。例如，当衬底1307被装入到镀浴1303中时，加热器1345和泵1317可以接通，以使电镀溶液通过电镀装置1301循环，直到在整个电镀装置1301中的温度变得大致均匀为止。在一些实现方案中，加热器1345连接到系统控制器1347。系统控制器1347可以被连接到热电偶以接收在电镀装置1301内的电镀溶液温度的反馈并确定对于额外的加热的需求。
本文所公开的电沉积方法可参照多种电镀工具装置而进行描述，并且可在多种电镀工具装置的背景下使用。根据本文的实现方案而可使用的电镀装置的一示例为LamResearch
Figure BDA0004113773110000461
工具。可在形成较大电镀装置的部件中执行非纳米双晶铜的电镀、纳米双晶铜的电镀、非纳米双晶铜的表面处理以及本文所公开的其他方法。
图14显示了根据一些实现方案用于进行电镀和表面处理的示例性集成式系统的顶部示意图。如图14所示，集成式系统1400可包括多个电镀模块，在本示例中为三个分开的模块1402、1404和1406。每一电镀模块通常包括用于在电镀期间容纳阳极和电镀溶液的槽，以及用于在电镀期间将衬底保持于电镀溶液中并旋转衬底的衬底保持器。在一些实现方案中，电镀模块1402、1404和1406中的一者可配置用于非纳米双晶铜电镀，而电镀模块1402、1404和1406中的另一者可配置用于纳米双晶电镀。电镀系统1400还可包括配置用于各种工艺操作的三个分开模块1412、1414和1416。在一些实现方案中，模块1412、1414和1416中的一或更多者可以是旋转清洗干燥(SRD)模块。SRD模块可配置成执行平坦化工艺，例如化学蚀刻，以用于去除铜覆盖层。在一些实现方案中，模块1412、1414和1416中的一或更多者可以是去除模块，以用于去除铜覆盖层。在一示例中，去除模块可配置成提供一种或更多蚀刻溶液，以用于执行各向同性化学蚀刻以去除铜覆盖层。在另一示例中，去除模块可配置成执行电平坦化工艺，以去除铜覆盖层。在一些实现方案中，模块1412、1414和1416中的一或更多者可以是表面处理模块。表面处理模块可配置成供应氧化剂或其他化学试剂，以用于非纳米双晶铜的表面处理。在一示例中，氧化剂为过氧化物(例如，过氧化氢或高锰酸盐)、硫酸、溶解臭氧或其组合。在另一示例中，化学试剂为含有一种或更多电镀整平化合物的溶液。在另一示例中，氧化剂为氧等离子体。在又一示例中，氧化剂为臭氧。在另一示例中，化学试剂为在高温下提供的形成气体。应理解，在一些实现方案中，旋转清洗干燥模块可配置成供应用于非纳米双晶铜的表面处理的氧化剂或其他化学试剂。
集成式系统1400也可以包括中央电解液浴1424，其配置成容纳用于电镀的电解液。中央电解液浴1424可以是容纳用作电镀模块1402、1404和1406中电解液的化学溶液的槽。集成式系统1400还可以包括投配系统1426，其可储存并输送用于电镀溶液的添加剂。化学稀释模块1422可储存并混合化学品。在一些实现方案中，过滤且泵送单元1428过滤用于中央电解液浴1424的电解质溶液并将其泵送至电镀模块1402、1404和1406。然而，应理解，每一电镀模块1402、1404和1406可包括其各自用于将添加剂添加至电镀溶液中的投配模块、其各自的过滤且泵送单元以及其各自的电解液浴。
在集成式系统1400的一些实现方案中，单个电镀模块1402/1404/1406可配置成执行多个电镀操作和/或表面处理操作。例如，电镀模块1402/1404/1406可流体连接至可将不同溶液注入电镀模块1402/1404/1406的两个或更多溶液贮存器。非纳米双晶铜可使用非纳米双晶铜电镀溶液沉积，表面处理可使用湿式处理溶液(例如食人鱼蚀刻溶液、具电镀整平化合物的溶液等)进行，而纳米双晶铜可使用纳米双晶电镀溶液沉积。各种硬件和工艺在单个电镀模块1402/1404/1406中运行，其中镀覆和/或湿式处理溶液被交换、在操作之间关闭功率等，但在操作之间不改变衬底。
系统控制器1430提供操作集成式系统1400所需的电子和接口控制。系统控制器1430(其可包括一个或更多物理或逻辑控制器)控制集成式系统1400的一些或全部特性。系统控制器1430通常包括一个或更多存储器设备和一个或更多处理器。处理器可包括中央处理单元(CPU)或计算机、模拟和/或数字输入/输出连接、步进电机控制器板和其他类似部件。用于实施本文所述适当控制操作的指令可在处理器上执行。这些指令可储存在与系统控制器1430相关联的存储器设备上，或者其可通过网络来提供。在某些实现方案中，系统控制器1430执行系统控制软件。
集成式系统1400中的系统控制软件可包括指令，其用于控制时序、电解液成分的混合(包括一种或更多电解液成分的浓度)、氧化剂/化学试剂组成、入口压力、镀覆槽压力、镀覆温度、衬底温度、施加至衬底和任何其他电极的电流和电位、衬底位置、衬底旋转、以及集成式系统1400所执行的特定工艺的其他参数。系统控制逻辑也可包括用于在适于沉积纳米双晶铜结构或非纳米双晶铜结构的条件下进行电镀的指令。例如，系统控制逻辑可配置有提供恒定电流波形并利用含加速剂的电解液，以沉积非纳米双晶铜、提供氧化剂或其他化学试剂以处理非纳米双晶铜、以及提供脉冲电流波形并利用不具有加速剂的电解液以沉积纳米双晶铜的指令。系统控制逻辑可配置有以相对低流率将不具有加速剂的电解液提供至衬底以沉积纳米双晶铜的指令。系统控制逻辑可配置有用于提供湿式处理溶液或干式处理气体/等离子体以将污染物从非纳米双晶铜去除或使其失去活性的指令。系统控制逻辑可配置有用于对纳米双晶铜进行退火的指令。系统控制逻辑可配置有用于去除铜覆盖层中过量非纳米双晶铜的指令。系统控制逻辑可以任何合适方式配置。例如，可写入各种工艺工具部件子程序或控制目标，以控制实现各种处理工具工艺所需的处理工具部件的操作。系统控制软件可以任何合适的计算机可读程序语言来进行编码。逻辑也可实现为可程序化逻辑设备(例如FPGA)、ASIC或其他合适载体中的硬件。
在一些实现方案中，系统控制逻辑包括用于控制上述各种参数的输入/输出控制(IOC)排序指令。例如，电镀、表面处理和/或退火工艺的每个阶段可以包括用于由系统控制器1430执行的一个或多个指令。用于设置浸渍工艺阶段的工艺条件的指令可以包括在相应的浸渍配方阶段中。在一些实现方案中，电镀、表面处理、去除覆盖层和/或退火配方阶段可按顺序排列，以使电镀、表面处理、去除覆盖层和/或退火工艺阶段的所有指令与该工艺阶段同时执行。
在一些实现方案中，控制逻辑可以被分成各种部件，例如程序或程序段。用于此目的的逻辑部件的示例包括衬底定位部件、电解液组分控制部件、表面处理组分部件、压力控制部件、加热器控制部件和电位/电流电源控制部件。
在一些实现方案中，可以有与系统控制器1430相关联的用户界面。用户界面可以包括显示屏幕、装置和/或工艺条件的图形软件显示器、和用户输入设备，用户输入设备诸如指针设备、键盘、触摸屏、麦克风等。
在一些实现方案中，由系统控制器1430调整的参数可能涉及工艺的条件。非限制性示例包括镀浴条件(温度、成分和流速)、衬底的位置(旋转速度、线性(竖直)速度、相对于水平面的角度)等。这些参数可以以配方的形式提供给用户，其可以利用该用户界面来输入。
用于监控工艺的信号可以通过系统控制器1430的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制工艺的信号可以通过处理工具的模拟和数字输出连接件输出。可被监控的处理工具传感器的非限制性示例包括质量流量控制器、压力传感器(例如压力计)、热电偶、光学位置传感器等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用以维持工艺条件。
在一些实现方案中，系统控制器1430可配置有用于执行以下操作的程序指令：在电镀室(例如电镀模块1402)中将铜特征电镀于衬底上、将铜特征的表面暴露于氧化剂或其他化学试剂以处理铜特征、以及在纳米双晶电镀室(例如电镀模块1404)中将纳米双晶铜电镀于铜特征上。在一些实现方案中，电镀模块1402、1404中的每一者可流体连接至特定溶液贮存器。铜特征可包括非纳米双晶铜。在一些实现方案中，将铜特征的表面暴露于氧化剂或其他化学试剂发生于电镀模块1402中以作为后处理操作。在一些实现方案中，将铜特征的表面暴露于氧化剂或其他化学试剂发生于电镀模块1404中以作为预处理操作。在一些实现方案中，旋转清洗干燥模块1414配置成容纳氧化剂或其他化学试剂，其中暴露铜特征的表面发生于旋转清洗干燥模块1414中。在一些实现方案中，处理模块1412配置成容纳氧化剂或其他化学试剂，其中暴露铜特征的表面发生于处理模块1412中。在一些实现方案中，在衬底上电镀铜特征、将铜特征的表面暴露于氧化剂或其他化学试剂以处理铜特征、以及在铜特征上电镀纳米双晶铜的每一操作在电镀模块1402中进行，其中电镀模块1402可流体连接至两个或更多溶液贮存器。在操作之间不传送衬底。
在一些实现方案中，系统控制器1430可配置有用于执行以下操作的程序指令：在电镀室(例如电镀模块1402)中将纳米双晶铜电镀于衬底的凹部区域中和衬底的凹部区域外的区域中、在电镀室(例如电镀模块1404)中将非纳米双晶铜电镀于纳米双晶铜上以至少填充凹部区域，其中填充的凹部区域限定铜通孔，而凹部区域外的镀覆区域限定一根或更多铜线。在一些实现方案中，电镀模块1402、1404中的每一者可流体连接至特定的溶液贮存器。在一些实现方案中，可在去除模块1416或旋转清洗干燥模块1414中去除形成铜覆盖层的过量非纳米双晶铜。去除模块1416可配置成容纳蚀刻溶液。在一些实例中，蚀刻溶液可含有氧化剂和/或氧化物蚀刻剂。在一些实现方案中，电镀纳米双晶铜和电镀非纳米双晶铜的每一操作是在电镀模块1402中执行，其中电镀模块1402可流体连接至两个或更多溶液贮存器。在操作之间不传送衬底。
传递工具1440可从衬底盒(例如盒1442或盒1444)中选择衬底。晶舟1442或1444可以是前开式标准晶舟(FOUP)。FOUP为外壳，其设计成将衬底牢固且安全地保持于受控环境中，并允许衬底得以通过配有适当装载端口和机械手搬运系统的工具被移出以进行处理或测量。该传递工具1440可使用真空附接或一些其他附接机构来保持衬底。
该传递工具1440可与衬底搬运站1432、盒1442或1444、传送站1450或对准器1448相接。从传送站1450，传递工具1446可获接衬底。传送站1450可以是传递工具1440和1446可在不通过对准器1448下来回传递衬底的狭槽或位置。然而，在一些实现方案中，为确保在衬底适当地对准于传递工具1446上，以精确输送至电镀模块，该传递工具1446可用对准器1448对准衬底。传递工具1446还可将衬底传送至配置用于各种工艺操作的电镀模块1402、1404或1406中的一者、至表面处理模块1412、1414和1416中的一者、或至去除模块1412、1414和1416中的一者。
在一些实现方式中，控制器(例如系统控制器1430)是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器可以被编程以控制本文公开的任何工艺，包括电镀溶液的输送、电解质溶液的输送、温度设置(例如加热和/或冷却)、压力设置、电流波形设置、流率设置、流体输送设置、位置和操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
从广义上讲，控制器可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到控制器的指令，单独设置(或程序文件)定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在晶片的WLP特征的制造期间完成一个或多个处理步骤。
在一些实现方案中，控制器可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或是晶片厂(fab)主机系统的全部或一部分，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的工艺。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到系统。在一些示例中，控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，控制器可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。
在集成式系统1400的示例性操作中，传递工具1440从盒1442或盒1444中选择衬底。从传送站1450，传递工具1446获接衬底并将衬底传送至处理模块1412。处理模块1412配置成用本公开内容中所述的氧化剂或其他化学试剂处理衬底的表面。传递工具1446可将衬底从处理模块1412传送至电镀模块1402。电镀模块1402可配置成使用纳米双晶铜电镀溶液在衬底上电镀纳米双晶铜。在一些实现方案中，传递工具1446可将衬底从电镀模块1402传送至旋转清洗干燥模块1414。传递工具1446可将衬底传送回到传送站1450，且传递工具1440可接收衬底回到盒1442或盒1444。因此，操作顺序可具有以下特征：FOUP→处理模块→电镀模块(纳米双晶铜)→旋转清洗干燥模块→FOUP。
在另一示例性操作中，传递工具1440从盒1442或盒1444中选择衬底。从传送站1450，传递工具1446获取衬底并将衬底传送至电镀模块1402。电镀模块1402配置成使用铜电镀溶液在衬底上电镀非纳米双晶铜。在一些实现方案中，电镀模块1402可进一步配置成通过将非纳米双晶铜暴露于本公开内容中所述的氧化剂或其他化学试剂以对非纳米双晶铜进行表面后处理。传递工具1446可将衬底从电镀模块1402传送至电镀模块1404。电镀模块1404可配置成使用纳米双晶铜电镀溶液在非纳米双晶铜上电镀纳米双晶铜。在一些实现方案中，电镀模块1404可配置成通过将非纳米双晶铜暴露于本公开内容中所述的氧化剂或其他化学试剂以对非纳米双晶铜进行表面预处理。据此，使用氧化剂或其他化学试剂的表面处理可发生于在电镀模块1402中电镀非纳米双晶铜之后或在电镀模块1404中电镀纳米双晶铜之前。在一些实现方案中，传递工具1446可将衬底从电镀模块1404传送至旋转清洗干燥模块1412。传递工具1446可将衬底传送回到传送站1450，且传递工具1440可接收衬底回到盒1442或盒1444。因此，操作顺序可具有以下特征：FOUP→电镀模块(非纳米双晶铜)→电镀模块(纳米双晶铜)→旋转清洗干燥模块→FOUP。
在又一示例性操作中，传递工具1440从盒1442或盒1444中选择衬底。从传送站1450，传递工具1446获取衬底并将衬底传送至电镀模块1402。电镀模块1402配置成使用铜电镀溶液在衬底上电镀非纳米双晶铜。传递工具1446可将衬底从电镀模块1402传送至旋转清洗干燥模块1414。传递工具1446可将衬底从旋转清洗干燥模块1414传送回到传送站1450。从传送站1450，传递工具1446将衬底传送至处理模块1412。处理模块1412配置成用本公开内容中所述的氧化剂或其他化学试剂以处理非纳米双晶铜。传递工具1446可将衬底从处理模块1412传送至电镀模块1404。电镀模块1404可配置成使用纳米双晶铜电镀溶液在非纳米双晶铜上电镀纳米双晶铜。在一些实现方案中，传递工具1446可将衬底从电镀模块1404传送至旋转清洗干燥模块1412。传递工具1446可将衬底传送回到传送站1450，且传递工具1440可接收衬底回到盒1442或盒1444。因此，操作顺序可具有以下特征：FOUP→电镀模块(非纳米双晶铜)→旋转清洗干燥模块→FOUP→处理模块→电镀模块(纳米双晶铜)→旋转清洗干燥模块→FOUP。在可替代的实现方案中，旋转清洗干燥模块可作为将非纳米双晶铜暴露于氧化剂或其他化学试剂的处理模块。因此，操作顺序可替代地具有以下特征:FOUP→电镀模块(非纳米双晶铜)→旋转清洗干燥模块→电镀模块(纳米双晶铜)→旋转清洗干燥模块→FOUP。
上述示例呈现集成式系统1400可执行非纳米双晶铜与纳米双晶铜的两步镀覆，并对非纳米双晶铜进行表面预处理，而不会在操作之间引入真空中断。
在集成式系统1400的示例性操作中，传递工具1440从盒1442或盒1444中选择衬底。从传送站1450，传递工具1446获取衬底并将衬底传送至可选的处理模块1412。处理模块1412配置成用本公开内容中所述的氧化剂或其他化学试剂以处理衬底的表面。传递工具1446可将衬底从处理模块1412传送至电镀模块1402。电镀模块1402可配置成使用纳米双晶铜电镀溶液在衬底上电镀纳米双晶铜。传递工具1446可将衬底从电镀模块1402传送至电镀模块1404。电镀模块1404可配置成使用铜电镀溶液在纳米双晶铜上电镀非纳米双晶铜。在一些实现方案中，传递工具1446可将衬底从电镀模块1404传送至去除模块1416或旋转清洗干燥模块1414。去除模块1416或旋转清洗干燥模块1414可配置成去除形成铜覆盖层的过量非纳米双晶铜。传递工具1446可将衬底传送回到传送站1450，且传递工具1440可接收衬底回到盒1442或盒1444。因此，操作顺序可具有以下特征：FOUP→处理模块→电镀模块(纳米双晶铜)→电镀模块(非纳米双晶铜)→去除或旋转清洗干燥模块→FOUP。
上述示例呈现集成式系统1400可执行纳米双晶铜与非纳米双晶铜的两步电镀，而不会在操作之间引入真空中断。
集成式装置1500的可替代实施方案示意性地示于图15中。在该实施方案中，装置1500具有成组的电镀槽1507，其每一者含有成对或多“对”(“duet”)配置的含电解液浴。除了电镀本身，装置1500可执行各种其他电镀相关工艺和子步骤，例如用于举例的旋转清洗、旋转干燥、金属和硅湿式蚀刻、无电镀沉积、预湿与预化学处理、还原、退火、光致抗蚀剂剥离、和表面预活化。装置1500在图15中是由上往下示意地呈现，并且在该图中仅露出单个层或“底板”，但是本领域普通技术人员容易理解这样的装置(例如，
Figure BDA0004113773110000541
3D工具)可以具有两个或更多个上下“堆叠”的层，每个层可能具有相同或不同类型的处理站。
再次参考图15，待电镀的衬底1506一般通过前端装载FOUP 1501馈送至装置1500，在此示例中，衬底1506通过前端机械手1502从FOUP被带到装置1500的主衬底处理区，前端机械手1502可取出衬底1506(由主轴1503驱动)并多维度地将其从可访问站(本示例示出两前端可访问站1504和两前端可访问站1508)中的一者移动到另一者。前端可访问站1504和1508可包括例如预处理站、旋转清洗干燥(SRD)站。前端机械手1502的一侧至另一侧的横向移动是利用机械手轨道1502a来完成。每一衬底1506可被由主轴1503驱动的杯状/锥状组件(未示出)所保持，主轴1503连接至马达(未示出)，且马达可附接至安装架1509。在此示例中还示出了四“对”(“duets”)电镀槽1507，总共有八个电镀槽1507。电镀槽1507可用于将铜电镀于凹入特征中。系统控制器(未示出)可耦合至装置1500，以控制装置1500的一些或全部特性。系统控制器可被程序化或以其他方式配置，以根据前文所述的工艺执行指令。
本文所述的装置/方法可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，但不是必然地，这种工具/工艺将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下操作中的一些或所有，每个操作启用多个可行的工具：(1)使用旋涂或喷涂工具在工件(即，晶片)上涂覆光致抗蚀剂；(2)使用热板或加热炉或UV固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或UV或x-射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式工作台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
结论
在以上的描述中，说明了大量的特定细节，以提供对所提出的实现方案的彻底理解。在没有这些特定细节中的一些或者全部的情况下即可实行所公开的实现方案。在其他示例性中，为了不使所公开的实现方案难以理解，常规的处理操作不会有详细描述。虽然所公开的实现方案与特定实现方案一同描述，但应理解，并非试图限制所公开的实现方案。
虽然上述实现方案已为了清楚理解的目的而以一些细节描述，但显然，某些改变和修饰可在所附权利要求的范围内实施。应注意，有许多替代方式执行本发明实现方案的处理、系统、和装置。因此，本发明的实现方案应被视为说明性而非限制性，且这些实现方案并不限于本文所提供的细节。

Claims (20)

1.一种在镀铜特征上沉积纳米双晶铜的方法，其包括：
在衬底的凹入特征中电镀铜以形成镀铜特征；将所述镀铜特征的表面暴露于一种或更多种氧化剂或其他化学试剂以处理所述镀铜特征；以及
在所述镀铜特征上电镀纳米双晶铜。
2.根据权利要求1所述的方法，其中所述纳米双晶铜包括纳米双晶区域，其具有(111)取向的纳米双晶铜晶粒。
3.根据权利要求1所述的方法，其中所述电镀纳米双晶铜包括：
使所述镀铜特征的所述表面与纳米双晶铜电镀溶液接触；以及
在所述镀铜特征与所述纳米双晶铜电镀溶液接触时施加第一电流至所述衬底以电镀具有多种纳米双晶的所述纳米双晶铜，其中所述第一电流包括在恒定电流与无电流之间交替的脉冲电流波形。
4.根据权利要求1所述的方法，其中将所述镀铜特征的所述表面暴露于所述一种或更多种氧化剂或其他化学试剂包括：
将所述镀铜特征的所述表面暴露于包含有过氧化物、硫酸、溶解臭氧或其组合的水溶液的湿式处理溶液或包含有一种或更多种电镀整平化合物的湿式处理溶液。
5.根据权利要求1所述的方法，其中将所述镀铜特征的所述表面暴露于所述一种或更多种氧化剂或其他化学试剂包括：
将所述镀铜特征的所述表面暴露于包含有氧等离子体或臭氧的干式处理。
6.一种装置，其包括：
电镀室，其被配置成容纳铜电镀溶液；
纳米双晶铜电镀室，其被配置成容纳纳米双晶铜电镀溶液；
功率供应源；以及
控制器，其被配置有执行以下操作的程序指令：
在所述电镀室中的衬底上电镀铜特征；
将所述铜特征的表面暴露于一种或更多种氧化剂或其他化学试剂以处理所述铜特征；以及
在所述纳米双晶铜电镀室中于所述铜特征上电镀纳米双晶铜。
7.根据权利要求6所述的装置，其中将所述铜特征的所述表面暴露于所述一种或更多种氧化剂或其他化学试剂发生于所述电镀室中以作为后处理或发生于所述纳米双晶铜电镀室中以作为预处理。
8.根据权利要求6所述的装置，其还包括：
处理室，其被配置成容纳所述一种或更多种氧化剂或其他化学试剂，其中将所述铜特征的所述表面暴露于所述一种或更多种氧化剂或其他化学试剂发生在所述处理室中。
9.根据权利要求6所述的装置，其中所述一种或更多种氧化剂或其他化学试剂包括包含过氧化物、硫酸、溶解臭氧或其组合的水溶液的湿式处理溶液或包含有一种或更多种电镀整平化合物的湿式处理溶液。
10.一种半导体设备，其包括：
衬底；
所述衬底上方的介电层；
形成于所述介电层中的导电互连结构，其中所述导电互连结构包括至少部分形成于所述介电层中的非纳米双晶铜特征以及在所述非纳米双晶铜特征上方的纳米双晶铜特征。
11.根据权利要求10所述的半导体设备，其中所述非纳米双晶铜部分或完全填充所述介电层中的凹部，其中所述非纳米双晶铜特征占据所述导电互连结构的基部，而所述纳米双晶铜特征占据所述导电互连结构的上部。
12.一种形成纳米双晶铜通孔与一根或更多纳米双晶铜线的方法，所述方法包括：
在衬底的凹部区域中与所述衬底的所述凹部区域外的区域中电镀纳米双晶铜；以及
在所述纳米双晶铜上电镀非纳米双晶铜以至少填充所述凹部区域，其中填充的凹部区域限定铜通孔，而其中所述凹部区域外的镀覆区域限定一根或更多铜线。
13.根据权利要求12所述的方法，其中所述凹部区域外的所述等区域包括图案化光致抗蚀剂层，且其中在所述凹部区域外的所述区域中电镀纳米双晶铜包括：在由所述图案化光致抗蚀剂层所限定的区域中电镀纳米双晶铜。
14.根据权利要求12所述的方法，其中在所述纳米双晶铜上电镀非纳米双晶铜包括：在所述凹部区域外的所述区域电镀非纳米双晶铜，其中超过由所述凹部区域外的所述区域中的所述纳米双晶铜的顶表面所限定的深度的电镀非纳米双晶铜系限定铜覆盖层。
15.根据权利要求14所述的方法，其还包括：
去除所述铜覆盖层中的全部或部分，其中所述铜覆盖层中的全部或部分，包括：使所述铜覆盖层与包含有氧化剂的蚀刻溶液接触。
16.根据权利要求12所述的方法，其中电镀纳米双晶铜包括：
使所述衬底的表面与纳米双晶铜电镀溶液接触；以及
当所述衬底的所述表面与所述纳米双晶铜电镀溶液接触时，施加第一电流至所述衬底以电镀具有多种纳米双晶的所述纳米双晶铜。
17.根据权利要求12所述的方法，其中电镀非纳米双晶铜包括：
使所述纳米双晶铜的暴露表面与铜电镀溶液接触，其中所述铜电镀溶液包括至少一种或更多种加速剂；以及
将所述衬底阴极偏置以用非纳米双晶铜至少填充所述凹部区域。
18.一种半导体设备，其包括：
衬底；
在所述衬底上方的介电层；
在所述介电层中形成的铜通孔，其中所述铜通孔包括形成在纳米双晶铜层上方的非纳米双晶铜层；以及
形成于所述介电层上方的一根或更多铜重布层(RDL)线，其中所述一根或更多铜RDL线基本上由纳米双晶铜组成。
19.根据权利要求18所述的半导体设备，其中所述非纳米双晶铜层填充所述介电层中的凹部。
20.根据权利要求18所述的半导体设备，其中所述纳米双晶铜层具有比所述非纳米双晶铜层小的膜应力。
CN202180060502.1A 2020-05-18 2021-05-12 电镀纳米双晶和非纳米双晶铜特征 Pending CN116134182A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063026492P 2020-05-18 2020-05-18
US63/026,492 2020-05-18
US202163201019P 2021-04-08 2021-04-08
US63/201,019 2021-04-08
PCT/US2021/032072 WO2021236398A1 (en) 2020-05-18 2021-05-12 Electroplating nanotwinned and non-nanotwinned copper features

Publications (1)

Publication Number Publication Date
CN116134182A true CN116134182A (zh) 2023-05-16

Family

ID=78707450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180060502.1A Pending CN116134182A (zh) 2020-05-18 2021-05-12 电镀纳米双晶和非纳米双晶铜特征

Country Status (6)

Country Link
US (1) US20230212773A1 (zh)
JP (1) JP2023526385A (zh)
KR (1) KR20230026331A (zh)
CN (1) CN116134182A (zh)
TW (1) TW202229585A (zh)
WO (1) WO2021236398A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973034B2 (en) * 2021-08-25 2024-04-30 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
CN114411233B (zh) * 2022-01-11 2023-05-26 大连理工大学 一种快速制备(100)单晶铜的方法
WO2024008562A1 (en) * 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition
CN218585983U (zh) * 2022-07-28 2023-03-07 日月光半导体制造股份有限公司 半导体封装装置
US20240105760A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Inductive device structure and process method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8525339B2 (en) * 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
KR20140011137A (ko) * 2012-07-17 2014-01-28 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
US20220010446A1 (en) * 2018-10-31 2022-01-13 Lam Research Corporation Electrodeposition of nanotwinned copper structures

Also Published As

Publication number Publication date
KR20230026331A (ko) 2023-02-24
JP2023526385A (ja) 2023-06-21
WO2021236398A1 (en) 2021-11-25
TW202229585A (zh) 2022-08-01
US20230212773A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN105845558B (zh) 穿硅通孔填充工艺
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US20220018036A1 (en) Low temperature direct copper-copper bonding
JP5683698B2 (ja) 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法
US20100206737A1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
TWI810195B (zh) 通遮罩互連線製造中的電氧化金屬移除
US20130249096A1 (en) Through silicon via filling
WO2019079199A1 (en) MULTIBANIC PLACING OF A SINGLE METAL
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
CN114930502A (zh) 通过长脉冲化和斜坡化提高tsv处理窗和填充性能
KR20220030267A (ko) 코발트 텅스텐 막들의 전착 (electrodeposition)
TWI841618B (zh) 奈米雙晶銅結構的電沉積

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination