CN114930502A - 通过长脉冲化和斜坡化提高tsv处理窗和填充性能 - Google Patents

通过长脉冲化和斜坡化提高tsv处理窗和填充性能 Download PDF

Info

Publication number
CN114930502A
CN114930502A CN202180008773.2A CN202180008773A CN114930502A CN 114930502 A CN114930502 A CN 114930502A CN 202180008773 A CN202180008773 A CN 202180008773A CN 114930502 A CN114930502 A CN 114930502A
Authority
CN
China
Prior art keywords
current
substrate
amplitude
electroplating
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180008773.2A
Other languages
English (en)
Inventor
申宰
约瑟夫·理查森
杰雅维尔·维尔姆鲁根
托马斯·阿南德·波努司瓦米
史蒂文·T·迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN114930502A publication Critical patent/CN114930502A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C25D17/08—Supporting racks, i.e. not for suspending
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Glass Compositions (AREA)

Abstract

提供了一种在具有高打开区域部分的衬底上将金属电镀到部分制造的电子器件的特征中的方法。该方法包括用高电流电平下的脉冲启动主体电填充阶段；将电流降低到基线电流水平；并且可选地以一个或多个步骤增加电流直到电镀完成。

Description

通过长脉冲化和斜坡化提高TSV处理窗和填充性能
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
背景技术
穿硅通孔(TSV)是一种完全穿过硅晶片或管芯的竖直电连接。TSV技术可用于创建3D封装和3D集成电路(IC)。它通过内部布线提供竖直对齐的电子设备的互连，从而显著降低多芯片电子电路的复杂性和整体尺寸。
典型的TSV处理包括形成TSV孔并沉积保形扩散阻挡层和导电种子层，然后用金属填充TSV孔。铜通常用作TSV填充中的导电金属，因为它支持复杂集成(例如3D封装和3D集成电路)中的高电流密度，并提高了器件速度。此外，铜具有良好的导热性，并且可以以高纯度状态获得。
TSV孔通常具有高深宽比，这使得将铜无空隙沉积到此类结构中是一项具有挑战性的任务。铜的CVD沉积需要复杂且昂贵的前体，而PVD沉积通常会导致空隙和有限的台阶覆盖率。电镀是将铜沉积到TSV结构中的一种更常见的方法；然而，由于TSV的大尺寸和高深宽比，电镀也带来了一系列挑战。
在典型的TSV电填充处理中，衬底是负电偏置的，并与电镀溶液接触，电镀溶液可以包括作为铜离子源的硫酸铜、用于控制电导率的硫酸和几种称为抑制剂、促进剂和整平剂的有机添加剂。包括在TSV侧壁上沉积大量铜的保形填充会导致接缝空隙。
在此包含的背景和上下文的描述仅针对整体呈现公开内容的上下文的目的而提供。本公开内容的许多呈现发明人的成果，且单纯由于如此成果在背景技术部分中描述或在本文其他位置呈现为上下文并不表示将认为其是现有技术。
发明内容
本文公开了使用具有脉冲的电流波形电镀金属的方法和系统。在本文所公开的实施方案的一个方面中，公开了一种电镀金属的方法，该方法包括：使衬底与具有金属离子的电镀溶液接触，其中所述衬底具有在所述衬底的面上提供至少约0-9％的打开区域的特征；向接触所述电镀溶液的所述衬底施加电填充电流波形，其中所述电填充电流波形包括(i)脉冲，该脉冲幅值为基线电流幅值的至少约2倍，持续约10秒至约200秒的持续时间，以及(ii)基本上恒定的电流阶跃，其平均具有所述基线电流的幅值，其中，所述基本上恒定的电流阶跃跟随所述脉冲；以及用所述金属填充所述特征的至少一部分。
在一些实现方案中，所述电填充电流波形的所述脉冲可以包括增加施加到所述衬底的所述电流的幅值的初始阶跃变化，随后是减小施加到所述衬底的所述电流的幅值的斜坡。在一些实现方案中，所述斜坡的持续时间可以至少为10秒。在一些实现方案中，所述斜坡可以是所述脉冲电流的幅值与所述基线电流的幅值之间的线性变化。在一些实现方案中，所述电填充电流波形还可以包括(iii)第二基本恒定的电流阶跃，其具有平均大于所述基线电流的所述幅值的幅值。在一些实现方案中，所述电填充电流波形还可以包括(iv)一个或多个附加的基本恒定的电流阶跃，每个电流阶跃平均可以具有大于所述基线电流的所述幅值的幅值。在一些实现方案中，所述电填充电流波形还可以包括在所述脉冲之前的诱发阶段(induction phase)，其中在所述诱发阶段期间没有电流可以施加到所述衬底，或者可以将诱发阶段电流施加到所述衬底，其中所述诱发阶段电流的平均幅值可以介于约30mA和200mA之间。在一些实现方案中，当将所述基线电流施加到所述衬底上时，所述基线电流在所述衬底上产生介于约0.01和10mA/cm2之间的电流密度。在一些实现方案中，所述衬底可以是半导体晶片，所述半导体晶片具有至少部分地制造在其上的集成电路。
在一些实现方案中，所述衬底可以是300mm的半导体晶片。在一些实现方案中，所述衬底上的所述特征可以是穿硅通孔。在一些实现方案中，所述穿硅通孔在所述衬底面上具有平均至少约0.1微米的开口宽度或直径。在一些实现方案中，所述穿硅通孔具有平均至少约10微米的深度。在一些实现方案中，所述穿硅通孔具有平均约4或更大的深宽比。在一些实现方案中，所述金属可以是铜。在一些实现方案中，所述电镀溶液包含铜离子源。在一些实现方案中，所述电镀溶液不包含亚铜离子源。在一些实现方案中，所述电镀溶液具有约0至1的pH。在一些实现方案中，所述电镀溶液包含促进剂和抑制剂。在一些实现方案中，所述促进剂可以是SPS。在一些实现方案中，所述电填充电流波形从所述脉冲到所述基线电流的变化基本上可以是即时的。
在本文公开的实施方案的另一方面，一种电镀金属的方法包括：使衬底与具有金属离子的电镀溶液接触，其中所述衬底具有特征；向接触所述电镀溶液的所述衬底施加电填充电流波形，其中所述电填充电流波形包括(i)脉冲，该脉冲幅值为基线电流幅值的至少约2倍，持续约10秒至约200秒的持续时间，以及(ii)基本上恒定的电流阶跃，其平均具有所述基线电流的幅值，其中，所述基本上恒定的电流阶跃跟随所述脉冲；以及用所述金属填充所述特征的至少一部分。
在本文公开的实施方案的另一方面，公开了一种电镀系统，该系统包括：电镀槽，其被配置为包含阳极和具有金属离子的电镀溶液；晶片保持器，其被配置为支撑在所述电镀槽内的衬底；以及一个或多个控制器，其被配置为导致：使所述衬底与具有金属离子的所述电镀溶液接触，其中所述衬底具有特征；向接触所述电镀溶液的所述衬底施加电填充电流波形，其中所述电填充电流波形包括(i)脉冲，该脉冲幅值为基线电流幅值的至少约2倍，持续约10秒至约200秒的持续时间，以及(ii)基本上恒定的电流阶跃，其平均具有所述基线电流的幅值，其中，所述基本上恒定的电流阶跃跟随所述脉冲；以及用所述金属填充所述特征的至少一部分。
在一些实现方案中，所述电填充电流波形的所述脉冲可以包括增加施加到所述衬底的所述电流的幅值的初始阶跃变化，随后是减小施加到所述衬底的所述电流的幅值的斜坡。在一些实现方案中，所述斜坡的持续时间至少可以为10秒。在一些实现方案中，所述斜坡可以是所述脉冲电流的幅值与所述基线电流的幅值之间的线性变化。在一些实现方案中，所述电填充电流波形还可以包括(iii)第二基本恒定的电流阶跃，其可以具有平均大于所述基线电流的所述幅值的幅值。在一些实现方案中，所述电填充电流波形还可以包括(iv)一个或多个附加的基本恒定的电流阶跃，每个电流阶跃可以具有平均大于所述基线电流的所述幅值的幅值。在一些实现方案中，所述电填充电流波形还可以包括在所述脉冲之前的诱发阶段，其中在所述诱发阶段期间没有电流可以施加到所述衬底，或者可以将诱发阶段电流施加到所述衬底，其中所述诱发阶段电流的平均幅值介于约30mA和200mA之间。在一些实现方案中，当将所述基线电流施加到所述衬底上时，所述基线电流在所述衬底上产生介于约0.01和10mA/cm2之间的电流密度。在一些实现方案中，所述衬底可以是半导体晶片，所述半导体晶片具有至少部分地制造在其上的集成电路。
在一些实现方案中，所述衬底可以是300mm半导体晶片。在一些实现方案中，所述衬底上的所述特征是穿硅通孔。在一些实现方案中，所述穿硅通孔在所述衬底面上具有平均至少约0.1微米的开口宽度或直径。在一些实现方案中，所述穿硅通孔具有平均至少约10微米的深度。在一些实现方案中，所述穿硅通孔具有平均约4或更大的深宽比。在一些实现方案中，所述金属可以是铜。在一些实现方案中，所述电镀溶液包含铜离子源。在一些实现方案中，所述电镀溶液不包含亚铜离子源。在一些实现方案中，所述电镀溶液具有约0至1的pH。在一些实现方案中，所述电镀溶液包含促进剂和抑制剂。在一些实现方案中，所述促进剂可以是SPS。在一些实现方案中，所述电填充电流波形从所述脉冲到所述基线电流的变化基本上可以是即时的。
所公开的实施方案的这些及其他特征将于下参考相关附图来详细描述。
附图说明
图1呈现了填充衬底的凹陷特征的图示。
图2呈现了在不同电流电平下可能出现的空隙的图示。
图3呈现了一个示例实施方案的操作流程图。
图4A和4B呈现了根据各种实施方案的电流和电压波形的示例。
图4C呈现了各种电流波形的凸块高度的图示。
图5呈现了空隙和无空隙填充的示例电流波形。
图6呈现了不同打开区域的填充特征的图示。
图7呈现了基于本文讨论的各种实施方案的填充特征的图示。
图8-11是用于执行根据所公开的实施方案的方法的处理室的示例的示意图。
具体实施方式
引言
本文提供了用于减少电镀特征(例如穿硅通孔(TSV)或晶片级封装(WLP))中的空隙的技术。TSV是用于完全穿过半导体工件(例如硅晶片或管芯)的电连接的通孔。在本公开内容中，使用各种术语来描述半导体工件。例如，“晶片”和“衬底”可以互换使用。典型的TSV处理包括在衬底上形成TSV孔并沉积保形扩散阻挡层和导电种子层，然后用金属填充TSV孔。TSV孔通常具有高深宽比，这使得将铜无空隙沉积到此类结构中是一项具有挑战性的任务。TSV通常具有4:1或更大的深宽比，例如10:1或更大，甚至20:1或更大(例如，达到约30:1)，开口处的宽度为约0.1μm或更大，例如约5μm或更大，以及深度为约5μm或更大，例如约50μm或更大，和约100μm或更大。TSV的示例包括5×50μm和10×100μm特征。这种大的凹陷特征当涂有酸敏感种子层时特别难以使用常规技术填充。铜的化学气相沉积(CVD)需要复杂且昂贵的前体，而物理气相沉积(PVD)通常会导致空隙和有限的台阶覆盖率。通过电化学反应将金属沉积或电镀到导电表面上的处理通常称为电镀、镀覆或电填充。电镀是将铜沉积到TSV结构中的一种更常见的方法；然而，由于TSV的大尺寸和高深宽比，电镀也带来了一系列挑战。
图1示出了当具有凹陷特征或通孔103的衬底100接触电镀溶液120时电镀溶液组分的分布。示出了衬底100的横截面示意图。衬底100包括成层的硅101和蚀刻到硅101中的通孔103。在一些实施方案中，电介质衬里(未示出)可以沉积在硅101上。诸如Ti/TiN、Ta/TaN或W/WN双层之类的扩散阻挡层105位于电介质层上。种子层107(例如钴、铜或镍种子层)位于阻挡层105的顶部，并且暴露于电镀溶液120。在一些实施方案中，保形膜堆叠件可以存在于衬底上。电镀溶液120含有金属盐、酸以及例如促进剂和抑制剂之类的添加剂。如图1所示，在典型的TSV电填充处理中，衬底100被负电偏置并与镀浴中的电镀溶液120接触，电镀溶液120通常包括：金属盐，例如作为铜离子来源的硫酸铜或甲磺酸铜；酸，例如用于控制电导率的硫酸或甲磺酸；以及添加剂，例如氯离子和各种功能类别的有机添加剂，其称为抑制剂、促进剂和整平剂。
镶嵌处理是一种在集成电路上形成金属线的方法。TSV有时与镶嵌处理结合使用，通过内部布线提供竖直对齐的电子设备的互连，从而创建3D封装和3D集成电路。这样的3D封装和3D集成电路可以显著降低多芯片电子电路的复杂性和整体尺寸。在镶嵌处理期间或在TSV中形成的集成电路表面上的导电路径通常用铜填充。
所公开的方法和设备可用于电镀各种凹陷特征，但特别有利于填充具有大打开区域的TSV衬底，该打开区域是TSV占据的衬底平坦几何表面积的一部分。
在电填充特征时，期望避免出现空隙。在电填充期间避免空隙的一种方法是限制施加的电流。已发现将电流限制在经验确定的阈值以下可减少空隙。然而，减小所施加的电流可能不会去除具有如本文所述的高打开区域的晶片的空隙。图2显示了四个不同的特征200a-d，每个特征都有一个空隙202a-d，其中所施加的电流从200a-200d增加。在高电流下，例如特征200c和200d，存在空隙。通常，降低电流会导致在较高位置形成空隙，如空隙202c和202d所示。然而，降低电流并没有去除空隙，并且对于足够低的电流，空隙也在较低位置形成，如空隙202b所示。在足够低的电流下，例如在特征200a中看到的，出现接缝空隙，而不是在特征200b-d中看到的袋状空隙。增加来自特征200a的电流会导致在特征200b中看到的口袋空隙。因此，似乎不存在使电镀不包含空隙的电流。
发明人发现减少高打开区域晶片的空隙的解决方案是用高电流脉冲开始主体电填充阶段。在短时间内(例如在几秒到几分钟之间)增加电流，然后将电流减小到第一主体电填充电流阶跃，从而减少接缝和口袋空隙的存在。
电流波形描述了整个电镀处理中施加的电流。图4B显示了几种不同的电流波形。图4B中的“无脉冲”波形说明了一个典型的波形：在诱发阶段电流最小或为零，然后是阶跃变化到主体电填充阶段。图4B仅显示了主体电填充阶段中的单个阶跃变化，但在主体电填充阶段中可能存在多个阶跃变化。如下文进一步讨论的，图4B的其他波形展示了各种脉冲技术。
术语
晶片或衬底
在该说明中，术语“半导体晶片”或“半导体衬底”或简称“衬底”是指其本体内任一位置具有半导体材料的衬底，本领域技术人员应理解，半导体材料无需暴露。半导体衬底可包括形成于半导体材料上的一或多个介电和导电层。用于半导体器件工业中的晶片通常为圆形半导体衬底，其直径可以例如为200mm、300mm、或450mm。下文的详细说明描述了电化学镀覆，其也称为“电镀”(electroplating)或简称“镀覆”(plating)，以及镀于晶片上的材料的后续蚀刻。然而，本领域的技术人员应理解，可存在本文所述的合适的替代实现方案，且公开的电镀操作可以在各种形状和尺寸的工件上进行，其中工件可由各种材料制成。除了半导体晶片外，可利用该公开的实现方案的其他工件包括各种对象，如印刷电路板(PCB)和/或其类似物。在一些实施方案中，晶片可以是玻璃，具有穿硅玻璃通孔，而不是穿硅通孔。
添加剂
用于TSV应用和在某些情况下用于WLP应用的电镀可以在低电流下进行，以避免形成夹断空隙并适应铜在高深宽比特征中的扩散。电镀溶液中可包含添加剂，以通过改变衬底上电镀溶液的性能来实现特征的自下而上的填充。示例性添加剂包括抑制剂、促进剂和整平剂。在一些实施方案中，抑制剂既充当抑制剂又充当整平剂(例如，抑制剂可具有“整平特性”)。示例性添加剂包可以包括60g/L Cu、60g/L硫酸和50ppm氯化物以及HSL-A促进剂和HSL-B抑制剂，其可从Moses Lake Industries(Moses Lake,WA)获得。
在电镀期间，晶片表面添加剂的变化可能会导致恒流电镀步骤中的电压漂移。例如，不受特定理论的束缚，相信吸附在晶片表面上的抑制剂的表面浓度随着时间的推移而降低，因为它被促进剂的吸附所取代，从而降低极化并且降低电极之间的电压。通孔底部吸附促进剂的局部高表面浓度导致通孔中的电镀速率增加和自下而上填充。当通孔接近完全填充时，局部加速效应会降低——部分原因是抑制剂和/或整平剂取代了通孔中的促进剂——并且极化增加。促进剂活性的这种降低减少了通孔上大凸块的形成，通常被称为“整平”。此处使用的抑制剂可具有整平特性。
抑制剂
尽管不希望受任何理论或作用机制约束，据信抑制剂(单独或与其他浴添加剂组合)为表面极化化合物(surface polarizing compound)，其导致跨越衬底-电解液界面的电压降显著增加，尤其是与表面化学吸附卤化物(例如氯化物或溴化物)结合存在时。卤化物可以充当抑制剂分子和衬底表面之间的化学吸附桥。抑制剂既(1)相对于其中不存在抑制剂的区域增加在其中存在抑制剂的区域的衬底表面的局部极化，又(2)整体上增加衬底表面的极化。增加的极化(局部和/或整体上)对应于增加的电阻/阻抗，因而在特定施加的电位下有较慢的镀覆。
据信，抑制剂不会显著地掺入沉积膜中，但其可能随着时间推移而在浴中通过电解或化学分解而缓慢降解。抑制剂通常为相对大的分子，其在许多情况下本质上是聚合物(如聚环氧乙烷、聚环氧丙烷、聚乙二醇、聚丙二醇等等)。抑制剂的其他示例包括，带有含硫(S)和/或含氮(N)官能基的聚环氧乙烷和聚环氧丙烷、聚环氧乙烷和聚环氧丙烷的嵌段聚合物等等。这些抑制剂可具有直链结构或支链结构或这两种结构。一般来说，市售的抑制剂溶液中同时存在着多种分子量的抑制剂分子。部分由于抑制剂具有大尺寸，因而相较于其他浴成分，这些化合物扩散进入凹陷特征会相对较慢。
一些抑制剂包括整平特性。尽管整平剂可以与抑制剂和/或促进剂结合使用，但一些抑制剂可以包括足以用于公开的实施方案的整平性能。
虽然不希望受任何理论或作用机制的约束，但据信整平剂(单独或与其他浴添加剂组合)充当抑制剂，以在某些情况下抵消与促进剂相关的去极化效应，尤其是在衬底的暴露部分，例如正在处理的衬底的场区，以及特征的侧壁。整平剂可以局部增加衬底的极化/表面电阻，从而减缓存在整平剂的区域中的局部电沉积反应。整平剂的局部浓度在某种程度上决定于质量传输(mass transport)。因此，整平剂主要作用在具有从表面突出的几何形状的表面结构上。该作用使电沉积层的表面“平滑”。相信，在许多案例中，整平剂在衬底表面处以扩散极限速率或接近扩散极限速率的速率进行反应或消耗，因此随着时间推移连续供应整平剂通常有利于保持均匀的镀覆条件。
整平剂化合物通常根据其电化学功能和影响分类为整平剂，且不需要特定的化学结构或配方。然而，整平剂通常含有一种或多种氮、胺、酰亚胺或咪唑，并且还可以含有硫官能团。某些整平剂包括一个或多个五元环和六元环和/或共轭有机化合物衍生物。氮基团可以形成环结构的一部分。在含胺整平剂中，胺可以是伯烷基胺、仲烷基胺或叔烷基胺。此外，胺可以是芳基胺或杂环胺。示例性胺包括但不限于二烷基胺、三烷基胺、芳基烷基胺、三唑类、咪唑、三唑、四唑、苯并咪唑、苯并三唑、哌啶、吗啉、哌嗪、吡啶、噁唑、苯并噁唑、嘧啶、喹啉和异喹啉。咪唑和吡啶可能是特别有用的。整平剂的一个示例是健那绿B(Janus GreenB)。整平剂化合物还可以包括乙氧基。例如，整平剂可以包括与聚乙二醇或聚环氧乙烷中发现的主链相似的一般主链(backbone)，其中胺片段功能性地插入到链(例如，健那绿B)上。示例性环氧化物包括但不限于表卤代醇(epihalohydrins)，例如表氯醇和表溴醇，以及聚环氧化物。具有两个或多个通过含醚键连接在一起的环氧化物部分的多环氧化物化合物可能是特别有用的。一些整平剂化合物是聚合的，而另一些则不是。示例性聚合整平剂化合物包括但不限于聚乙烯亚胺、聚酰胺胺、以及胺与各种氧环氧化物或硫化物的反应产物。非聚合整平剂的一个示例是6-巯基己醇。另一个示例性整平剂是聚乙烯吡咯烷酮(PVP)。
促进剂
虽然不希望受任何理论或作用机制的束缚，但据信促进剂(单独或与其他浴添加剂组合)倾向于局部降低与抑制剂的存在相关的极化效应，从而局部提高电沉积速率。极化降低效应在吸附促进剂最浓的区域最为显著(即，极化随着吸附的促进剂的局部表面浓度增大而降低)。促进剂的示例包括但不限于二巯基丙磺酸、二巯基乙磺酸、巯基丙磺酸、巯基乙磺酸、双-(3-磺丙基)二硫化物(SPS)和它们的衍生物。尽管由于电镀反应，促进剂可能会强烈吸附到衬底表面并且通常在横向表面上固定不动，但促进剂通常不会显著结合到膜中。因此，当金属沉积时，促进剂保留在表面上。随着凹部被填充，局部促进剂浓度在凹部内的表面上增加。与抑制剂相比，促进剂往往是更小的分子，并且表现出更快地扩散到凹陷特征中。
自下而上填充
在自下而上的填充机制中，电镀表面上的凹陷特征倾向于从特征的底部到顶部，并从侧壁向内朝向特征的中心电镀金属。可以在特征内和场区内控制沉积速率，以实现均匀填充并避免将空隙结合到特征中。上述三种添加剂有利于实现自下而上的填充，每一种都可以选择性地增加或减少衬底表面的极化。
在电镀的后期阶段，特别是当过负荷沉积时，促进剂可能会在某些区域(例如，在填充特征上方)不合乎期望地积聚，从而导致局部电镀速度超过预期。整平剂可以用来抵消这种影响。如果没有整平剂，特征可能会过度填充并产生凸块。因此，在自下而上填充电镀的后期阶段，整平剂有利于产生相对平坦的沉积物。
抑制剂、促进剂和整平剂的组合使用可以允许自下而上和从侧壁向内填充特征而没有空隙，同时产生相对平坦的沉积表面。添加剂化合物的确切特性/组成通常由添加剂供应商作为商业秘密维护，因此，有关这些化合物的确切性质的信息不公开。
打开区域
如本文所使用的术语“打开区域”可指代被通孔或其他特征占据的衬底表面的部分。打开区域不考虑特征的深度；它是在衬底的表面上的平面上测量的。本文所述的技术可能特别适用于具有“高”打开区域的衬底，例如，打开区域大于0.9％或大于约1％。中等或低打开区域通常可以是小于0.9％或小于约1％的打开区域。具有高打开区域的衬底可能具有比典型更多数量的TSV和/或比典型更大直径的TSV。
电填充电流波形
如本文所使用的术语“电填充电流波形”或“电流波形”可以指电镀期间施加的电流随时间变化的曲线图。典型的电流波形可以具有初始诱发阶段，随后是主体电填充阶段。诱发阶段可能有非常少的电流或没有电流流动。主体电填充阶段可以具有一系列恒定电流阶跃。例如，2-6个阶跃。这些阶跃的幅值可以顺序增加。主体电填充阶段可以分为在电镀处理的过程中增加电流的一个或多个阶跃。本文所述的技术可以以脉冲开始主体电填充阶段，随后是基本恒定的部分。通常，本文描述的技术描述了应用于300mm晶片的电流值，并且可以针对不同尺寸的晶片进行适当调整。电流密度值基于晶片的平面(均厚)表面面积，不考虑由衬底特征提供的额外表面面积。
脉冲
如本文所使用的术语“脉冲”可以指在将电流降低到主体电填充阶段的第一阶跃之前电流的大幅增加。脉冲的电流高于主体电填充阶段，并且在一些实施方案中可以是主体电填充阶段的后续电流阶跃的电流的至少两倍。从脉冲到主体电填充阶段的第一阶跃的电流减小可以通过多种方式实现，所述方式包括立即改变阶跃、随时间推移减小(“斜坡”)或将电流从脉冲电流降低到主体电填充电流的一些其他功能。脉冲可以具有一个或多个斜坡和/或一个或多个阶跃变化。
铜
本文所讨论的含铜金属称为“铜”，其包括但不限于在电填充操作期间使用的纯铜金属、具有其他金属的铜合金以及浸渍有非金属物质(例如所用的有机和无机化合物(例如，整平剂、促进剂、抑制剂、表面活性剂等))的铜金属。铜通常用作TSV填充中的导电金属，因为它支持复杂集成(例如3D封装和3D集成电路)中的高电流密度。铜还支持高设备速度。此外，铜具有良好的导热性，并且可以以高纯度状态获得。
虽然电镀处理将主要参考镀铜，更特别是参考TSV铜镶嵌电镀来描述，但应理解，本文提供的方法和相关的设备配置可用于执行其他金属和合金(例如Co、Au、Ag、Ni、Ru、Pd、Sn、In以及其中任何一些的合金，例如Sn/Ag或Sn/In合金等)的电镀，并且用于穿抗蚀剂电镀。电镀电解液将包括所需的金属离子(金属盐)源，并且通常包括酸以增加电解液的导电性。
上下文–打开区域和TSV电镀电流
对于相对低打开区域的TSV晶片(例如，打开区域小于约0.9％)，在传统的电镀操作中，一种方法是在不引入空隙的情况下以尽可能高的电流(快速电填充和高吞吐量)进行电镀。在特别高的电流下，通常观察到填充的特征具有空隙。如参考图2所述，较高的电流通常会导致空隙，例如空隙202c和202d。当处理具有低或中等打开区域的晶片时，处理窗由尽可能高的电流定义，而不会引入空隙。最佳电流可能具有最快的填充速率而不引入空隙，这可能是不引入空隙的最高电流，或者可能是较低的电流。随着电流增大，填充速率可能达到最大值并在高电流导致空隙之前降低，因此最佳电流可能小于不引入空隙时可能的最大值。
然而，该程序未发现适用于具有相对较高打开区域的TSV晶片，例如打开区域至少为0.9％或更大。当在具有如此高打开区域的晶片上进行电镀时，可以观察到，如前所述，在高电流下会形成空隙。然而，当转向较低电流时，观察到仍然会出现空隙，最终会在特征中形成接缝，如图2的特征200a所示。接缝表明在这些条件下，电镀发生在特征的侧壁上。
在尝试找到合适的电流处理窗以在高打开区域特征中进行电镀的情况下，发明人研究了可能的机制将解释侧壁上的这种明显电镀。图5是用于电镀低打开区域晶片502和高打开区域晶片504的极化图。在时间窗505期间，低打开区域晶片502的电位随着电镀的发生逐渐增加，直到达到稳定电位。相比之下，高打开区域晶片504的电位在时间窗505期间极化需要更长的时间。发明人认为这个“肩部(shoulder)”可能是由于电镀需要较低极化的离子，例如亚铜离子，而不是铜离子。
虽然不希望受到理论的约束，但在TSV特征中形成接缝的问题可能归因于在主体填充处理开始时特征内部存在亚铜离子。在主体电填充阶段开始时电镀亚铜离子可以通过图5中的曲线中的初始低极化来反映。具有较大打开区域的晶片具有更多的亚铜离子和/或较低的电镀驱动力，这表现为在极化中的较大的延迟。
在主体电镀之前，亚铜离子可能会在特征内以局部高浓度积聚。随着电位接近开路电位，酸性电镀溶液中铜种子层附近的亚铜离子的平衡浓度变高。因此，在没有电流或电流非常低(300mm晶片为0～60mA)的诱发期间，预计晶片附近的亚铜离子浓度会更高。最终，在电镀过程中，随着亚铜离子还原为铜金属，亚铜离子的过量浓度降低。
因此，亚铜离子的局部浓度在待镀覆或正在镀覆的晶片表面附近相对较高。这种状态至少最初存在于处理的主体电镀阶段。最终，在电镀过程中，随着亚铜离子还原为铜金属，亚铜离子的过量浓度降低。场区的亚铜离子浓度将通过由晶片旋转引起的对流迅速降低。然而，通孔中的亚铜离子将在较高浓度下保持更长时间，因为对流不会深入通孔。已经观察到，在不同电流下的均厚(blanket)晶片镀覆没有显示电压曲线的肩部(数据未显示)，这支持了通孔外亚铜离子的快速消耗。图5所示的极化延迟可以进一步支持这一点；在时间窗505之后，低打开区域晶片502和高打开区域晶片504的极化曲线重新对准。随着开放面积的增加(这意味着即使在强对流下，亚铜离子浓度仍然很高的特征更多)，如图5所示，观察到的延迟更长；在时间窗505(在此期间通孔中的亚铜离子减少)之后，低打开区域晶片502和高打开区域晶片504的极化曲线重新对准。
虽然单独的较高浓度的亚铜离子可能不足以导致空隙，但据信亚铜离子可能与特征中的添加剂或添加剂的副产物络合，并且络合的亚铜离子可能附着在侧壁上或以其他方式干扰被填充特征的侧壁上的抑制剂分子的抑制作用。因为在沉积处理的早期没有抑制侧壁上的镀覆，所以侧壁上会发生镀覆，从而会在填充的特征中产生接缝。
与亚铜离子相比，铜离子可能不会干扰晶片特征侧壁上的抑制。然而，由于亚铜离子是在铜种子层所在的晶片表面产生的，并且大部分界面存在于特征中，因此亚铜离子可以保持局部集中在特征中。
据信，由于通孔中的高局部电流对总电流的贡献较小，因此亚铜离子的干扰对于低打开区域的晶片可能不太严重。在诱发期间之后，由于通孔中的亚铜离子浓度较高，通孔中的初始电镀比场区更容易(即在较低的过电位下还原)。在某些波形中，通孔电流密度远高于场电流密度以引起极化并且没有严重的侧壁生长。为了使高打开区域晶片具有相同的通孔填充环境，与场区相比，应该在通孔中保持类似的较高电流密度。
例如，当打开区域从0.05％增加到0.5％时，10um×100um通孔(开口对深度)，衬底面上的总表面面积从102％增加到120％(100％是针对300毫米晶片的均厚晶片面积)。例如，总电流可以增加200％以上(对于高打开区域的情况)，以实现相似的通孔电流密度和场电流密度(场电流密度×场面积+通孔电流密度×通孔表面面积)。基于表面面积增加和主体填充电流的电流计算可能会显著低估高打开区域晶片的最佳电流。据信，低电流电镀(可能适用于低打开区域衬底)可能会减慢初始主体填充步骤期间的初始极化，从而导致侧壁生长。此外，较高的电流可能仅在电镀的早期阶段有用，而通孔中的亚铜离子丰富。一旦过量的亚铜离子全部被还原，并且特征中的亚铜离子浓度接近主体溶液中的浓度，则电流可以变为较低的主体填充电流。本公开的某些实施方案可以解决在沉积处理的主体电填充阶段开始时存在于特征内的局部高浓度的亚铜离子。
处理流程
图3呈现了将金属电镀到晶片的特征中的处理301的流程图，在一些实施方案中，晶片可以是具有TSV和高打开区域的晶片。从操作300开始，具有待填充特征的衬底与具有如本文所述的金属离子的电镀溶液接触。在诱发阶段期间，可以向晶片施加最小电流，例如对于300mm晶片，电流在约0-120mA之间。感应电流可以降低特征内的铜种子层转化为亚铜离子的速率。
在操作304中，通过向晶片施加电流波形，通过主体电填充工艺用金属填充特征。图4A提供了示例电流和电压波形的图示。可以看出，电流处于零或最小电平，随后是脉冲，该脉冲具有下降到第一主体电填充电流阶跃的斜坡，然后是第二电流阶跃。电压波形一般跟随电流波形。
主体电填充操作304以操作304A中的脉冲开始。可以使用各种波形来执行脉冲。图4B说明了四个不同的脉冲，以及没有脉冲的波形。脉冲通常达到最大值，然后是下降到第一电流阶跃的即时阶跃，或者在一段时间内到达第一电流阶跃的下降。在一些实施方案中，脉冲的最大电流是第一电流阶跃的电流的至少约2倍，或者是第一阶跃电流的约3倍至约5倍。在一些实施方案中，脉冲的最大电流对于300mm晶片可以是约2A，或者对于300mm晶片可以介于约0.5A和5A之间。在一些实施方案中，脉冲的持续时间是在下降到第一电流阶跃的阶跃之前至少约10秒。在一些实施方案中，脉冲随时间推移线性减小到第一电流阶跃(“斜坡”)。下降的斜坡的持续时间可以是至少约30秒。在一些实施方案中，包括斜坡在内的脉冲持续时间可以在大约10秒和200秒之间。在一些实施方案中，不是如图4B所示立即斜坡下降，而是在斜坡下降之前将最大电流维持一段时间，例如至少10秒。在一些实施方案中，斜坡下降不是线性的并且可以通过不同的函数来减小。
各种脉冲波形的影响如图4C所示，该图显示了电镀处理完成后图4B所示波形的平均凸块高度。一般来说，平均凸块高度越高越好，因为它表明电镀速度更快。15秒脉冲具有最小的高度或电镀速率，但也提供了无空隙的沉积。40秒脉冲和斜坡下降脉冲具有更好的凸块高度或电镀速率，两个斜坡下降电流波形具有稍好的凸块高度。这可能是由于斜坡更好地还原了亚铜离子或更好地跟踪了亚铜离子浓度随时间推移的降低。然而，随着电流的增大，空隙的风险也会增大。
在操作304B中，施加第一电流阶跃或基线电流。如上所述，在典型的电镀处理中，电流可以通过多个阶跃增加。施加脉冲后，电流降低到基线电流，电镀通过可能的多个阶跃进行。在脉冲之后降低到基线电流的阶跃对于避免造成空隙可能很重要；如果施加的电流在脉冲值上保持太久，则可能会出现与图2的特征200c和200d有关的高电流相关的问题。在后续步骤中增加电流之前，使用基线电流或第一电流阶跃可能有助于稳定自下而上填充的机制。由于电镀速率通常随着电流的增大而增大，因此只要不出现空隙，则最大化所施加的电流是有利的。操作304C是增加电流一次或多次以实现增大的电镀速率的可重复操作。通常，每个电流阶跃会立即显著增大电流。在操作306中，电填充处理完成，其可以包括将晶片转移到不同的浴或处理室，或者对晶片执行不同的处理。
晶片填充速率和均匀度
除了减少空隙的存在之外，本文描述的技术的其他好处是提高了具有高打开区域和低打开区域的管芯或晶片的区域之间的填充速率和填充均匀性。图6说明无论是否执行脉冲，低打开区域都可以填充而没有空隙。但是，使用脉冲可以使特征更快地填充，而不会出现空隙。类似地，当电流波形不包括脉冲时，高打开区域会具有空隙，如上所述。使用如本文所述的脉冲允许高打开区域不仅填充无空隙或减少空隙，而且以更快的速率填充。这可能是由于脉冲增加了自下而上填充的成核效应，而不会增加空隙的风险或存在。这也可能是由于脉冲减少了侧壁生长。去除亚铜离子可以改善自下而上填充和侧壁/场区生长之间的对比度。
图7展示了如何在管芯或晶片上实现更均匀的填充率。在没有脉冲的情况下，与管芯的隔离区域或低打开区域部分相比，管芯的密集区域或高打开区域部分可以具有降低的电镀速率。使用脉冲可以增加具有高打开区域的管芯部分和具有低打开区域的管芯部分之间的填充率的均匀性。整个晶片的电镀速率的更均匀性是有利的，因为在后续工艺中需要去除的过负荷更少。
在一些实施方案中，本文所述的脉冲技术可用于打开区域介于约0.01％和5％之间的晶片。虽然脉冲对高打开区域晶片有用以避免空隙，但如参考图7所述，本文所述的脉冲可用于具有较低打开区域的晶片以增加填充率和填充均匀性。因此如本文所述，脉冲技术不限于高打开区域晶片。
电镀溶液
通常，电镀溶液可以包含一种或多种铜盐，其可以包括但不限于硫酸铜、甲磺酸铜、丙磺酸铜、葡萄糖酸铜、焦磷酸铜、氨基磺酸铜、硝酸铜、磷酸铜、氯化铜，以及它们的各种组合。在一些实施方案中，硫酸铜和链烷磺酸铜是优选的铜离子源。在一些实施方案中可以使用硫酸铜和链烷磺酸铜的混合物。典型电解液中的铜离子的浓度至少为约10g/L，例如介于约10g/L和200g/L之间。在一些实施方案中，高浓度的铜对于更快的电镀是优选的。例如，在一些实施方案中，使用含有至少约40g/L，例如至少约60g/L的Cu2+离子(例如，在约40-200g/L之间，例如在约60-150g/L之间)的高铜电解液。虽然在一些实施方案中，电镀是在室温(例如，在约20-25℃)下进行，但在其他实施方案中，为了增加铜盐的溶解度，并且因此，增加可用的铜离子浓度，可以优选在高温下进行电镀。较高的温度还允许铜离子更快地扩散，因此可实现更高的电镀速率。例如，在一些实施方案中，电镀在约30-80℃的升高的电解液温度下进行，例如在约40-60℃之间进行。最常见的是，电镀是在约20–60℃的电解液温度下进行的。
在一些实施方案中(尽管不是必须的)，电解质还包括酸，例如硫酸、甲磺酸、丙磺酸、硝酸、磷酸、盐酸及其各种组合。例如，一种实施方案中的电解液含有硫酸铜和硫酸。当使用硫酸和/或甲磺酸时，至少约1g/L的浓度是优选的，例如约60g/L。酸用于增加电解液的电导率。优选使用具有至少约40mS/cm的电导率的电解液，例如具有介于约200和300mS/cm之间的电导率的电解液。例如，可以通过使用浓度为至少约1g/L，例如约60g/L的硫酸和/或甲磺酸来获得这样的电解液。在一些实施方案中，电解液包含浓度介于约10-200g/L之间的硫酸和/或甲磺酸。在一些实现方案中，包含至少约0.4M的强酸，例如介于约1-2M之间的强酸的高酸电解液对于高速电镀是优选的。例如，在一些实施方案中，使用含有介于约40-200g/L之间的硫酸、甲磺酸或其混合物的高酸电解液。在一些实施方案中，使用约60g/L的硫酸和/或电解液具有约0.6M的强酸。
在一些实施方案中，电镀溶液包含浓度介于约5-300ppm之间的氯离子。
在一些实施方案中，电镀溶液可以进一步包括促进剂。促进剂可以包括硫、氧或氮官能团，它们有助于提高沉积速率，并且可以促进致密成核，从而形成具有细晶粒结构的膜。在一些实施方案中，促进剂包括S-S二硫化物基团。促进剂可以以低浓度水平存在，例如1-200ppm。促进剂的示例包括3-巯基-1-丙磺酸、双-(3-磺丙基二硫化钠)(SPS)和N,N-二甲基-二硫代氨基甲基丙基磺酸酯(DPS)。
在一些实施方案中，电镀溶液还可以包括电化学抑制剂。抑制剂是降低电镀速率的添加剂，通常以比促进剂更高的浓度(例如5-1,000ppm)存在于电镀浴中。它们通常是具有高分子量的聚合物表面活性剂，例如聚乙二醇(PEG)和聚环氧乙烷(PEO)或两者的嵌段共聚物。抑制剂分子通过吸附在表面上并形成铜离子的阻挡层来减慢沉积速率。由于它们的大尺寸和低扩散速率，抑制剂到达TSV下部的可能性低于晶片场，从而导致TSV底部的初始浓度较低。因此，大部分抑制效果最初发生在衬底表面(场区)，这有助于减少过负荷并避免TSV孔“关闭”。在一些实施方案中，促进剂与抑制剂组合使用。抑制剂的大尺寸允许它比促进剂更慢地扩散到特征中，因此在特征底部有一个初始的促进剂积聚。然后这会排斥抑制剂的吸附，因此会在场和特征的底部之间产生抑制差异，从而从底部向上驱动填充。
在一些实施方案中，电镀溶液可以包括整平剂。整平剂是添加剂，其目的是使快速移动的加速表面失活，并使场平面化。如果有的话，它们的浓度非常低，例如1-500ppm，并且它们在表面的阻挡作用是高度局部化的。整平剂通常也具有电化学活性(与抑制剂分子不同)。整平剂在表面的反应速率与其通常较低的浓度相结合，导致整平剂通常受扩散效应驱动。结果，整平剂选择性地减少主要在镀覆衬底的高点上的沉积，从而使低点变平。相对于晶片场上的生长速率，这种行为也可用于提高TSV的底部的铜的电镀速率。在某些情况下，整平剂可能包含含有氮原子的官能团，这些官能团倾向于在晶片界面与Cu(I)离子形成络合物。
在一些实施方案中，相对于在不存在添加剂的情况下将获得的场中的电流密度，添加剂进一步降低场中和TSV上边沿(lip)处的电流密度(和电镀速率)。这些添加剂通过增加特征底部相对于特征开口的相对电镀速率来帮助实现无空隙填充，并且可以与DSI化合物协同使用。这种差异通常被称为“投掷能力”(“throwing power”)。
下面列出了合适的电解液组成的示例：
1. 60g/l Cu2+(硫酸铜形式)/60g/l H2SO4/60ppm Cl-+60ppm苄基二甲基十六烷基氯化铵
2. 50g/l Cu2+(硫酸铜形式)/100g/l H2SO4/50ppm Cl-+50ppm苄基二甲基十六烷基氯化铵
3. 70g/l Cu2+(硫酸铜形式)+50ppm苄基二甲基十六烷基氯化铵
4. 50g/l Cu2+(硫酸铜形式)/100g/l H2SO4+50pm苄基二甲基十六烷基氯化铵
5. 50g/l Cu2+/10g/l H2SO4+30ppm通佐溴铵(Thonzonium Bromide)
6. 120g/l Cu2+((甲磺酸铜形式)/20g/l甲磺酸/50ppm Cl-+1ppm促进剂+200ppm抑制剂+Enthone DVF200 C。
设备
图8呈现了其中可能发生电镀的电镀槽的示例。电镀设备通常包括一个或多个电镀槽，在其中对衬底(例如，晶片)进行处理。为保持清晰，图8仅示出了一个电镀槽。为了优化自下而上的电镀，将添加剂(例如，促进剂、抑制剂和整平剂)加入到电解液中；然而，具有添加剂的电解液会与阳极以不期望的方式发生反应。因此，电镀槽的阳极区和阴极区有时通过膜分离，使得可以在每个区域中使用不同组成的电镀液。在阴极区域内的电镀液被称为阴极电解液；而在阳极区内的电镀液被称为阳极电解液。可以使用多个工程设计以将阳极电解液和阴极电解液引入电镀设备。
参考图8，示出了根据一实施方案的电镀设备801的示意性横截面图。镀浴803包含电镀液(其具有本文提供的组合物)，其以液面805示出。该容器的阴极电解液部适于将衬底接收在阴极电解液内。将晶片807浸渍到电镀液中，并通过例如安装在可旋转主轴811上的“翻盖式”衬底保持器809保持，从而使得翻盖式衬底保持器809能与晶片807一起旋转。具有适合于与本发明一起使用的方面的翻盖式电镀设备的一般说明详细描述于授权给Patton等人的美国专利6,156,167以及授权给Reid等人的美国专利No.6,800,187中，这些文献通过引用将其全部内容并入本文中。
阳极813在镀浴803内被布置在晶片下方，并通过膜815(优选离子选择性膜)与晶片区分隔开。例如，可使用NafionTM阳离子交换膜(CEM)。阳极膜下面的区域通常被称为“阳极室”。离子选择性阳极膜815使得在电镀槽的阳极区和阴极区之间能离子连通，同时防止在阳极处产生的颗粒进入晶片附近位置并污染晶片。在电镀过程中重新分配电流流量并由此改善电镀均匀性方面，阳极膜也是有用的。在授权给Reid等人的美国专利6,126,798和6,569,299中提供了合适的阳极膜的详细描述，两者的全部内容都通过引用并入本文。例如阳离子交换膜之类的离子交换膜是特别适合于这些应用的。这些膜通常是由离聚物材料制成的，离聚物材料如含有磺酸基的全氟化共聚物(如NafionTM)、磺化聚酰亚胺类、和本领域技术人员公知的适合于阳离子交换的其它材料。选择的合适的NafionTM膜的示例包括可得自Dupont de Nemours Co.的N324和N424膜。
在电镀过程中，来自电镀液的离子被沉积在衬底上。金属离子必须扩散通过扩散边界层并进入TSV孔或其他特征。协助扩散的一种典型的方式是通过由泵817提供的电镀液的对流流动。另外，可以使用振动搅动或声波搅动构件，也可使用晶片旋转。例如，振动换能器808可以被附接到翻盖式衬底保持器809。
电镀液经由泵817连续被提供到镀浴803。通常，该电镀液向上流动穿过阳极膜815和扩散板819至晶片807的中心，然后沿径向向外并跨过晶片807。电镀液也可以从镀浴803的侧面被提供至该浴的阳极区域。电镀液然后溢出镀浴803到溢流储液器821中。电镀液然后被过滤(未示出)并返回到泵817，从而完成电镀液的再循环。在电镀槽的某些配置中，不同的电解液通过其中包含阳极的电镀槽的部分循环，同时谨慎地使用渗透膜或离子选择性膜防止与主要的电镀液混合。
参比电极831在单独的室833中位于镀液803的外部，该室通过从主镀浴803溢流而被补充。替代地，在一些实施方案中，参比电极尽可能靠近衬底表面定位，并且参比电极室经由毛细管或通过其它方法连接到晶片衬底的侧面或在晶片衬底的正下方。在一些优选的实施方案中，该设备还包括接触感测引线，该接触感测引线连接到该晶片周缘并被构造为感测在晶片周缘的金属籽晶层的电位，但不携带任何电流到晶片。
当以受控的电位进行电镀是合乎期望时，通常采用参比电极831。参比电极831可以是各种常用类型中的一种，例如，汞/硫酸汞电极、氯化银电极、饱和甘汞电极或铜金属电极。在一些实施方案中，除了所述参比电极外，还可以使用与晶片807直接接触的接触感测引线，以实现更精确的电位测量(未示出)。
直流电源835可以被用于控制流动至晶片807的电流。电源835具有通过一个或多个滑环、电刷和触点(未示出)电连接到晶片807的负输出引线839。电源835的正输出引线841电连接到位于镀浴803中的阳极813。电源835、参比电极831和接触感测引线(未示出)可以被连接到系统控制器847，从而使得尤其是能够调节提供给电镀槽的元件的电流和电位。例如，控制器可以允许在电位受控和电流受控的状态下电镀。该控制器可以包括程序指令，该程序指令指定需要被施加到电镀槽的各种元件的电流和电压电平以及需要改变这些电平的时间。当施加正向电流时，电源835向晶片807施加偏置以使其相对于阳极813具有负电位。这导致电流从阳极813流动至晶片807，且电化学还原反应(例如Cu2++2e-＝Cu0)发生在晶片表面(阴极)上，从而导致在晶片的表面上的导电层(例如铜)的沉积。惰性阳极814可以被安装在电镀浴803内的晶片807下面，并通过膜815与晶片区分离。
该设备还可以包括用于将电镀液的温度保持在特定水平的加热器845。电镀液可用于将热传递到镀浴中的其它元件。例如，当晶片807被装入到镀浴中时，加热器845和泵817可以接通，以使电镀液通过电镀设备801循环，直到在整个设备中的温度变得大致均匀为止。在一个实施方案中，加热器连接到系统控制器847。系统控制器847可以被连接到热电偶以接收在电镀设备内的电镀液温度的反馈并确定对于额外的加热的需求。
控制器通常会包括一个或多个存储器设备和一个或多个处理器。该处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等等。在某些实施方案中，控制器控制电镀设备的所有活动。可以将包含根据本文的实施方案的用于控制过程操作的指令的非暂时性机器可读介质耦合到系统控制器上。
通常会存在与控制器847相关联的用户界面。用户界面可以包括显示屏幕、设备和/或处理条件的图形软件显示器和用户输入设备，诸如指针设备、键盘、触摸屏、麦克风等。用于控制电镀处理的计算机程序代码可以用任何常规的计算机可读编程语言写入，该计算机可读编程语言例如，汇编语言、C、C++、Pascal、Fortran或其它。编译后的目标代码或脚本由处理器执行以执行在程序中识别的任务。可以根据本文的实施方案使用的镀覆设备的一个示例是Lam Research Sabre工具。可以在形成较大电沉积设备的部件中执行电沉积。
图9示出了示例性电沉积设备的俯视示意图。电沉积设备900可以包括三个独立的电镀模块902、904和906。电沉积设备900还可以包括被配置用于各种处理操作的三个独立的模块912、914和916。例如，在一些实施方案中，模块912、914和916中的一个或多个可以是旋转漂洗干燥(SRD)模块。在其它实施方案中，模块912、914和916中的一个或多个可以是后电填充模块(PEM)，每个被配置成在衬底已经通过电镀模块902、904和906中的一个处理后，对衬底执行操作，诸如倒角边缘去除、背面蚀刻和酸清洁。
电沉积设备900包括中央电沉积室924。中央电沉积室924是容纳用作电镀模块902、904和906中的电镀液的化学溶液的室。电沉积设备900还包括配料系统926，配料系统926可以存储和输送用于电镀液的添加剂。化学稀释模块922可以存储和混合拟被用作蚀刻剂的化学品。过滤和抽排单元928可以过滤中央电沉积室924的电镀液，并将其泵送至电镀模块。
系统控制器930提供操作电沉积设备900所需的电子和界面控件。系统控制器930(其可以包括一个或多个物理或逻辑控制器)控制电镀设备900的属性的部分或全部。
用于监控处理的信号可以通过系统控制器930的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制处理的信号可以通过处理工具的模拟和数字输出连接件输出。可被监控的处理工具传感器的非限制性实施例包括质量流量控制器、压力传感器(例如压力计)、热电偶、光学位置传感器等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用以维持处理条件。
传递(hand-off)工具940可以从诸如盒942或盒944之类的衬底盒选择衬底。盒942或944可以是前开式标准盒(FOUP)。FOUP是设计用来可靠且安全地将衬底保持在受控环境中并使得衬底能被移除以通过配备有适当的装载口和自动装卸系统的工具进行处理或测量的外壳。传递工具940可以使用真空附着件或一些其它附连机构保持衬底。
传递工具940可以与晶片装卸站932、盒942或944、传输站950或对准器948连接。传递工具946可以从传送站950获得衬底。传送站950可以是狭槽或位置，传递工具940和946可以往来于传送站950传送衬底而不通过对准器948。然而，在一些实施方案中，为了确保在衬底适当地对准传递工具946以精确地传送到电镀模块，传递工具946可以使衬底与对准器948对准。传递工具946也可以将衬底传送到电镀模块902、904或906中的一个，或传送到被构造成用于各种处理操作的三个独立模块912、914和916中的一个。
根据上述方法的处理操作的示例可以如下进行：(1)将铜或另一种材料电沉积到电镀模块904中的衬底上；(2)在模块912的SRD中冲洗并干燥衬底；以及(3)在模块914中执行边缘斜角去除。
被配置为使得衬底能顺序地通过电镀、漂洗、干燥和PEM处理操作的高效循环的设备可用于在制造环境中使用的实现方式。为了实现这一点，模块912可以被配置成为旋转漂洗干燥机和倒角边缘移除室。利用这样的模块912，衬底将只需要在电镀模块904和模块912之间进行传送以进行镀铜和EBR操作。在一些实施方案中，本文描述的方法将在包括电镀设备和步进器的系统中实现。
图10示意性示出了电沉积设备1000的一替代实施方案。在本实施方案中，电沉积设备1000具有成组的电镀槽1007，每个包含成对的或多个“二重”配置的电镀浴。除了电镀本身以外，电沉积设备1000还可以执行各种其它的电镀相关的处理和子步骤，诸如例如旋转漂洗、甩干、金属和硅润湿蚀刻、无电沉积、预润湿和预化学处理、还原、退火、电蚀刻和/或电抛光、光致抗蚀剂剥离以及表面预活化。在图10中，电沉积设备1000被示为示意性地自上而下看，只有单一的水平层或“底板”显露在图中，但本领域普通技术人员应当很容易地理解的是，这种设备，例如，Lam的SabreTM 3D工具可以具有上下“堆叠”的两个或多个水平层，每层可能具有相同或不同类型的处理站。
再次参见图10，拟被电镀的衬底1006通常通过前端装载FOUP1001供给到电沉积设备1000，并且在这个实施例中，经由前端机器手1002从FOUP带到电沉积设备1000的主衬底处理区域，前端机器手1002可以缩回并将由主轴1003在多个维度驱动的衬底1006从可访问站中的一个站移动到另一个站，在该实施例中，示出了两前端可访问站1004以及两前端可访问站1008。前端可访问站1004和1008可以包括例如预处理站和旋转漂洗干燥(SRD)站。从前端机器手1002的一侧到另一侧的横向运动利用机器手轨道1002a来实现。衬底1006中的每一个可以由通过连接到马达(未示出)的主轴1003驱动的杯状物/锥体组件(未示出)来保持，马达可以附着到安装托架1009上。在本实施例中还示出了四个“二重”的电镀槽1007，总共八个电镀槽1007。系统控制器(未示出)可以耦合到电沉积设备1000，以控制电沉积设备1000的属性中的部分或全部。系统控制器可被编程或以其它方式被配置成根据本文前面描述的处理来执行指令。
系统控制器
在一些实现方案中，控制器是系统的一部分，该系统可以是上述实施例的一部分。这种系统可以包括半导体处理设备，该半导体处理设备包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何处理，包括控制处理气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其它转移工具和/或与具体系统连接或通过接口连接的装载锁。
广义而言，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)传送到控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定过程的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方(recipe)的一部分。
在一些实现方案中，控制器可以是与系统集成、耦合或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦合。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，从而可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监控制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传送到系统。在一些实施例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而为分布式，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实施例可以是与结合以控制室上的处理的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
在非限制性的条件下，示例的系统可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其它的半导体处理系统。
如上所述，取决于工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其它的工具电路或模块、其它工具组件、组合工具、其它工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
图11描绘了一种电镀设备的简化横截面视图。设备包括电镀槽1101，其中衬底1102定位于衬底保持器1103中。衬底保持器1103通常被称为杯，并且其可以在其外围支撑衬底1102。阳极1104定位在电镀槽1101的底部附近。阳极1104通过由膜框架1106支撑的膜1105与衬底1102分离。膜框架1106有时被称为阳极室膜框架，因为其限定容纳阳极的阳极室的顶部。此外，阳极1104通过离子阻性元件1107与衬底1102分离。离子阻性元件1107包括开口，该开口允许电解液行进通过离子阻性元件1107以撞击在衬底1102上。前侧插入件1108定位在离子阻性元件1107上方，靠近衬底1102的外围。前侧插入件1108可以是环形的，并且在方位角上可以是不均匀的，如图所示。前侧插入件1108有时也称为横流限制环。
阳极室1112在膜1105下方，并且是在阳极1104所在的位置。离子阻性元件歧管1111在膜1105上方且在离子阻性元件1107下方。可以与冲洗槽1140连接的入口1116将阴极电解液输送至离子电阻元件歧管1111，并可以在电镀期间起到冲洗膜1105的作用。在该示例中，入口1116与冲洗槽1140由穿过阴极电解液入口1118的电解液供给。横流歧管1110在离子阻性元件1107上方且在衬底1102下方。横流歧管的高度被认为是在衬底1102和离子阻性元件1107的平面之间的距离(不包括离子阻性元件1107的上表面上的肋1115，如果肋存在的话)。在某些情况下，横流歧管的高度可能在约1mm至4mm之间，或者在约0.5mm至15mm之间。横流歧管1110在其侧面上由前侧插入件1108限定，前侧插入件1108用于将横流电解液容纳在横流歧管1110内。横流歧管1110的侧入口1113在方位角上与横流歧管1110的侧出口1114相对地设置。侧入口1113和侧出口1114可以至少部分地由前侧插入件1108形成。如在图11中的箭头所示，电解液从阴极电解液入口1118行进通过侧入口1113，进入横流歧管1110，并流出侧出口1114。此外，电解液可以行进通过一个或多个入口到达离子阻性元件歧管1111(例如冲洗槽1140的入口和/或其他入口)，进入离子阻性元件歧管1111，通过离子阻性元件1107中的开口，进入横流歧管1110，并从侧出口1114流出。电解液在通过侧出口1114之后，溢出堰壁1109。电解液可以被回收和再循环。
在某些实施方案中，离子阻性元件1107使得在衬底(阴极)附近的电流源近似于几乎恒定且均匀，并且因此可以被称为高电阻虚拟阳极(HRVA)或在某些情况下称为离子通道电阻元件(CIRP)。通常，将离子阻性元件1107相对于晶片紧邻放置。相反，与衬底有相同的紧邻程度的阳极将明显不大可能向晶片提供几乎恒定的电流，而将仅在阳极金属表面上支撑恒定的电位平面，从而使得在从阳极平面到端点(例如，到晶片上的外围接触点)的净电阻较小的情况下电流最大。因此，尽管将离子阻性元件1107称为高电阻虚拟阳极(HRVA)，但这并不意味着两者在电化学上是可互换的。在某些操作条件下，离子阻性元件1107将更紧邻虚拟均匀电流源，并且可能更好地描述为虚拟均匀电流源，而几乎恒定的电流从离子阻性元件1107的整个上平面提供。
离子阻性元件1107包含微尺寸(通常小于0.04”)通孔，所述通孔在空间上和离子上彼此隔离，并且在许多但不是所有的实现方式中不会在离子阻性元件的主体内形成互连通道。这样的通孔通常被称为非连通通孔。它们通常沿一维延伸，通常但不一定垂直于晶片的镀覆表面(在一些实施方案中，非连通孔相对于晶片成一定角度，该晶片通常平行于离子阻性元件的前表面)。通常，通孔彼此平行。通常，通孔以正方形阵列布置。其他时候，布局呈偏移螺旋图案形式。这些通孔与3-D多孔网络(其中的通道在三个维度上延伸并形成相互连接的孔结构)不同，因为通孔可重组平行于其中的表面的离子电流和(在某些情况下)流体流，并使电流和流体流向晶片表面的路径变直。然而，在某些实施方案中，具有互连的孔网络的这种多孔板可以用作离子阻性元件。当从板的顶表面到晶片的距离较小时(例如，间隙大约为晶片半径的大小的1/10，例如小于约5mm)，电流和流体流的发散都受到离子阻性元件通道局部限制、被赋予离子阻性元件通道并与离子阻性元件通道对齐。
一个示例性离子阻性元件1107是由固体、无孔的具有离子阻性和电阻性的介电材料制成的圆盘。该材料在使用的镀液中也是化学稳定的。在某些情况下，离子阻性元件1107由陶瓷材料(例如，氧化铝、氧化锡、氧化钛或金属氧化物的混合物)或塑性材料(例如，聚乙烯、聚丙烯、聚偏二氟乙烯(PVDF)、聚四氟乙烯、聚砜、聚氯乙烯(PVC)、聚碳酸酯等)制成，具有介于约6,000-12,000之间的不连通的通孔。在许多实施方案中，离子阻性元件1107与晶片基本上共延伸(例如，当与300mm晶片一起使用时，离子阻性元件1107具有约300mm的直径)，并且紧邻晶片(例如，在晶片面朝下的电镀设备中的晶片正下方)放置。优选地，晶片的经镀覆表面位于最接近的离子阻性元件表面的约10mm之内，更优选地在约5mm之内。为此，离子阻性元件1107的顶表面可以是平坦的或基本平坦的。离子阻性元件1107的顶表面和底表面两者通常都是平坦的或基本平坦的。然而，在许多实施方案中，离子阻性元件1107的顶表面包括一系列线性肋，如下文进一步描述的。
如上所述，板1107的总离子和流动阻力取决于板的厚度以及总孔隙率(可用于流过板的面积的比例)和孔的尺寸/直径。孔隙率较低的板将具有较高的撞击流速和离子电阻。比较具有相同孔隙率的板，具有较小直径的1-D孔(因而有更多数量的1-D孔)的板将使得在晶片上具有更微级均匀的电流分布，因为存在更多的单独电流源，其充当可以散布在同一间隙上的更多的点源，并且总压降也将更高(高粘性流阻)。
在一些情况下，离子阻性元件1107的约1-10％是离子电流可以通过的开口区域(如果没有其他元件阻塞开口，则是电解液可以通过的开口区域)。在特定实施方案中，约2-5％的离子阻性元件1107是开口区域。在特定示例中，离子阻性元件1107的开口区域为约3.2％，有效的总开口截面面积为约23cm2。在一些实施方案中，在离子阻性元件1107中形成的非连通孔具有约0.01至0.08英寸的直径。在某些情况下，孔的直径为约0.02至0.03英寸，或在约0.03-0.06英寸之间。在各种实施方案中，孔的直径最大为离子阻性元件1107与晶片之间的间隙距离的约0.2倍。这些孔的横截面通常是圆形的，但不是必须的。此外，为了简化构造，离子阻性元件1107中的所有孔可以具有相同的直径。然而，不必是这种情况，并且孔的单个尺寸和局部密度都可以在离子阻性元件的整个表面上变化，这具体取决于特定的要求。
图11所示的离子阻性元件1107包括延伸到页面内/延伸出页面的一系列线性肋1115。肋1115有时被称为突起。肋1115定位于离子阻性元件1107的顶表面上，并且在许多情况下其定位成使得其长度(例如，它们的最长尺寸)垂直于横流电解液的方向。在特定实施方案中，肋1115可以被定位成使得它们的长度平行于横流电解液的方向。肋1115影响横流歧管1110内的流体流动和电流分布。例如，电解液的横流主要被限制在肋1115的顶表面上方的区域，从而在该区域中产生高速率的电解液横流。在相邻的肋1115之间的区域中，通过离子阻性元件1107向上传送的电流在被传送到衬底表面之前被重新分配，变得更加均匀。
在图11中，横向流动的电解液的方向是从左到右(例如，从侧入口1113到侧出口1114)，并且肋1115被定位成使得它们的长度延伸到页面内/页面外。在某些实施方案中，肋1115的宽度(在图11中从左至右测量)可以在约0.5mm至1.5mm之间，或者可以在约0.25mm至10mm之间。肋1115的高度(在图11中按上下方向测量)可以在约1.5mm至3.0mm之间，或者在约0.25mm至7.0mm之间。肋1115的高度与宽度的高宽比(高度/宽度)可以在约5/1至2/1之间，或者在约7/1至1/7之间。肋1115的节距可以在约10mm至30mm之间，或者可以在约5mm至150mm之间。肋1115可以具有可变的长度(进/出在图11的页面的方向进行测量)，该可变的长度延伸跨越离子阻性元件1107的表面。肋1115的上表面与衬底1102的表面之间的距离可以是介于约1mm至4mm之间，或介于约0.5mm至15mm之间。肋1115可以设置在与衬底约共同延伸的区域上，如图11所示。离子阻性元件1107中的通道/开口可以定位在相邻的肋1115之间，或者它们可以延伸穿过肋1115(换句话说，肋1115可以被导通或可以不导通)。在一些其他实施方案中，离子阻性元件1107可以具有平坦的上表面(例如，不包括肋1115)。图11所示的包括在其上具有肋的离子阻性元件的电镀设备在名称为“ENHANCEMENT OF ELECTROLYTEHYDRODYNAMICS FOR EFFICIENT MASS TRANSFER DURING ELECTROPLATING,”的美国专利No.9,523,155中进一步讨论，其通过引用全文并入本文。
该设备可以包括特定应用所需的各种附加元件。在一些情况下，可以在横流歧管内靠近衬底的外围设置边缘流动元件。边缘流动元件的形状和位置可以被设置成促进在衬底的边缘附近的高度的电解液流动(例如，横流)。在某些实施方案中，边缘流动元件可以是环形或弧形的，并且可以是方位角上均匀的或不均匀的。边缘流动元件在2015年10月27日提交的名称为“EDGE FLOW ELEMENT FOR ELECTROPLATING APPARATUS”的美国专利申请No.14/924,124中进一步讨论，其通过引用全文并入本文。
在某些情况下，该设备可以包括用于临时密封横流歧管的密封构件。密封构件可以是环形或弧形的，并且可以被定位成靠近横流歧管的边缘。环形密封构件可密封整个横流歧管，而弧形密封构件可对横流歧管的一部分进行密封(在某些情况下，侧出口保持打开状态)。在电镀期间，密封构件可以重复地接合和分离，以密封和拆封横流歧管。可以通过移动衬底保持器、离子阻性元件、前侧插入件或设备的与密封构件接合的其他部分来接合和分离密封件。在以下美国专利申请中进一步讨论了密封构件和调节横流的方法：2016年8月1日提交的名称为“DYNAMIC MODULATION OF CROSS FLOW MANIFOLD DURINGELECTROPLATING”的美国专利申请No.15/225,716；和2016年5月20日提交名称为“DYNAMICMODULATION OF CROSS FLOW MANIFOLD DURING ELECTROPLATING”的美国专利申请No.15/161,081，所述专利文献中的每一个均通过引用全文并入本文。
在各种实施方案中，可提供一个或多个电解液射流以将额外的电解液输送到离子阻性元件上方。电解液射流可在接近衬底的外围或在更靠近衬底的中心的位置处或两者上输送电解液。电解液射流可在任何位置上取向，并且可以输送横流的电解液、撞击的电解液或其组合。电解液射流在2017年3月9日提交的名称为“ELECTROPLATING APPARATUS ANDMETHODS UTILIZING INDEPENDENT CONTROL OF IMPINGING ELECTROLYTE”的美国专利申请No.15/455,011中进一步描述，该专利申请通过引用全文并入本文。
结论
尽管为了清楚理解的目的已经对前述实施方案进行了一些详细的描述，但是显然可以在所附权利要求的范围内实施某些改变和修改。可以在没有这些具体细节中的一些或全部的情况下实践本文所公开的实施方案。在其他情况中，不再详细描述已知处理操作，以免不必要地使所公开的实施方案难以理解。此外，虽然将结合具体实施方案来描述所公开的实施方案，但应当理解，具体实施方案并不旨在限制所公开的实施方案。应注意，实施本发明的实施方案的处理、系统以及设备有许多替代方式。因此，应将本发明的实施方案视为说明性的，而非限制性的，且这些实施方案不应受限于本说明书中所提及的细节。

Claims (40)

1.一种电镀金属的方法，该方法包括：
使衬底与具有金属离子的电镀溶液接触，其中所述衬底具有在所述衬底的面上提供至少约0.9％的打开区域的特征；
向接触所述电镀溶液的所述衬底施加电填充电流波形，其中所述电填充电流波形包括(i)脉冲，该脉冲幅值为基线电流幅值的至少约2倍，持续约10秒至约200秒的持续时间，以及(ii)基本恒定的电流阶跃，其平均具有所述基线电流的幅值，其中，所述基本恒定的电流阶跃跟随所述脉冲；以及
用所述金属填充所述特征的至少一部分。
2.根据权利要求1所述的方法，其中所述电填充电流波形的所述脉冲包括增加施加到所述衬底的电流的所述幅值的初始阶跃变化，随后是减小施加到所述衬底的电流的所述幅值的斜坡。
3.根据权利要求2所述的方法，其中，所述斜坡的持续时间至少为10秒。
4.根据权利要求2所述的方法，其中，所述斜坡是所述脉冲电流的所述幅值与所述基线电流的所述幅值之间的线性变化。
5.根据前述权利要求中任一项所述的方法，其中所述电填充电流波形还包括(iii)第二基本恒定的电流阶跃，其具有平均大于所述基线电流的所述幅值的幅值。
6.根据前述权利要求中任一项所述的方法，其中所述电填充电流波形还包括(iv)一个或多个附加的基本恒定的电流阶跃，每个电流阶跃具有平均大于所述基线电流的所述幅值的幅值。
7.根据前述权利要求中任一项所述的方法，其中所述电填充电流波形还包括在所述脉冲之前的诱发阶段，其中在所述诱发阶段期间没有电流施加到所述衬底，或者将诱发阶段电流施加到所述衬底，其中所述诱发阶段电流的平均幅值介于约30mA和200mA之间。
8.根据前述权利要求中任一项所述的方法，其中，当将所述基线电流施加到所述衬底上时，所述基线电流在所述衬底上产生介于约0.1和10mA/cm2之间的电流密度。
9.根据前述权利要求中任一项所述的方法，其中，所述衬底是半导体晶片，所述半导体晶片具有至少部分地制造在其上的集成电路。
10.根据前述权利要求中任一项所述的方法，其中，所述衬底是300mm的半导体晶片。
11.根据前述权利要求中任一项所述的方法，其中，所述衬底上的所述特征是穿硅通孔。
12.根据权利要求11所述的方法，其中所述穿硅通孔在所述衬底面上具有平均至少约0.1微米的开口宽度或直径。
13.根据权利要求11所述的方法，其中所述穿硅通孔具有平均至少约10微米的深度。
14.根据权利要求11所述的方法，其中，所述穿硅通孔具有平均约4或更大的深宽比。
15.根据前述权利要求中任一项所述的方法，其中，所述金属是铜。
16.根据前述权利要求中任一项所述的方法，其中，所述电镀溶液包含铜离子源。
17.根据权利要求1-15中任一项所述的方法，其中所述电镀溶液不包含亚铜离子源。
18.根据前述权利要求中任一项所述的方法，其中所述电镀溶液具有约0至1的pH。
19.根据前述权利要求中任一项所述的方法，其中所述电镀溶液包含促进剂和抑制剂。
20.根据权利要求19所述的方法，其中，所述促进剂是SPS。
21.根据前述权利要求中任一项所述的方法，其中，所述电填充电流波形从所述脉冲到所述基线电流的变化基本上是即时的。
22.一种电镀金属的方法，所述方法包括：
使衬底与具有金属离子的电镀溶液接触，其中所述衬底具有特征；
向接触所述电镀溶液的所述衬底施加电填充电流波形，其中所述电填充电流波形包括(i)脉冲，该脉冲幅值为基线电流幅值的至少约2倍，持续约10秒至约200秒的持续时间，以及(ii)基本恒定的电流阶跃，其平均具有所述基线电流的幅值，其中，所述基本恒定的电流阶跃跟随所述脉冲；以及
用所述金属填充所述特征的至少一部分。
23.一种用于电镀金属的电镀系统，所述系统包括：
电镀槽，其被配置为包含阳极和具有金属离子的电镀溶液；
晶片保持器，其被配置为支撑在所述电镀槽内的衬底；以及
一个或多个控制器，其被配置为导致：
使所述衬底与具有金属离子的所述电镀溶液接触，其中所述衬底具有特征；
向接触所述电镀溶液的所述衬底施加电填充电流波形，其中所述电填充电流波形包括(i)脉冲，所述脉冲的幅值为基线电流幅值的至少约2倍，持续约10秒至约200秒的持续时间，以及(ii)基本恒定的电流阶跃，其平均具有所述基线电流的幅值，其中，所述基本恒定的电流阶跃跟随所述脉冲；以及
用所述金属填充所述特征的至少一部分。
24.根据权利要求23所述的系统，其中所述电填充电流波形的所述脉冲包括增加施加到所述衬底的所述电流的所述幅值的初始阶跃变化，随后是减小施加到所述衬底的所述电流的所述幅值的斜坡。
25.根据权利要求24所述的系统，其中，所述斜坡的持续时间至少为10秒。
26.根据权利要求24所述的系统，其中，所述斜坡是所述脉冲电流的所述幅值与所述基线电流的所述幅值之间的线性变化。
27.根据权利要求23-26中任一项所述的系统，其中所述电填充电流波形还包括(iii)第二基本恒定的电流阶跃，其具有平均大于所述基线电流的所述幅值的幅值。
28.根据前述权利要求23-27中任一项所述的系统，其中所述电填充电流波形还包括(iv)一个或多个附加的基本恒定的电流阶跃，每个电流阶跃具有平均大于所述基线电流的所述幅值的幅值。
29.根据权利要求23-28中任一项所述的系统，其中所述电填充电流波形还包括在所述脉冲之前的诱发阶段，其中在所述诱发阶段期间没有电流施加到所述衬底，或者将诱发阶段电流施加到所述衬底，其中所述诱发阶段电流的平均幅值介于约30mA和200mA之间。
30.根据权利要求23-29中任一项所述的系统，其中，当将所述基线电流施加到所述衬底上时，所述基线电流在所述衬底上产生介于约0.1和10mA/cm2之间的电流密度。
31.根据权利要求23-30中任一项所述的系统，其中，所述衬底是半导体晶片，所述半导体晶片具有至少部分地制造在其上的集成电路。
32.根据权利要求23-31中任一项所述的系统，其中，所述衬底上的所述特征是穿硅通孔。
33.根据权利要求32所述的系统，其中所述穿硅通孔在所述衬底面上具有平均至少约0.1微米的开口宽度或直径。
34.根据权利要求32所述的系统，其中所述穿硅通孔具有平均至少约10微米的深度。
35.根据权利要求32所述的系统，其中，所述穿硅通孔具有平均约4或更大的深宽比。
36.根据权利要求23-35中任一项所述的系统，其中，所述金属是铜。
37.根据权利要求23-36中任一项所述的系统，其中，所述电镀溶液包含铜离子源。
38.根据权利要求23-36中任一项所述的系统，其中所述电镀溶液不包含亚铜离子源。
39.根据权利要求23-38中任一项所述的系统，其中所述电镀溶液具有约0至1的pH。
40.根据权利要求23-39中任一项所述的系统，其中，所述电填充电流波形从所述脉冲到所述基线电流的变化基本上是即时的。
CN202180008773.2A 2020-01-10 2021-01-08 通过长脉冲化和斜坡化提高tsv处理窗和填充性能 Pending CN114930502A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062959817P 2020-01-10 2020-01-10
US62/959,817 2020-01-10
PCT/US2021/012822 WO2021142357A1 (en) 2020-01-10 2021-01-08 Tsv process window and fill performance enhancement by long pulsing and ramping

Publications (1)

Publication Number Publication Date
CN114930502A true CN114930502A (zh) 2022-08-19

Family

ID=76788300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180008773.2A Pending CN114930502A (zh) 2020-01-10 2021-01-08 通过长脉冲化和斜坡化提高tsv处理窗和填充性能

Country Status (5)

Country Link
US (1) US20230026818A1 (zh)
JP (1) JP2023510776A (zh)
KR (1) KR20220124787A (zh)
CN (1) CN114930502A (zh)
WO (1) WO2021142357A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682785A (zh) * 2023-08-03 2023-09-01 泉州市颖秀科技发展有限公司 一种采用葡萄糖实现tsv完全填充方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878259B2 (en) * 1998-10-14 2005-04-12 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
WO2010138465A2 (en) * 2009-05-27 2010-12-02 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
CN102286760B (zh) * 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
GB201021326D0 (en) * 2010-12-16 2011-01-26 Picofluidics Ltd Electro chemical deposition apparatus
JP5981455B2 (ja) * 2011-01-26 2016-08-31 エンソン インコーポレイテッド マイクロ電子工業におけるビアホール充填方法
US20140238868A1 (en) * 2013-02-25 2014-08-28 Dow Global Technologies Llc Electroplating bath
US9689083B2 (en) * 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
KR101549166B1 (ko) * 2013-12-30 2015-09-02 서울시립대학교 산학협력단 Ｃｕ-Ｗ 도금액 및 이를 이용한 ＴＳＶ의 충전 및 돌출 억제방법
EP3029178A1 (en) * 2014-12-05 2016-06-08 ATOTECH Deutschland GmbH Method and apparatus for electroplating a metal onto a substrate
US9875933B2 (en) * 2016-06-24 2018-01-23 Infineon Technologies Ag Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682785A (zh) * 2023-08-03 2023-09-01 泉州市颖秀科技发展有限公司 一种采用葡萄糖实现tsv完全填充方法
CN116682785B (zh) * 2023-08-03 2023-12-29 上海电子信息职业技术学院 一种采用葡萄糖实现tsv完全填充方法

Also Published As

Publication number Publication date
WO2021142357A1 (en) 2021-07-15
JP2023510776A (ja) 2023-03-15
KR20220124787A (ko) 2022-09-14
US20230026818A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN105845558B (zh) 穿硅通孔填充工艺
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US11610782B2 (en) Electro-oxidative metal removal in through mask interconnect fabrication
CN111492096B (zh) 混合特征电镀的对流优化
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
US12012667B2 (en) Copper electrofill on non-copper liner layers
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
US20160355939A1 (en) Polarization stabilizer additive for electroplating
CN114930502A (zh) 通过长脉冲化和斜坡化提高tsv处理窗和填充性能
TWI802603B (zh) 單一金屬之多浴電鍍
CN114008251A (zh) 钴钨膜的电沉积
TW202208692A (zh) 電鍍鈷、鎳、及其合金
WO2021207254A1 (en) Electrofill from alkaline electroplating solutions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination