CN111492096B - 混合特征电镀的对流优化 - Google Patents

混合特征电镀的对流优化 Download PDF

Info

Publication number
CN111492096B
CN111492096B CN201880080745.XA CN201880080745A CN111492096B CN 111492096 B CN111492096 B CN 111492096B CN 201880080745 A CN201880080745 A CN 201880080745A CN 111492096 B CN111492096 B CN 111492096B
Authority
CN
China
Prior art keywords
substrate
feature
convection
electrolyte
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880080745.XA
Other languages
English (en)
Other versions
CN111492096A (zh
Inventor
加布里埃尔·海·格拉哈姆
蔡利平
翁恩康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN111492096A publication Critical patent/CN111492096A/zh
Application granted granted Critical
Publication of CN111492096B publication Critical patent/CN111492096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文的各种实施方案涉及用于将材料电镀到衬底上的方法和设备。通常，衬底是半导体衬底。本文描述的各种技术利用许多不同的电镀阶段，其中对流状态在不同的电镀阶段之间变化。在许多情况下，使用至少一个超低对流阶段。超低对流阶段可以与具有较高对流状态的初始阶段和最终阶段配对。通过控制如本文所述的对流状态，即使在单个衬底上提供了不同尺寸和/或形状的特征时，也可以获得非常均匀的镀敷结果。

Description

混合特征电镀的对流优化
相关申请的交叉引用
本申请要求于2017年10月16日提交的名称为“CONVECTION OPTIMIZATION FORMIXED FEATURE ELECTROPLATING”的美国专利申请No.15/785,251的利益和优先权，其全部内容通过引用并入本文以用于所有目的。
背景技术
在集成电路制造中，诸如铜之类的导电材料通常通过电镀到导电种子层上而沉积，以填充晶片衬底上的一个或多个凹陷特征。电镀是在镶嵌处理过程中将金属沉积到晶片的通孔和沟槽中的一种选择方法，并且还用于填充通硅通孔(TSV)，通硅通孔是3D集成电路和3D封装中使用的相对较大的竖直电连接。电镀也可用于填充抗蚀剂晶片级封装(WLP)结构。
在电镀期间，对种子层(通常在晶片的外围)制造电触点，并且将晶片电偏置以用作阴极。使晶片与电镀溶液接触，该电镀溶液包含要电镀的金属离子，并且通常包含可促进某些填充性能的添加剂。电镀通常进行一定量的时间，该时间足以用金属填充凹陷的特征。然后，在诸如通过化学机械抛光(CMP)进行的平坦化操作中除去沉积在晶片的场区域上的不想要的金属。
发明内容
本文描述的各种技术涉及用于将材料电镀到衬底上的方法、设备和系统。通常，提供至少一个超低对流阶段。该超低对流阶段可以与中等或高对流阶段配对。中等或高对流阶段可以在电镀处理的开始和/或电镀处理的结束时提供。在多种实施方案中，衬底包括至少两个不同尺寸的特征(例如，具有不同的关键尺寸和/或深度的特征)。超低对流阶段可用于在不同尺寸的特征中达到所需的相对沉积速率，例如以均匀的方式填充特征，或在填充特征之后达到特征之间的特定间距高度。以前，很难或不可能控制不同形状/尺寸的特征中的相对沉积速率，特别是在如本文进一步讨论的某些实施方案中。
在公开的实施方案的一个方面中，提供了一种将材料电镀到衬底上的方法。该方法包括：将所述衬底提供至电镀设备，其中，所述衬底是半导体衬底，所述半导体衬底包括凹陷到所述衬底的表面中的多个特征；将所述衬底浸入所述电镀设备内的电解液中；在第一阶段中，在使电解液在电镀设备内或通过电镀设备流动以在所述衬底的所述表面上提供中等或高对流状态的同时，将所述材料电镀到所述衬底上；当满足第一切换条件时，从所述第一阶段切换至所述第二阶段；在所述第二阶段中，在使电解液在所述电镀设备内或通过所述电镀设备流动以在所述衬底的所述表面提供超低对流状态的同时，将所述材料电镀到所述衬底上，其中在所述超低对流状态下，靠近所述衬底的所述表面的电解液流呈层状，并且在所述特征内的所述电解液中的金属离子的质量传递在所述特征的深度的至少75％上是扩散占优势而不是对流占优势，并且与所述超低对流状态相比，所述中等或高对流状态对所述衬底的所述表面提供更大的对流；以及从所述电解液中除去所述衬底。
在某些实现方式中，其中在所述第一阶段期间施加高对流状态，在所述高对流状态下，(i)靠近所述衬底的所述表面的电解液流是湍流的，和/或(ii)靠近所述衬底的所述表面的电解液流的速度与达到湍流时的速度相差在约10％以内。在某些实现方式中，其中在所述第一阶段期间施加中等对流状态，其中在所述中等对流状态下，所述特征内的所述电解液中的金属离子的质量传递在所述特征的深度的约50％或者不到50％上是扩散占优势而不是对流占优势。
在所述电解液已经充分扩散到所述特征中时，会满足所述第一切换条件。在这些或者其他情况下，当施加到所述衬底的电流低于切换到所述第二阶段时将经历的极限电流时，会满足所述第一切换条件。在这些或者其他情况下，当至少包括抑制剂的有机镀敷添加剂在所述特征内稳定时，会满足所述第一切换条件。在某些实现方式中，在以下情况下会满足所述第一切换条件：(a)电解液已充分扩散到所述特征中，(b)施加到衬底的电流低于切换到第二阶段时将经历的极限电流，以及(c)至少包含抑制剂的有机镀敷添加剂在所述特征内稳定。
在一些实施方案中，所述方法还包括：当满足第二切换条件时，从所述第二阶段切换至第三阶段；以及在所述第三阶段中，在使电解液在所述电镀设备内或通过电镀设备流动以在所述衬底的所述表面提供中等或高对流状态的同时，将所述材料电镀到所述衬底上。在一些这样的情况下，所述特征可以包括第一特征和第二特征，与所述第二特征相比，所述第一特征具有更宽的关键尺寸，所述第一特征和所述第二特征各自具有从公共参考平面开始测量的瞬时高度，其中，当所述第二特征的瞬时高度与所述第一特征的瞬时高度之差达到目标高度间距时，满足所述第二切换条件。在某些情况下，所述目标高度间距可以为至少约0.5μm，或者至少约1μm。在一些情况下，所述第一特征的所述关键尺寸可以比所述第二特征宽至少约20μm，并且所述目标高度间距可以为至少约2μm。在多种实施方案中，所述第二切换条件考虑了所述衬底的目标晶片内不均匀性。如上所述，在多种实施方案中，所述特征包括第一特征和第二特征，其中，与所述第二特征相比，所述第一特征具有更宽的关键尺寸。与第一特征相比，第一特征可以具有较深的深度。在其他情况下，与第一特征相比，第一特征可以具有较浅的深度。在其他情况下，第一特征和第二特征可以具有相同的深度
在某些实现方式中，所述特征可以被限定在光致抗蚀剂层中，所述方法还包括：在从所述电解液中除去所述衬底后，在沉积在所述特征中的所述材料上形成覆盖层；在形成所述覆盖层后，从所述衬底的所述表面除去光致抗蚀剂；以及使所述覆盖层回流。在一些这样的情况下，在使所述覆盖层回流之后，所述第一特征和所述第二特征之间的高度间距可以小于在使所述覆盖层回流之前，其中所述高度间距被测量为从公共参考平面开始测量的所述第一特征的瞬时高度和所述第二特征的瞬时高度之间的距离。在一些情况下，在使所述覆盖层回流之前，所述第一特征和所述第二特征之间的高度间距可以为至少约2μm，并且，在使所述覆盖层回流之后，所述第一特征和所述第二特征之间的高度间距可以为约0.5μm或更小。例如，在使所述覆盖层回流之后，所述第一特征和所述第二特征之间的所述高度间距可以为约0.1μm或更小。
在公开的实施方案的另一方面，提供了一种设备。该设备可以被配置为执行本文描述的任何方法。在一些实现方式中，一种用于将材料电镀到衬底上的设备包括：电镀室；衬底支撑件；和控制器，其被配置为：使所述衬底被提供至电镀设备，其中，所述衬底是半导体衬底，所述半导体衬底包括凹陷到所述衬底的表面中的多个特征；使所述衬底浸入所述电镀设备内的电解液中；在第一阶段中，在使电解液在电镀设备内或通过电镀设备流动以在所述衬底的所述表面上提供中等或高对流状态的同时，使所述材料电镀到所述衬底上；当满足第一切换条件时，从所述第一阶段切换至所述第二阶段；在所述第二阶段中，在使电解液在所述电镀设备内或通过所述电镀设备流动以在所述衬底的所述表面提供超低对流状态的同时，使所述材料电镀到所述衬底上，其中在所述超低对流状态下，靠近所述衬底的所述表面的电解液流呈层状，并且在所述特征内的所述电解液中的金属离子的质量传递在所述特征的深度的至少75％上是扩散占优势而不是对流占优势，并且与所述超低对流状态相比，所述中等或高对流状态对所述衬底的所述表面提供更大的对流；以及使所述衬底从所述电解液中除去。
这些和其他特征将在下面参考相关附图进行描述。
附图说明
图1A-1D示出了衬底上的多个部分填充的特征。
图1E-1H示出了可以在衬底上形成的许多不同特征的俯视图。
图2的图片A-H描绘了根据某些实施方案的随着特征经历处理的各个阶段而在衬底上的两个不同位置处重复的两个不同特征。
图3A至图3C是示出根据某些实施方案的使用至少一个阶段的超低对流状态进行电镀的方法的流程图。
图4A至图4F描绘了根据某些实施方案的可以在衬底上提供的不同特征的示例性组合，其中，这些特征彼此不同地定向。
图5A-5D示出了在电镀期间在衬底旋转通过不同的位置时，在其上具有两个不同的特征的衬底。
图6A和6B描绘了混合CD特征和实验结果，示出了在使用标准高对流的情况下(图6A)和在如本文所述使用混合对流的情况下混合CD特征的凸块高度分布。
图7和8描绘了根据某些实施方案的电镀单元的简化视图。
图9示出了根据某些实施方案的多工具电镀设备的简化的俯视图。
具体实施方式
在本申请中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”可互换使用。本领域的普通技术人员应理解，术语“部分制造的集成电路”可以指在其上面执行集成电路制造的许多阶段中的任何阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底典型地具有200mm或300mm或450mm的直径。此外，术语“电解液”、“镀浴”、“浴”、和“电镀溶液”可互换使用。下面的详细描述假设实施方案是在晶片上实施的。然而，实施方案并不受限于此。工件可以为各种形状、尺寸和材料。除半导体晶片外，可利用所公开的实施方案的其它工件包括诸如印刷电路板、磁记录介质、磁记录传感器、镜、光学元件、微型机械装置之类的各种制品。
在下面的说明中，许多具体细节被阐述，以便提供对所呈现的实施方案的彻底理解。所公开的实施方案可以在没有这些具体细节的部分或全部的情况下实施。在其它情况下，公知的处理操作没有进行详细说明，以避免不必要地使本公开的实施方案不清楚。虽然所公开的实施方案将结合具体的实施方案进行说明，但应理解，这并不意在限制本公开的实施方案。例如，本文的各种实施方案是在晶片级封装(WLP)应用的背景下提出的。但是，这些构思可以应用于许多不同的电镀应用。类似地，本文中的多个实施方案是在电镀铜的情况下提出的，但是这些构思可以应用于电镀任何金属。可以镀敷的其他示例性金属包括锡、锡银合金、镍、金、钴以及这些金属的组合。
在各种电镀应用中，主体电解液中的对流状态可能会对电镀结果产生重大影响。在要填充的特征相对较宽的情况下(例如，对于WLP应用而言，具有约5-300μm的关键尺寸)，主体电解液内的对流状态可能特别相关。在本文的许多实施方案中，调整电解液内的对流状态以获得高质量的电镀结果。在许多情况下，使用至少一个超低对流阶段进行电镀。
如本文所用，扩散边界距离(δ)被定义为距特征表面(例如特征底部)的距离，在该距离处，电解液中的金属离子可被认为是电解液中的主体金属离子浓度。扩散边界距离也称为能斯特(Nernst)扩散层厚度。在大于δ的距离处，金属离子浓度被估计为主体电解液中的金属离子浓度。相反，在小于δ的距离处，存在一个扩散梯度，可以将其估计为线性下降的浓度梯度，其中最高的金属离子浓度在δ处，最低的金属离子浓度在所述特征表面。该浓度梯度驱动金属离子扩散到衬底表面，进入特征，在这里将其电镀到衬底上。扩散是金属离子在小于δ的距离处传输的主要机制，主导了对流和迁移效应。
对于一个特定的特征，扩散边界距离δ可以近似为与特征表面平行的平面，从而实际的平面扩散边界将导致特征表面处的平均金属离子浓度相同。换句话说，由于在特征内的对流轮廓以及产生的质量传递的变化，扩散长度在每个特征的表面上变化。出于模拟目的，可以对每个特征使用单个扩散边界距离δ，该距离对应于从特征表面到在全浴浓度下的平面的距离，这将由于扩散而导致特征表面处的金属离子平均浓度相同。所考虑的特征的表面是特征的底表面(而不是侧壁或场区域)。通过这些简化，可以将衬底附近的扩散估计/处理为一维扩散条件。
有许多因素会影响特征内的电镀速率。这些因素包括但不限于在特征表面施加的电压(有时称为过电位)、电解液和衬底的温度，电解液中添加剂(例如促进剂、抑制剂、整平剂等)的浓度和特性、在电解液中的金属离子浓度、电解液中的对流状态等。在所有其他因素相同的情况下，镀敷速率与特征表面的金属离子浓度成比例。通常，对于较小的δ，特征表面上的金属离子浓度相对较高，对于较大的δ，特征表面上的金属离子浓度相对较低。较大的δ会导致特征表面的金属离子浓度降低，因为较大的δ会提供更长的距离，在该距离上金属离子浓度会线性下降。结果是在δ较小时具有较高的镀敷速率，反之亦然。
在衬底包括不同尺寸的特征的情况下，镀敷速率的这种差异可能是有问题的。不同尺寸的特征具有不同的扩散边界距离。这样，在衬底上设置彼此接近的不同尺寸的特征(具有不同的δ)的情况下，具有较小δ的特征倾向于更快地镀敷。镀敷速率的这种差异导致经镀敷的特征的均匀性差(例如，高的管芯内不均匀性)。管芯内的不均匀性与衬底上的单个管芯内镀敷的特征的均匀性相关＝。单个衬底通常包括许多管芯。单个管芯可以包括多个特征尺寸和/或形状。
解决由不同特征尺寸/形状引起的管芯内不均匀性的一种常规方法是采用非常高的对流状态。可以通过以下方式来实现更高的对流状态：增大电解液通过电镀设备的流速，在电镀设备内(例如使用桨叶、剪切板等)更快地混合电解液，在衬底内更快地移动(例如旋转)衬底，等等。这些高对流状态会收缩大多数或所有特征的δ，因为金属离子能够更好地向特征表面扩散。高对流状态也被认为是有利的，因为这样的条件促进了高电镀速率，这导致了高产量。在对流无限大的极限情况下，所有特征的δ都缩小为零，并且不同尺寸的特征将全部以相同的速率进行镀敷。实际上，不可能实现无限对流。而且，该方法在衬底中形成的特征越深(例如，深宽比越大)，就越没效果。
在本文的实施方案中，在衬底包括多种特征尺寸的情况下，使用不同的方法来实现可接受的管芯内不均匀性。与使用高对流状态相反，本文的方法使用超低对流阶段。出乎意料的是，这样的方法已显示出实现改善的管芯内不均匀性。至少由于上述原因，这些结果是出乎意料的，上述原因通常导致工业上针对这些应用(例如，出于均匀性以及产量的原因)朝着更高对流状态的方向发展。此外，该结果是出乎意料的，因为先前的研究表明，低对流电镀阶段(与本文所述的超低对流镀敷阶段相反)通常导致非常差的电镀结果。通过使用本文描述的技术在电镀过程中仔细调整对流状态，即使对于衬底在单个管芯内包括不同特征尺寸的情况，也可以实现出乎意料的高质量镀敷结果。
如本文所用，术语“超低对流”是指这样的状态，其中衬底附近的电解液表现出层状流动(或有效地停滞)，并且衬底上的特征内的金属离子的质量传递在特征深度的至少75％上是扩散占优势而不是对流占优势。相比之下，术语“高对流”是指这样的状态，其中衬底附近的电解液具有非常接近或超过湍流开始时的速度(例如，与达到湍流流动时的速度相差在达到湍流时的速度的约10％以内)。术语“中等对流”状态是指这样的状态，其中特征的50％或更少是扩散占优势而不是对流占优势，并且衬底附近的电解液的速度比实现湍流时的速度至少低10％。术语“低对流”状态是指这样的状态，其中特征的约50-75％是扩散占优势而不是对流占优势。
在超低对流阶段，对于所有不同的特征，δ变得相对较大，接近特征的顶部(例如，接近光致抗蚀剂的顶部，特征限定在该光致抗蚀剂内)。尽管超低对流阶段的总镀敷速率低于高对流情况，但可以减小不同尺寸的特征之间的δ的相对差异。例如，以相对较大的δ开始的特征可能会表现出δ的较小增长，而以相对较小的δ开始的特征可能会表现出δ的较大增长，从而使不同尺寸的特征中的δ趋于均匀。不同尺寸的特征之间的δ的相对差异的减小意味着在超低对流阶段，不同尺寸的特征可以以更均匀的速率镀敷。
当在电镀过程中与其他对流状态结合使用时，超低对流阶段特别有利。通过在镀敷过程中调整对流状态，可以实现高质量的镀敷效果。
在电镀过程的早期包括超低对流阶段是有利的。在一定程度上，超低对流阶段开始得越早，经镀敷的特征的均匀性越好。但是，在某些应用中，超低对流阶段可能在使用中等或高对流状态的初始镀敷阶段之后开始。该初始镀敷阶段可用于确保镀敷添加剂适当地分散到特征中(例如，以促进自下而上的填充机制)，和/或避免与极限电流有关的问题。极限电流是在相关镀敷条件下可以施加到衬底的最大镀敷电流。出现极限电流的原因是，金属离子不能比它们到达衬底表面更快地沉积在衬底上。超过极限电流，衬底表面附近的金属离子将耗尽，并且没有足够的金属离子来维持施加到衬底的电流。结果，诸如氢气放出之类的不希望的副反应成为问题。低于极限电流，在衬底附近就有足够的金属离子来维持施加到衬底的电流，并且最小化或避免不希望的副反应。
极限电流在电镀处理的过程中变化。在所有其他因素相同的情况下，极限电流在电镀单个衬底的过程中趋于增加。这样，电镀处理的初始部分对极限电流状态最为敏感(因为此时极限电流最低)。对流状态影响极限电流的值，越高的对流状态对应于越高的极限电流，反之亦然。这样，为了避免在电镀的初始阶段期间极限电流状态，在一些实现方式中，可以避免在初始阶段期间的超低对流状态。取而代之的是，在这段时间内可以使用中等或高对流状态。该初始的中等或高对流阶段可以促进形成用于镀敷的特征的牢固基础。
在一些实施方案中，可在衬底上电镀的最后部分中使用中等或高对流阶段。尽管超低对流状态有利地导致管芯内的较低的不均匀性，但这些状态也导致较低的总镀敷速率。较低的总镀敷速率会降低产量，因为镀敷每个衬底所需的时间更长。使用中等或较高的对流阶段可以提高总镀敷速度，从而提高产量。中等或高对流阶段也可能有利于促进某些类型的均匀性(例如，减少由于光致抗蚀剂沉积不均匀而引起的晶片内不均匀性)，这种均匀性在超低对流使用时间过长的情况下可能会受到影响。
尽管在所公开的实施方案中不需要使用中等或高对流阶段，但是这样的阶段当与超低对流阶段结合使用时，可以改善电镀结果。对流状态从一个对流阶段切换到另一对流阶段的时间以及不同阶段的顺序也会影响电镀结果。
在最初的中等或高对流阶段和随后的超低对流阶段之间切换的最佳时间是基于几个考虑因素。例如，当满足以下一个或多个条件时，镀敷可以从初始的中等对流或高对流阶段转换为超低对流阶段：(1)镀液在浸入衬底后已充分扩散到特征中；(2)镀敷电流充分低于超低对流状态的极限电流；和/或(3)镀敷添加剂已稳定。在某些情况下，当满足这些条件中的任何两个条件或满足所有这三个条件时，镀敷将从初始的中等对流或高对流阶段切换到超低对流阶段。
关于在衬底浸入之后镀液向特征中扩散方面，取决于特征的尺寸和电镀池中存在的对流状态，该扩散通常在约1-10秒的时间内发生。高深宽比的特征通常会导致较长的扩散时间范围。较高的对流状态通常会导致较短的扩散时间范围。
关于电镀电流方面，当施加超低对流状态时，避免超过极限电流很重要。如上所述，与较高的对流状态相比，当使用超低对流时，极限电流较低。随着特征内的材料板和特征深度的减小，极限电流也随时间增加。在一些情况下，施加到衬底的电流可以在初始的中等或高对流阶段和随后的超低对流阶段之间改变。例如，在施加超低对流状态之前或同时，电镀电流的幅值可以减小。在其他情况下，施加到衬底的电流在初始的中等或高对流阶段和随后的超低对流阶段之间保持恒定。无论在这些阶段之间施加的电流是否均匀，重要的是确保在超低对流阶段期间施加到衬底的镀敷电流低于该阶段的极限电流。在这些阶段之间的镀敷电流均匀的情况下，确定在这些阶段之间切换的时间可以取决于与超低对流状态的极限电流相比，接近初始的中等或高对流阶段结束时施加到衬底的镀敷电流。在一示例中，当镀敷电流等于或低于超低对流状态的极限电流的约50％时，镀敷从初始的中等对流或高对流阶段切换到超低对流阶段。在另一示例中，当镀敷电流等于或低于超低对流状态的极限电流的约90％时，镀敷从初始的中等对流或高对流阶段切换到超低对流阶段。在使用50％阈值的情况下，遇到极限电流问题的风险很小。在使用90％阈值的情况下，遇到极限电流问题的风险较大，但可以接受。
关于电镀添加剂的稳定，这通常在约0-5分钟的持续时间内发生，具体取决于电镀添加剂的特性及其相关的吸附/解吸特性。这种考虑高度依赖于所使用的确切化学过程以及所镀敷的材料。
从超低对流阶段切换到最终的中等或高对流阶段的最佳时间也是基于几个考虑因素。在各种情况下，该切换的最佳时间基于平衡某些性能折衷因素。在一些情况下，如关于图2所解释的，选择该切换时间以优化管芯内均匀性(WiD％)，其中在单个管芯中提供多个特征形状/尺寸。在镀锡或锡银覆盖物并且再使其在不同的部件上回流后，考虑这种均匀性。因为焊料将在不同尺寸/形状的特征上不同地回流，所以可能希望在沉积锡或锡银覆盖物之前将每个特征镀至不同的凸块高度。镀敷从超低对流阶段切换到最终的中等或高对流阶段的时间影响不同特征的相对凸块高度。
在特定示例中，衬底包括特征A和特征B。特征A具有比特征B更宽的关键尺寸。当在特征之间实现了特定的高度间距时，镀敷条件可以从超低对流阶段改变为最终的中等或高对流阶段。测量该高度间距，如图2的图片C和D中的元件所示，并且其计算为特征B的高度减去特征A的高度(如从公共参考平面开始测量的)。在特征A比特征B深的情况下，当应用超低对流状态时，该高度间距会随着时间推移而增加。相反，在特征A比特征B浅的情况下，当应用超低对流状态时，高度间距会随时间推移而减小。超低对流状况下的性能与高对流状况下观察到的性能形成对比。具体地，在使用高对流状态的情况下，高度间距总是趋于随时间推移而减小，从而在各种情况下难以或不可能达到期望的高度间距。在某些实施方案中，当间距高度达到目标间距高度时，镀敷条件从超低对流阶段改变为最终的中等对流或高对流阶段。下表1中提供了不同特征尺寸和不同锡或锡银覆盖物厚度的目标间距高度的示例。
表1
Figure GDA0003716268300000111
预期在锡或锡银焊料覆盖物的沉积和回流之后，这些目标间距高度将导致均匀的特征高度(例如，在较宽的特征A和较窄的特征B之间)。表1中列出的关键尺寸与圆形特征的直径有关。对于非圆形特征，与具有相似关键尺寸的圆形特征相比，目标间距高度可能会变化。表1中提供的示例涉及在半导体制造中使用的现有技术特征的当前状态，但是实施方案不受限于此。本文描述的技术可以利用任何特征尺寸或特征尺寸的组合来实践。
基于表1中的示例，在一些实施方案中，特征A的关键尺寸比特征B宽至少约10μm，例如比特征B宽至少约20μm。在多种情况下，特征A具有比特征B宽介于约5-30μm之间的关键尺寸，例如，比特征B宽介于约10-20μm之间的关键尺寸。在某些情况下，特征B的关键尺寸介于特征A的关键尺寸的约50-85％之间。在这些或其他情况下，可以设置锡或锡银焊料覆盖物的厚度在约5-30μm之间，例如在约10-20μm之间。在这些或其他情况下，目标间距高度可以在约0.5-10μm之间，例如在约1-8μm之间，或在约1-5μm之间，或在约1-3μm之间。在特定情况下，目标间距高度可以在约0.5-2μm之间，在约1-2μm之间，在约2-3μm之间，在约3-4μm之间，在约4-5μm之间，在约5-6μm之间，在约6-7μm之间，在约7-8μm之间，等等。在某些示例中，特征A的关键尺寸比特征B的关键尺寸宽约20μm(或至少约20μm)，并且目标间距高度至少为约2.0μm(在某些情况下为介于约2.0-8.0μm之间)。如表1所示，最佳目标间距高度根据各种特征和层的几何形状的不同而变化。
通过使用目标间距高度来确定何时从超低对流阶段切换到最终的中等或高对流阶段，最小化/优化管芯内部的不均匀性。然而，在某些情况下，这种对目标间距高度和管芯内不均匀性的关注会导致晶片内不均匀性高得不可接受。晶片内不均匀性是对衬底的不同部分上的不同管芯之间不均匀性的度量(例如，光致抗蚀剂较厚且特征较深的区域，光致抗蚀剂较薄且特征较浅的区域)。相反，管芯内部的不均匀性是对单个管芯中的特征的不均匀性的度量，该单个管芯位于衬底上的特定位置。这样，目标间距高度可用于在所产生的晶片内不均匀性达到可接受水平的情况下确定何时从超低对流镀敷阶段切换到随后的中等或高对流阶段。在如果考虑目标间距高度，则晶片内不均匀性会不可接受地高(例如，高于约5％)的情况下，可以替代地选择确定何时从超低对流阶段切换到随后的中等或高对流阶段，以实现目标内晶片不均匀性(例如，＜5％)。这可能导致在达到目标间距高度之前切换到中等或高对流阶段。较高的对流状态趋于改善晶片内不均匀性。
本文所述的技术可以用于任何电镀应用中。然而，在满足以下任何条件的情况下，所公开的技术是特别有利的：(1)衬底包括具有不同的关键尺寸但是具有相同深度的特征；(2)衬底包括具有不同的关键尺寸的特征，其中关键尺寸较宽的特征比关键尺寸较窄的特征更深；(3)衬底包括具有不同关键尺寸的特征，其中关键尺寸较宽的特征比关键尺寸较窄的特征浅；(4)衬底包括具有相同关键尺寸的特征，其中一个特征比另一个特征深；或(5)衬底包括具有一个较长轴和一个较短轴的特征(例如，长方形或矩形的特征)，其中某些特征在衬底上的方位不同。
在多种应用中，衬底将在单个管芯内包括一种以上尺寸和/或形状的特征。在许多实施方案中，特征的关键尺寸可以在约5-300μm的范围内，深度可以在约5-300μm的范围内，并且深度：宽度的深宽比在约0.5∶1-3∶1之间。对于与穿过光致抗蚀剂镀敷相关的应用，典型的关键尺寸在约20-80nm之间，并且典型的深度：宽度的深宽比在约1：1和2：1之间。特征开口通常为圆形、长方形或矩形(尽管可以使用任何形状)。在镀敷之前，不同的特征可以是不同的深度或相同的深度。在特征始于不同深度的情况下，深度差通常约为10μm或更小。类似地，不同特征可以具有不同的关键尺寸或相同的关键尺寸。
在某些实施方案中，衬底在同一管芯中包括第一特征和第二特征，其中第一特征和第二特征具有不同的关键尺寸、深度和/或形状。在一实施方案中，第一特征的深度为第二特征的深度的至少约1.1倍(例如，第一特征的深度为50μm并且第二特征的深度为至少约55μm)。在某些情况下，第一特征的深度为第二特征的深度的至少约1.5倍。在这些或其他情况下，第一特征的关键尺寸可以是第二特征的关键尺寸的至少约1.5倍(反之亦然)。在一些这样的情况下，第一特征的关键尺寸可以是第二特征的关键尺寸的至少约2倍(反之亦然)。在这些或其他情况下，第一特征的深宽比(深度/宽度)可以是第二特征的深宽比的至少约1.5倍(反之亦然)。在一些这样的情况下，第一特征的深宽比为第二特征的深宽比的至少约2倍(反之亦然)。在这些或其他情况下，第一特征和第二特征的形状可以是矩形或长方形(从上方观察)，其中第一特征的较长尺寸未与第二特征的较长尺寸对齐。在某些情况下，第一特征的较长尺寸垂直于第二特征的较长尺寸。在其他一些情况下，第一特征是矩形或长方形，第二特征是正方形或圆形。
图1A示出了衬底101上的部分填充的特征102a。特征102a被限定在光致抗蚀剂103内，该光致抗蚀剂103已经被图案化以形成特征102a。在衬底101上提供种子层104。用镀敷金属105部分填充特征102a。将特征的关键尺寸标记为106，将特征的深度(在被部分填充后，如图所示)标记为107。应理解，在电镀发生之前，特征的深度较大。特征102a的深宽比是深度107除以关键尺寸106。
图1B-1D示出了可以在某些情况下使用的另外的示例性特征102b、102c和102d。这些特征与图1A中所示的特征的不同之处在于它们包括电绝缘材料110。该电绝缘材料可以是例如聚酰亚胺(PI)或光敏性聚酰亚胺(PSPI)。另外，图1B和图1C所示的特征具有非平坦的种子层104。图1D示出的特征102d在特征的整个底部上具有电绝缘材料110。在将来的处理中除去光致抗蚀剂和晶种边缘之后，电绝缘材料110将使特征102d中的镀敷金属105电隔离。在图1D中的特征102d是一种特征的示例，该特征可以在最终装置中主要用于结构目的而不是电气目的。
图1E-1H示出了不同特征形状的俯视图。图1E的特征是圆形的，图1F的特征是卵形的，图1G的特征是正方形，而图1H的特征是长方形。
可能希望进行电镀，以使所得的特征(例如，柱)在镀敷后都具有相同的凸块高度，其从公共参考平面开始测量。在一些其他情况下，可能期望电镀，使得与相对较宽的特征相比，相对较窄的特征在镀敷之后具有较高的凸块高度。凸块高度的这种差异可能是有利的，因为随后沉积在镀敷的特征(例如，锡或锡-银覆盖物)上的材料在随后的处理期间可能在不同尺寸的特征上不同地回流。例如，与较宽的镀敷柱上的较宽的SnAg覆盖物相比，在回流SnAg覆盖物时，较窄的镀敷柱上的较窄的SnAg覆盖物会损失更多的高度。因此，为了在SnAg覆盖物回流之后获得均匀的高度，有利的是确保与较宽的特征比，将较窄的特征镀敷到较高的高度。该结果使用传统的电镀技术很难或不可能获得(特别是在较窄的特征比较宽/较深的特征更浅的情况下)，因为较窄的特征通常以比较宽的特征低的速率镀敷。然而，本文所述的公开的超低对流镀敷阶段可用于实现该难的和期望的结果。
图2随着特征A和B经历各种处理步骤而示出了特征A和B。提供图2以说明为什么在某些实施方案中同时电镀较窄和较宽的特征可能是有利的，其中与较宽的特征比较，将较窄的特征镀敷至较高的凸块高度。在图2中，特征A和特征B一起提供在单个管芯上。管芯在衬底的表面上重复，包括在具有典型厚度的光致抗蚀剂的区域和具有相对较厚(例如较高)的光致抗蚀剂的区域中重复。与具有较薄/典型的光致抗蚀剂的区域相比，在光致抗蚀剂较厚的区域中，在光致抗蚀剂中形成的凹陷特征相对较深。在图2中，图片A、C、E和G示出了位于具有典型光致抗蚀剂厚度的区域中的管芯中的特征，而图片B、D、F和H示出了位于具有较厚的光致抗蚀剂的区域的管芯中的特征。特征A具有关键尺寸206a，并且特征B具有关键尺寸206b。关键尺寸206a和206b彼此不同，但是在衬底上的不同区域之间是一致的(例如，图片A中的关键尺寸206a与图片B中的关键尺寸206a相同)。
如图片A和B所示，在电镀之前，衬底201包括在其上的种子层204和光致抗蚀剂203图案化层。光致抗蚀剂203限定了将被填充的凹陷特征。在此示例中，特征A比特征B宽和深。如图片C和D所示，在将铜205电镀到特征中之后，存在高度间距211。该高度间距211表示特征A和特征B之间的高度差，如从公共参考平面开始测量的。高度间距211在被实现的情况下，在衬底上的不同区域之间应是一致的(例如，图片C中的高度间距211可以与图片D中的高度间距211相同)。如上所述，在许多情况下使用传统的镀敷技术很难或不可能达到该高度间距211。然而，通过包括如本文所述的超低对流阶段，可以实现这种高度间距211。
在将铜205电镀到特征中之后，如图片E和F所示，在铜205上沉积锡或锡银材料206。锡或锡银材料206可以在铜205上形成覆盖物。在某些情况下，可以使用常规技术沉积锡或锡银材料206。在其他情况下，可以使用在本文描述的技术(例如通过包括超低对流阶段)来沉积锡或锡银材料206。高度间距211可以在锡或锡银材料206的沉积期间基本保持(尽管在某些情况下可以收缩或增大)。在沉积锡或锡银材料206之后，衬底经历各种处理步骤以剥离光致抗蚀剂，清除种子层边缘并且使锡或锡银材料206回流。在回流之后，锡或锡银材料206具有圆顶形状，如图片G和H所示。如上所述，与较宽的特征A相比，较窄的特征B回流/收缩至较大程度。由于与特征A相比，特征B最初用铜205镀敷至较高凸块高度(使用公共参考平面)，所以特征A和B在回流操作后具有相同的凸块高度。如从图片G延伸到图片H的虚线所示，该均匀的凸块高度在衬底的所有区域上都是相同的。在各个实施方案中，可存在设置在铜205与锡或锡银材料206之间的其他金属或其他材料层。例如，在这些层之间通常使用镍。在某些示例中，特征包括堆叠件，该堆叠件依次具有铜/镍/锡或铜/镍/锡银。在另一个实施方案中，可以提供附加的铜层。在一些这样的实施方案中，特征包括堆叠件，该堆叠件依次具有铜/镍/铜/锡或铜/镍/铜/锡银。
在许多情况下，在回流操作之后(例如，当衬底如图片G和H所示时)，可以针对特定衬底计算最终的管芯内不均匀性。在这一点上，期望所有特征都为均匀凸块高度，如从公共参考平面开始测量的。
在某些实施方案中，在电镀过程中改变施加到衬底上的电流和/或电位可能是有利的。在某些情况下，衬底可以在恒定电位下浸入(例如，在衬底和参考电极之间)。在一些其他情况下，衬底可以在恒定电流或恒定电流密度下浸入。在某些情况下，随着衬底的浸入，电流或电流密度可能会逐渐增加(连续或逐步)。在某些情况下，可以在不向衬底施加电流或电位的情况下浸入衬底。在美国专利No.6,793,796和No.9,385,035中进一步讨论了衬底浸入，其中的每一个都通过引用将其全部内容并入本文。
在衬底浸入之后，施加到衬底的电流和/或电位可能改变。在许多情况下，可以以恒定的电流密度或恒定的电位电镀衬底。在一些情况下，可以在第一电流密度或电位下电镀衬底，然后在第二电流密度或电位下电镀衬底，等等，其中在镀敷的不同阶段施加不同的电流密度/电位。
在镀敷期间施加到衬底的电流和/或电位可以独立于对流状态而变化。但是，在某些情况下，电流和/或电位可能会结合对流状态而变化。在这种情况下，在对流状态改变的同时，施加到衬底的电流和/或电位改变。
图3A-3C示出了描绘使用本文所述的低对流技术进行电镀的方法的流程图。图3A的方法300a是最简单的方法。方法300a从操作301开始，在操作301中，将具有第一特征和第二特征的衬底容纳在电镀设备中。第一特征和第二特征彼此不同，例如，如上所述具有不同的关键尺寸和/或深度。第一特征和第二特征可以在单个管芯中一起提供。可以在衬底的表面上重复管芯。接下来，在操作303，将衬底浸入电解液中。在浸入过程中衬底可能会旋转，或者可能不会旋转。在浸入期间可以使用任何对流状态。在特定示例中，在浸入期间使用中等或高对流状态。在另一示例中，在浸入期间使用超低对流状态。如上所述，在浸入过程中，衬底可以被极化或可以不被极化，例如在某些情况下以恒定的电位或恒定的电流或电流密度进行。
在操作305，在施加超低对流状态的同时将金属电镀到衬底上。这是超低对流阶段。如上所述，许多不同的因素影响对流状态。例如，电解液通过电镀池的流速、衬底的旋转速率、电解液中的混合器旋转/移动的速率以及电解液和/或衬底的温度都会影响对流状态。这些因素中的一些因素(例如，转速)可能比其他因素(例如，电解液的温度)更容易控制/调节。
在超低对流阶段期间，第一特征和第二特征的扩散边界距离δ都相对较大。在一些情况下，δ可能接近光致抗蚀剂的高度，从而使δ对于第一特征和第二特征变得相对均匀。结果，第一特征和第二特征以基本均匀的速率镀敷。如果第一特征和第二特征处于相似的深度，则尤其如此。相反，在第一特征和第二特征的深度不同的情况下(尤其是在关键尺寸较宽的特征比关键尺寸较窄的特征更深的情况下)，与较宽的特征相比，δ会在较窄的特征上变小，从而促进了在较窄的特征内的更快的镀敷。使用其他方法很难或不可能实现这种现象。接下来，在操作309，从电解液除去衬底，并且方法300a完成。
图3B中所示的方法300b类似于图3A中的方法300a，并且为了简洁起见，仅讨论不同之处。在操作303将衬底浸入之后，方法300b继续到操作304，其中在施加中等或高对流状态的同时将金属电镀到衬底上。该初始中等或高对流阶段可用于建立自下而上的填充，从而确保电镀添加剂适当地分散到特征中，在极限电流特别低的情况下沉积金属，等等。在操作304施加中等或高对流状态后，该方法继续到操作305，在操作305，施加超低对流状态。图3B的方法300b的其余方面类似于相对于图3A的方法300a所描述的那些。
图3C的方法300c类似于图3B的方法300b。为了简洁起见，将仅描述不同之处。在操作305中施加超低对流状态之后，可以确定电镀处理是否完成。如果是，则该方法继续至操作309，在操作309中，从电解液中除去衬底。在这种情况下，方法300c简化为图3B的方法300b。在操作306处电镀尚未完成的情况下，方法300c继续至操作307，在操作307中施加中等或高对流状态。对流状态可以与在操作304期间施加的对流状态相同或不同。在一些情况下，在操作307期间施加的中等或高对流状态可以抵消某些晶片内不均匀性，该不均匀性可能是由于不均匀光致抗蚀剂沉积而产生。此外，与在没有这种操作的情况下进行的处理相比，在操作307期间施加的中等或高对流状态可以增加产量。
接下来，在操作308，可以确定电镀处理是否完成。如果是，则该方法继续至操作309，在操作309中，从电解液中除去衬底。如果镀敷还没有完成，则方法300c在操作305处继续，其中在将金属电镀到衬底上的同时再次施加超低对流状态。可以重复分别在操作305和307中施加的超低对流状态和中等或高对流状态，直到电镀完成并且从电解液中除去衬底为止。
在特定示例中，方法300c包括初始的中等或高对流阶段(操作304)、单个超低对流阶段(操作305)和最终的中等或高对流阶段(操作307)。在另一示例中，方法300c涉及初始的中等或高对流阶段(操作304)、多个超低对流阶段(操作305)以及在重复的超低对流阶段之间发生的多个中等或高对流阶段(操作307)。对流阶段可以重复/循环任何次数。在另一个示例中，可以省略方法300c的操作304，使得在浸入期间或刚好在浸入之后施加超低对流状态。
如上所述，在某些情况下，施加到衬底的电流可以在电镀过程中变化。在一示例中，方法300b或300c包括在操作305中在超低对流阶段期间向衬底施加相对较低的电流，以及在操作304和/或307中在中等或高对流阶段期间向衬底施加相对较高的电流。在特定示例中，方法300c涉及在操作304中在初始的中等或高对流阶段期间(例如，当极限电流相对较低时)向衬底施加相对低的电流，在操作305中在超低对流阶段期间向衬底施加相对低的电流，并且在操作307中在中等或高对流阶段向衬底施加相对较高的电流。
在一些实施方案中，在超低对流阶段期间，电流可以随着时间的推移缓慢增加。电流可以被控制为保持在极限电流附近但低于极限电流。在一示例中，施加的电流被控制为在超低对流阶段期间的瞬时极限电流的约85-95％之间(例如，在某些情况下为约90％)。随着镀敷的进行和特征变得更浅，极限电流增加，施加的电流也增加。
在一实现方式中，第一和第二特征的方位不同，并且对流状态随时间推移而变化，以便不同地影响不同的特征。图4A-4F示出了具有不同特征对的衬底的俯视图，为了说明的目的，这些特征在尺寸上被放大。具体地，图4A-4F示出了许多示例，其中第一特征和第二特征在衬底上的方位不同地设置。提供线415和线416是为了描述各种特征的方位。在图4A中，第一特征401是长方形，而第二特征402是正方形。第一特征401被定位为其长轴沿着线415定向。在图4B中，第一特征403和第二特征404都是矩形，其中第一特征403被定位为其长轴沿着线415定向，而第二特征404被定位为其长轴沿着线415定向。特征403和404被定位为彼此垂直。在图4C中，第一特征405是矩形，其长轴沿着线415定向，而第二特征406是圆形。在图4D中，第一特征407是矩形，其长轴沿着线415定向，而第二特征408是卵形，其长轴沿着线416、垂直于第一特征407定向。在图4E中，第一特征409和第二特征410均为卵形，其中第一特征409被定位为其长轴沿着线415定向，而第二特征410被定位为其长轴沿着线416、垂直于第一特征409定向。在图4F中，第一特征411是卵形，其长轴沿着线415定向，而第二特征412是圆形。提供这些特征的组合作为示例，并且不是意图进行限制。特征形状和方位的任何组合可受益于本文描述的技术。
在电镀时旋转衬底的情况下，可以随着衬底旋转及时调节对流状态，以便有利于在一个特征上沉积而不是在另一特征上沉积。特征的不同方位以及通过电镀池的定向流动可能有助于该结果。在通过电镀池的流动具有方向性的横流分量(例如，使电解液从入口侧流向出口侧，其中入口侧和出口侧位于衬底上方位角相对的周边位置附近，以使电解液可以以剪切方式沿着衬底的镀敷表面流动)的情况下，可以调节对流状态，以便在特征相对于横流处于第一位置时，施加相对较低的对流状态(在某些情况下为如上所述的超低对流状态)，而当特征相对于横流处于第二位置时，施加相对较高的对流状态(例如，中等或高对流状态)。在以下美国专利和专利申请中进一步描述了具有定向性横流的电镀池，其各自通过引用并入本文：美国专利No.9,624,592，名称为“CROSS FLOW MANIFOLD FORELECTROPLATING APPARATUS”；2015年10月27日提交的美国专利申请No.14/924,124，名称为“EDGE FLOW ELEMENT FOR ELECTROPLATING APPARATUS”；2016年5月20日提交的美国专利申请No.15/161,081，名称为“DYNAMIC MODULATION OF CROSS FLOW MANIFOLD DURINGELECTROPLATING”；2016年8月1日提交的美国专利申请No.15/225,716，名称为“DYNAMICMODULATION OF CROSS FLOW MANIFOLD DURING ELECTROPLATING”；2017年1月23日提交的美国专利申请No.15/413,252，名称为“MODULATION OF APPLIED CURRENT DURING SEALEDROTATIONAL ELECTROPLATING”。
关于图5A-5D描述了一个示例。图5A-5D示出了具有第一特征501和第二特征502的衬底，其中第一特征和第二特征501和502为矩形形状并且彼此垂直地定位。线516表示横流电解液横穿衬底的镀敷面的方向。在图5A中，衬底处于第一方位，在图5B中，衬底处于第二方位，该第二方位从第一方位顺时针旋转90°，在图5C中，衬底处于第三方位，该第三方位从第二方位顺时针旋转90°，而在图5D中，衬底处于第四方位，该第四方位从第三方位顺时针旋转90°。随着电镀处理的进行，可以使衬底旋转通过图5A-5D所示的不同方位。
当衬底处于如图5A和5C所示分别在第一方位和第三方位时，电解液横流与第二特征502的长轴对齐，垂直于第一特征501的长轴。在这些方位中，与第一特征501相比，对流状态优先影响第二特征502的扩散边界距离δ。相比之下，当衬底处于如图5B和5D所示分别处于第二方位和第四方位时，电解液横流与第一特征501的长轴对齐，垂直于第二特征502的长轴。在这些方位中，与第二特征502相比，对流状态优先地影响第一特征501的δ。
在各个示例中，对流状态随着衬底旋转通过不同的方位而被调节，以便有利于在一个特征上沉积而不是在另一个特征上沉积。在一个示例中，当衬底如图5A和图5C所示分别处于第一方位和第三方位时，施加超低对流状态，而当衬底如图5B和图5D所示分别处于第二方位和第四方位时，施加中等或高对流状态。超低对流状态会增大特征内的δ，尽管第二特征502内的δ比第一特征501内的δ增大至更大的程度，这是因为当施加超低对流状态时，电解液横流与第二特征502的长轴对准。增加的δ总体上减慢了镀敷，并且导致与第一特征501相比，第二特征502内的镀敷优先减慢。相反，中等或高对流状态降低了特征内的δ，尽管第一特征501内的δ比第二特征502中的δ降低至更大的程度，因为当施加中等或高对流状态时，电解液的横流与第一特征501的长轴对准。较低的δ增加了总的镀敷速率，并且与第二特征502相比，优选地增加了第一特征501内的镀敷速率。当衬底旋转并且对流状态循环时，这些效果相结合而导致第一特征501内的相对较高的镀敷速率和第二特征502内的相对较低的镀敷速率。这些效果可以适用于特征的任何组合，包括但不限于图4A-4F所示的特征。
在某些情况下，可以使用该相同的技术以导致在从不同的深度和/或关键尺寸开始的特征上的(与对流状态不随衬底旋转而调节的情况相比)更均匀的凸块高度，如从公共参考平面开始测量的。例如，如果在特定衬底上进行电镀处理会导致具有不同初始深度和/或关键尺寸的两个特征之间的凸块高度不均匀，则可以修改电镀处理以随衬底旋转及时地调节对流状态，以利于特征中的沉积，否则镀敷将不足。可以使用该相同的技术在一个特征中的镀敷金属与另一特征中的镀敷金属之间实现特定的所需高度间距。这对于例如上面相对于图2描述的原因，可能是期望有的。
在对流状态随衬底旋转而调节的情况下，选择一种相对较快地影响状态的调节对流状态的方法可能是有益的。快速调节对流状态的一种简单方法是提高和/或降低(或停止)通过电镀池的电解液的流速。较高的电解液流速对应于更显著的对流状态。调节对流状态的另一种方式是增加和/或降低衬底旋转的速率或频率，或者电镀池内的旋转器/桨叶/混合器/剪切板旋转的速率或频率。类似地，在对流是由桨叶、剪切板或类似的混合机构引起的情况下，对流状态会受到混合机构与衬底之间的距离的影响。通常，衬底和混合机构之间的距离越长导致对流越低，反之亦然。调节对流状态的另一种方法是调节电镀设备的相关几何尺寸。在电解液流过狭窄的间隙(例如，在衬底和离子阻性元件之间)的一些示例中，改变间隙的尺寸会影响对流状态。具体地，增加间隙的高度导致在衬底表面处较低的剪切速度/相对较低的对流状态(假设通过间隙的电解液流速恒定)。相反，减小间隙的高度会提高电解液在衬底附近的剪切速度，从而提供相对较大的对流状态(假设通过间隙的电解液流速恒定)。相对于图8描述了利用流过这种间隙的电解液流的示例设备。上面描述了其他调节对流状态的方法。
实验
图6A和6B一起示出了所公开的超低对流电镀技术的某些优点。这些图的每一个都示出了在所测试的衬底上实现的凸块高度分布。每个图还描绘了电镀之后的示例特征的截面图。测试的衬底包括两种不同的特征尺寸。特征A是具有约45μm×55μm的开口的长方形特征，而特征B是具有约30μm×40μm的开口的长方形特征。电镀前，特征A和特征B均深约50μm。
图6A示出了在对流高对流状态下镀敷的衬底的凸块高度分布。将两个特征镀敷到不同的凸块高度，与较窄的特征B相比，将较宽的特征A镀敷到较高的凸块高度。图6B示出了使用本文所述的混合对流技术(包括超低对流阶段)镀敷的衬底的凸块高度分布。在这种情况下，特征A和B镀敷到相同的凸块高度，如凸块高度分布中的较大重叠所示。在此示例中，相对于特征B，超低对流状态减慢了特征A中的沉积，从而使特征A和B中的沉积速率更加均匀(与仅使用高对流的情况相比)。尽管超低对流状态可能会减慢两个特征中的镀敷速率，但此类状态对较宽的特征具有更明显的影响，使得能调整相对沉积速率，以实现不同尺寸特征的所需相对填充速率和凸块高度。以前使用传统的电镀技术无法获得该结果。
图6A和6B所示的镀敷结果涉及电镀铜。尽管这些图显示了超低对流镀敷方法可用于在不同尺寸的特征之间实现均匀的凸块高度，但应理解，这些相同的方法可用于达到不同特征之间特定的所需高度间距，例如相关于图2所描述的。这可以通过控制对流状态和改变对流状态的时间来实现。在这种情况下，可能希望确保在电镀铜结束时特征B比特征A高出特定高度间距。然后可以在铜层上沉积锡或锡银覆盖层，然后在除去光致抗蚀剂之后使其回流。由于尺寸不同的特征将使覆盖层回流至不同的程度，因此目标间距高度可以确保在覆盖层回流后，这些特征的高度相同。
设备
本文中所描述的方法可以通过任何合适的设备来执行。根据本发明的实施方案，合适的设备包括用于完成处理操作的硬件和具有用于控制处理操作的指令的系统控制器。例如，在一些实施方案中，硬件可以包括包含在处理工具的一个或多个处理站。
图7示出了其中可能发生电镀的电镀池的示例。电镀设备通常包括一个或多个电镀单元，在其中对衬底(例如，晶片)进行处理。为保持清晰，图7仅示出了一个电镀池。为了优化自下而上的电镀，将添加剂(例如，促进剂、抑制剂和平整剂(levelers))加入到电解液中；然而，具有添加剂的电解液会与阳极以不期望的方式发生反应。因此，电镀池的阳极区和阴极区有时通过膜分离，使得可以在每个区域中使用不同组成的镀液。在阴极区域内的镀液被称为阴极电解液；而在阳极区内的镀液被称为阳极电解液。可以使用多个工程设计以将阳极电解液和阴极电解液引入电镀设备中。
参考图7，示出了根据一实施方案的电镀设备701的示意性横截面图。镀浴703包含电镀液(其具有本文提供的组合物)，其以液面705示出。该容器的阴极电解液部适于将衬底接收在阴极电解液内。晶片707浸入镀液中，并通过例如安装在可旋转心轴711上的“翻盖式”衬底保持器709保持，从而使得翻盖式衬底保持器709能与晶片707一起旋转。具有适合于与本发明一起使用的方面的翻盖式电镀设备的一般说明详细描述于授权给Patton等人的美国专利6,156,167以及授权给Reid等人的美国专利No.6,800,187中，这些文献通过引用将其全部内容并入本文中。
阳极713在镀浴703内被布置在晶片下方，并通过膜715(优选离子选择性膜)与晶片区分隔开。例如，可使用NafionTM阳离子交换膜(CEM)。阳极膜下面的区域通常被称为“阳极室”。离子选择性阳极膜715使得在镀敷池的阳极区和阴极区之间能离子连通，同时防止在阳极处产生的颗粒进入晶片附近位置并污染晶片。在镀敷过程中重新分配电流流量并由此改善镀敷均匀性方面，阳极膜也是有用的。在授权给Reid等人的美国专利6,126,798和6,569,299中提供了合适的阳极膜的详细描述，两者的全部内容都通过引用并入本发明。例如阳离子交换膜之类的离子交换膜是特别适合于这些应用的。这些膜通常是由离聚物材料制成的，离聚物材料如含有磺酸基的全氟化共聚物(如NafionTM)、磺化聚酰亚胺类、和本领域技术人员公知的适合于阳离子交换的其它材料。选择的合适的NafionTM膜的实例包括可得自Dupont de Nemours Co.的N324和N424膜。
在镀敷过程中，来自镀液的离子被沉积在衬底上。金属离子必须扩散通过扩散边界层并进入TSV孔或其他特征。协助扩散的一种典型的方式是通过由泵717提供的电镀液的对流流动。另外，可以使用振动搅动或声波搅动构件，也可使用晶片旋转。例如，振动换能器708可以被附接到翻盖式衬底保持器709。
镀液经由泵717连续被提供到镀浴703。通常，该镀液向上流动穿过阳极膜715和扩散板719至晶片707的中心，然后径向向外并跨过晶片707流动。镀液也可以从镀浴703的侧面被提供至该浴的阳极区域。镀液然后溢出镀浴703到溢流储液器721中。镀液然后被过滤(未示出)并返回到泵717，从而完成镀液的再循环。在镀池的某些配置中，不同的电解液通过其中容纳阳极的镀池的部分循环，同时谨慎地使用渗透膜或离子选择性膜防止与主要的镀液混合。
参比电极731在单独的室733中位于镀浴703的外部，该室通过从主镀浴703溢流而被补充。替代地，在一些实施方案中，参比电极尽可能靠近衬底表面定位，并且参比电极室经由毛细管或通过其它方法连接到晶片衬底的侧面或在晶片衬底的正下方。在一些优选的实施方案中，该设备还包括接触感测引线，该接触感测引线连接到该晶片周缘并被构造为感测在晶片周缘的金属籽晶层的电位，但不携带任何电流到晶片。
当以受控的电位进行电镀是合乎期望时，通常采用参比电极731。参比电极731可以是各种常用类型中的一种，例如，汞/硫酸汞电极、氯化银电极、饱和甘汞电极或铜电极。在一些实施方案中，除了所述参比电极外，还可以使用与晶片707直接接触的接触感测引线，以实现更精确的电位测量(未示出)。
直流电源735可以被用于控制流动至晶片707的电流。电源735具有通过一个或多个滑环、电刷和触点(未示出)电连接到晶片707的负输出引线739。电源735的正输出引线741电连接到位于镀浴703中的阳极713。电源735、参比电极731和接触感测引线(未示出)可以被连接到系统控制器747，所述系统控制器除了其他功能，还允许调节提供给电镀池的元件的电流和电位。例如，控制器可以允许在电位受控和电流受控方案中电镀。该控制器可以包括程序指令，该程序指令指定需要被施加到电镀池的各种元件的电流和电压电平以及需要改变这些电平的时间。当施加正向电流时，电源735使晶片707偏置以使其相对于阳极713具有负电位。这导致电流从阳极713流动至晶片707，且电化学还原反应(例如Cu2++2e-＝Cu0)发生在晶片表面(阴极)上，从而导致在晶片的表面上的导电层(例如铜)的沉积。惰性阳极714可以被安装在镀浴703内的晶片707下面，并通过膜715与晶片区分离。
该设备还可以包括用于将镀液的温度保持在特定水平的加热器745。镀液可用于将热传递到镀浴中的其它元件。例如，当晶片707被装入到镀浴中时，加热器745和泵717可以接通，以使镀液通过电镀设备701循环，直到在整个设备中的温度变得大致均匀为止。在一个实施方案中，加热器连接到系统控制器747。系统控制器747可以被连接到热电偶以接收在电镀设备内的镀液温度的反馈并确定对于额外的加热的需求。
控制器通常会包括一个或多个存储器设备和一个或多个处理器。该处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等等。在某些实施方案中，控制器控制电镀设备的所有活动。可以将包含根据本发明实施方案的用于控制过程操作的指令的非暂时性机器可读介质耦合到系统控制器上。
通常会存在与控制器747相关联的用户界面。用户界面可以包括显示屏幕、设备和/或工艺条件的图形软件显示器和用户输入设备，诸如指针设备、键盘、触摸屏、麦克风等。用于控制电镀工艺的计算机程序代码可以用任何常规的计算机可读编程语言写入，该计算机可读编程语言例如，汇编语言、C、C++、Pascal、Fortran或其它。编译后的目标代码或脚本由处理器执行以执行在程序中识别的任务。可以根据本文的实施方案使用的镀覆设备的一个示例是Lam Research Saber工具。可以在形成较大电沉积设备的部件中执行电沉积。
图8描绘了根据某些实施方案的电镀设备的简化横截面视图。设备包括电镀池801，其中衬底802定位于衬底保持器803中。衬底保持器803通常被称为杯，并且其可以在其外围支撑衬底802。阳极804定位在电镀池801的底部附近。阳极804通过由膜框架806支撑的膜805与衬底802分离。膜框架806有时被称为阳极室膜框架，因为其限定容纳阳极的阳极室的顶部。此外，阳极804通过离子阻性元件807与衬底802分离。离子阻性元件807包括开口，该开口允许电解液行进通过离子阻性元件807以撞击在衬底802上。前侧插入件808定位在离子阻性元件807上方，靠近衬底802的外围。前侧插入件808可以是环形的，并且在方位角上可以是不均匀的，如图所示。前侧插入件808有时也称为横流限制环。
阳极室812在膜805下方，并且是在阳极804所在的位置。离子阻性元件歧管811在膜805上方且在离子阻性元件807下方。冲洗槽816将阴极电解液输送至离子电阻元件歧管811，并可以在电镀期间起到冲洗膜805的作用。在该示例中，冲洗槽816由穿过阴极电解液入口818的电解液供给。横流歧管810在离子阻性元件807上方且在衬底802下方。横流歧管的高度被认为是在衬底802和离子阻性元件807的平面之间的距离(不包括离子阻性元件807的上表面上的肋815，如果肋存在的话)。在某些情况下，横流歧管的高度可能在约1mm至4mm之间，或者在约0.5mm至15mm之间。横流歧管810在其侧面上由前侧插入件808限定，前侧插入件808用于将横流电解液容纳在横流歧管810内。横流歧管810的侧入口813在方位角上与横流歧管810的侧出口814相对地设置。侧入口813和侧出口814可以至少部分地由前侧插入件808形成。如在图8中的箭头所示，电解液从阴极电解液入口818行进通过侧入口813，进入横流歧管810，并流出侧出口814。此外，电解液可以行进通过一个或多个入口到达离子阻性元件歧管811(例如冲洗槽816的入口和/或其他入口)，进入离子阻性元件歧管811，通过离子阻性元件807中的开口，进入横流歧管810，并从侧出口814流出。电解液在通过侧出口814之后，溢出堰壁809。电解液可以被回收和再循环。
在某些实施方案中，离子阻性元件807使得在衬底(阴极)附近的电流源近似于几乎恒定且均匀，并且因此可以被称为高电阻虚拟阳极(HRVA)或在某些情况下称为离子通道电阻元件(CIRP)。通常，将离子阻性元件807相对于晶片紧邻放置。相反，与衬底有相同的紧邻程度的阳极将明显不大可能向晶片提供几乎恒定的电流，而将仅在阳极金属表面上支撑恒定的电位平面，从而使得在从阳极平面到端点(例如，到晶片上的外围接触点)的净电阻较小的情况下电流最大。因此，尽管将离子阻性元件807称为高电阻虚拟阳极(HRVA)，但这并不意味着两者在电化学上是可互换的。在某些操作条件下，离子阻性元件807将更紧邻虚拟均匀电流源，并且可能更好地描述为虚拟均匀电流源，而几乎恒定的电流从离子阻性元件807的整个上平面提供。
离子阻性元件807包含微尺寸(通常小于0.04”)通孔，所述通孔在空间上和离子上彼此隔离，并且在许多但不是所有的实现方式中不会在离子阻性元件的主体内形成互连通道。这样的通孔通常被称为非连通通孔。它们通常沿一维延伸，通常但不一定垂直于晶片的镀敷表面(在一些实施方案中，非连通孔相对于晶片成一定角度，该晶片通常平行于离子阻性元件的前表面)。通常，通孔彼此平行。通常，通孔以正方形阵列布置。其他时候，布局呈偏移螺旋图案形式。这些通孔与3-D多孔网络(其中的通道在三个维度上延伸并形成相互连接的孔结构)不同，因为通孔可重组平行于其中的表面的离子电流和(在某些情况下)流体流，并使电流和流体流向晶片表面的路径变直。然而，在某些实施方案中，具有互连的孔网络的这种多孔板可以用作离子阻性元件。当从板的顶表面到晶片的距离较小时(例如，间隙大约为晶片半径的大小的1/10，例如小于约5mm)，电流和流体流的发散都受到离子阻性元件通道局部限制、被赋予离子阻性元件通道并与离子阻性元件通道对齐。
一个示例性离子阻性元件807是由固体、无孔的具有离子阻性和电阻性的介电材料制成的圆盘。该材料在使用的镀液中也是化学稳定的。在某些情况下，离子阻性元件807由陶瓷材料(例如，氧化铝、氧化锡、氧化钛或金属氧化物的混合物)或塑性材料(例如，聚乙烯、聚丙烯、聚偏二氟乙烯(PVDF)、聚四氟乙烯、聚砜、聚氯乙烯(PVC)、聚碳酸酯等)制成，具有介于约6,000-12,000之间的不连通的通孔。在许多实施方案中，离子阻性元件807与晶片基本上共延伸(例如，当与300mm晶片一起使用时，离子阻性元件807具有约300mm的直径)，并且紧邻晶片(例如，在晶片面朝下的电镀设备中的晶片正下方)放置。优选地，晶片的经镀敷表面位于最接近的离子阻性元件表面的约10mm之内，更优选地在约5mm之内。为此，离子阻性元件807的顶表面可以是平坦的或基本平坦的。离子阻性元件807的顶表面和底表面两者通常都是平坦的或基本平坦的。然而，在许多实施方案中，离子阻性元件807的顶表面包括一系列线性肋，如下文进一步描述的。
如上所述，板的总离子和流动阻力取决于板的厚度以及总孔隙率(可用于流过板的面积的比例)和孔的尺寸/直径。孔隙率较低的板将具有较高的撞击流速和离子电阻。比较具有相同孔隙率的板，具有较小直径的1-D孔(因而有更多数量的1-D孔)的板将使得在晶片上具有更微级均匀的电流分布，因为存在更多的单独电流源，其充当可以散布在同一间隙上的更多的点源，并且总压降也更高(高粘性流阻)。
在一些情况下，离子阻性元件807的约1-10％是离子电流可以通过的开口区域(如果没有其他元件阻塞开口，则是电解液可以通过的开口区域)。在特定实施方案中，约2-5％的离子阻性元件807是开口区域。在特定示例中，离子阻性元件807的开口区域为约3.2％，有效的总开口截面面积为约23cm2。在一些实施方案中，在离子阻性元件807中形成的非连通孔具有约0.01至0.08英寸的直径。在某些情况下，孔的直径为约0.02至0.03英寸，或在约0.03-0.06英寸之间。在各种实施方案中，孔的直径最大为离子阻性元件807与晶片之间的间隙距离的约0.2倍。这些孔的横截面通常是圆形的，但不是必须的。此外，为了简化构造，离子阻性元件807中的所有孔可以具有相同的直径。然而，不必是这种情况，并且孔的单个尺寸和局部密度都可以在离子阻性元件的整个表面上变化，这具体取决于特定的要求。
图8所示的离子阻性元件807包括延伸到页面内/延伸出页面的一系列线性肋815。肋815有时被称为突起。肋815定位于离子阻性元件807的顶表面上，并且在许多情况下其定位成使得其长度(例如，它们的最长尺寸)垂直于横流电解液的方向。在特定实施方案中，肋815可以被定位成使得它们的长度平行于横流电解液的方向。肋815影响横流歧管810内的流体流动和电流分布。例如，电解液的横流主要被限制在肋815的顶表面上方的区域，从而在该区域中产生高速率的电解液横流。在相邻的肋815之间的区域中，通过离子阻性元件807向上传送的电流在被传送到衬底表面之前被重新分配，变得更加均匀。
在图8中，横向流动的电解液的方向是从左到右(例如，从侧入口813到侧出口814)，并且肋815被定位成使得它们的长度延伸到页面内/页面外。在某些实施方案中，肋815的宽度(在图8中从左至右测量)可以在约0.5mm至1.5mm之间，或者可以在约0.25mm至10mm之间。肋815的高度(在图8中按上下方向测量)可以在约1.5mm至3.0mm之间，或者在约0.25mm至7.0mm之间。肋815的高度与宽度的高宽比(高度/宽度)可以在约5/1至2/1之间，或者在约7/1至1/7之间。肋815的节距可以在约10mm至30mm之间，或者可以在约5mm至150mm之间。肋815可以具有可变的长度(进/出在图8的页面的方向进行测量)，该可变的长度延伸跨越离子阻性元件807的表面。肋815的上表面与衬底802的表面之间的距离可以是介于约1mm至4mm之间，或介于约0.5mm至15mm之间。肋815可以设置在与衬底约共同延伸的区域上，如图8所示。离子阻性元件807中的通道/开口可以定位在相邻的肋815之间，或者它们可以延伸穿过肋815(换句话说，肋815可以被导通或可以不导通)。在一些其他实施方案中，离子阻性元件807可以具有平坦的上表面(例如，不包括肋815)。图8所示的包括在其上具有肋的离子阻性元件的电镀设备在名称为“ENHANCEMENT OF ELECTROLYTE HYDRODYNAMICS FOREFFICIENT MASS TRANSFER DURING ELECTROPLATING,”的美国专利No.9,523,155中进一步讨论，其通过引用全文并入本文。
该设备可以包括特定应用所需的各种附加元件。在一些情况下，可以在横流歧管内靠近衬底的外围设置边缘流动元件。边缘流动元件的形状和位置可以被设置成促进在衬底的边缘附近的高度的电解液流动(例如，横流)。在某些实施方案中，边缘流动元件可以是环形或弧形的，并且可以是方位角上均匀的或不均匀的。边缘流动元件在2015年10月27日提交的名称为“EDGE FLOW ELEMENT FOR ELECTROPLATING APPARATUS”的美国专利申请No.14/924,124中进一步讨论，其通过引用全文并入本文。
在某些情况下，该设备可以包括用于临时密封横流歧管的密封构件。密封构件可以是环形或弧形的，并且可以被定位成靠近横流歧管的边缘。环形密封构件可密封整个横流歧管，而弧形密封构件可对横流歧管的一部分进行密封(在某些情况下，侧出口保持打开状态)。在电镀期间，密封构件可以重复地接合和分离，以密封和拆封横流歧管。可以通过移动衬底保持器、离子阻性元件、前侧插入件或设备的与密封构件接合的其他部分来接合和分离密封件。在以下美国专利申请中进一步讨论了密封构件和调节横流的方法：2016年8月1日提交的名称为“DYNAMIC MODULATION OF CROSS FLOW MANIFOLD DURINGELECTROPLATING”的美国专利申请No.15/225,716；和2016年5月20日提交名称为“DYNAMICMODULATION OF CROSS FLOW MANIFOLD DURING ELECTROPLATING”的美国专利申请No.15/161,081，所述专利文献中的每一个均通过引用全文并入本文。
在各种实施方案中，可提供一个或多个电解液射流以将额外的电解液输送到离子阻性元件上方。电解液射流可在接近衬底的外围或在更靠近衬底的中心的位置处或两者上输送电解液。电解液射流可在任何位置上取向，并且可以输送横流的电解液、撞击的电解液或其组合。电解液射流在2017年3月9日提交的名称为“ELECTROPLATING APPARATUS ANDMETHODS UTILIZING INDEPENDENT CONTROL OF IMPINGING ELECTROLYTE”的美国专利申请No.15/455,011中进一步描述，该专利申请通过引用全文并入本文。
图9示出了示例性电沉积设备的俯视示意图。电沉积设备900可以包括三个独立的电镀模块902、904和906。电沉积设备900还可以包括被配置用于各种处理操作的三个独立的模块912、914和916。例如，在一些实施方案中，模块912、914和916中的一个或多个可以是旋转漂洗干燥(SRD)模块。在其它实施方案中，模块912、914和916中的一个或多个可以是后电填充模块(PEM)，每个被配置成在衬底已经通过电镀模块902、904和906中的一个处理后，对衬底执行操作，诸如倒角边缘除去、背面蚀刻和酸清洁。
电沉积设备900包括中央电沉积室924。中央电沉积室924是容纳用作电镀模块902、904和906中的电镀液的化学溶液的室。电沉积设备900还包括配料系统926，配料系统926可以存储和输送用于电镀液的添加剂。化学稀释模块922可以存储和混合待用作蚀刻剂的化学品。过滤和泵送单元928可以过滤中央电沉积室924的电镀液，并将其泵送至电镀模块。
系统控制器930提供操作电沉积设备900所需的电子和界面控件。系统控制器930(其可以包括一个或多个物理或逻辑控制器)控制电镀设备900的属性的一些或全部。
用于监控处理的信号可以通过系统控制器930的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制处理的信号可以通过处理工具的模拟和数字输出连接件输出。可被监控的处理工具传感器的非限制性实施例包括质量流量控制器、压力传感器(例如压力计)、热电偶、光学位置传感器等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用以维持处理条件。
传递(hand-off)工具940可以从诸如盒942或盒944之类的衬底盒选择衬底。盒942或944可以是前开式标准盒(FOUP)。FOUP是设计用来可靠且安全地将衬底保持在受控环境中并使得衬底能被移除以通过配备有适当的装载口和自动装卸系统的工具进行处理或测量的封装件。传递工具940可以使用真空附着件或一些其它附连机构保持衬底。
传递工具940可以与晶片装卸站932、盒942或944、传送站950或对准器948连接。传递工具946可以从传送站950获得衬底。传送站950可以是狭槽或位置，传递工具940和946可以往来于传送站950传送衬底而不通过对准器948。然而，在一些实施方案中，为了确保在衬底适当地对准传递工具946以精确地传送到电镀模块，传递工具946可以使衬底与对准器948对准。传递工具946也可以将衬底传送到电镀模块902、904或906中的一个，或传送到被构造成用于各种处理操作的三个独立模块912、914和916中的一个。
根据上述方法的工艺操作的示例可以如下进行：(1)将铜或另一种材料电沉积到电镀模块904中的衬底上；(2)在模块912的SRD中冲洗并干燥衬底；以及(3)在模块914中执行边缘斜角除去。
被配置为使得衬底能顺序地通过电镀、漂洗、干燥和PEM处理操作的高效循环的设备可用于在制造环境中使用的实现方式。为了实现这一点，模块912可以被配置成为旋转漂洗干燥机和倒角边缘移除室。利用这样的模块912，衬底将只需要在电镀模块904和模块912之间进行传送以进行镀铜和EBR操作。在一些实施方案中，本文描述的方法将在包括电镀设备和步进器的系统中实现。
系统控制器
在一些实现方式中，控制器是系统的一部分，该系统可以是上述实施例的一部分。这种系统可以包括半导体处理设备，该半导体处理设备包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种组件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制处理气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其它转移工具和/或与具体系统连接或通过接口连接的装载锁。
广义而言，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)传送到控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方(recipe)的一部分。
在一些实现方式中，控制器可以是与系统集成、耦合或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦合。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，从而可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监控制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括局域网或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传送到系统。在一些实施例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而为分布式，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的实施例可以是与结合以控制室上的工艺的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
在非限制性的条件下，示例的系统可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属镀敷室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其它的半导体处理系统。
如上所述，取决于工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其它的工具电路或模块、其它工具组件、组合工具、其它工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
上述的各种硬件和方法的实施方案可以与光刻图案化工具或过程结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必要地，但这些工具/工艺将在共同的制造设施中一起使用或操作。
膜的光刻图案化通常包括以下步骤中的一些或全部，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，其上形成有氮化硅膜的衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或其它合适的固化工具固化光致抗蚀剂；(3)使用诸如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或x-射线；(4)使抗蚀剂显影以便选择性地除去抗蚀剂并且从而使用例如湿式工作台或喷射显影器之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具除去抗蚀剂。在一些实施方案中，可灰化硬掩模层(例如无定形碳层)和另一种合适的硬掩模(例如抗反射层)可以在施加光致抗蚀剂之前沉积。
应当理解的是，本文所述的配置和/或方法本质上是示例性的，并且这些具体实施方案或实施例不应被认为是限制性的，因为许多变化是可能的。本文中所描述的具体例程或方法可表示任何数量的处理策略中的一种或多种。因此，所说明的各种操作可以按所说明的顺序、以其它顺序、并行、或在某些情况下省略执行。类似地，上述工艺的顺序可以改变。某些参考文献已通过引用并入本文。应当理解，在这些参考文献中做出的任何免责声明或否认不一定适用于本文所述的实施方案。类似地，在本文的实施方案中可以省略在这些参考文献中根据需要描述的任何特征。
本公开的内容主题包括各种处理、系统和配置，以及本文公开的其它特征、功能、操作和/或属性以及任何和所有的等同物的所有新颖的和非显而易见的组合和子组合。

Claims (15)

1.一种将材料电镀到衬底上的方法，该方法包括：
将所述衬底提供至电镀设备，其中，所述衬底是半导体衬底，所述半导体衬底包括凹陷到所述衬底的表面中的多个特征；
将所述衬底浸入所述电镀设备内的电解液中；
在第一阶段中，在使电解液在电镀设备内或通过电镀设备流动以在所述衬底的所述表面上提供中等或高对流状态的同时，将所述材料电镀到所述衬底上；
当满足第一切换条件时，从所述第一阶段切换至第二阶段；
在所述第二阶段中，在使电解液在所述电镀设备内或通过所述电镀设备流动以在所述衬底的所述表面提供超低对流状态的同时，将所述材料电镀到所述衬底上，
其中在所述超低对流状态下，靠近所述衬底的所述表面的电解液流呈层状，并且在所述特征内的所述电解液中的金属离子的质量传递在所述特征的深度的至少75％上是扩散占优势而不是对流占优势，并且
与所述超低对流状态相比，所述中等或高对流状态对所述衬底的所述表面提供更大的对流；以及
从所述电解液中除去所述衬底；
其中，当满足以下条件中的至少一个时，满足所述第一切换条件：
(a)所述电解液已充分扩散到所述特征中，
(b)施加到所述衬底的电流低于切换到所述第二阶段时将经历的极限电流，或者
(c)至少包含抑制剂的有机镀敷添加剂在所述特征内稳定。
2.根据权利要求1所述的方法，其中在所述第一阶段期间施加高对流状态，其中在所述高对流状态下，(i)靠近所述衬底的所述表面的电解液流是湍流的，和/或(ii)靠近所述衬底的所述表面的电解液流的速度与达到湍流时的速度相差在10％以内。
3.根据权利要求1所述的方法，其中在所述第一阶段期间施加中等对流状态，其中在所述中等对流状态下，所述特征内的所述电解液中的金属离子的质量传递在所述特征的深度的50％或者不到50％上是扩散占优势而不是对流占优势。
4.根据权利要求1-3中任一项所述的方法，其中，在以下情况下满足所述第一切换条件：
(a)所述电解液已充分扩散到所述特征中，
(b)施加到所述衬底的电流低于切换到所述第二阶段时将经历的极限电流，以及
(c)至少包含抑制剂的有机镀敷添加剂在所述特征内稳定。
5.根据权利要求1-3中任一项所述的方法，其还包括：
当满足第二切换条件时，从所述第二阶段切换至第三阶段；以及
在所述第三阶段中，在使电解液在所述电镀设备内或通过电镀设备流动以在所述衬底的所述表面提供中等或高对流状态的同时，将所述材料电镀到所述衬底上；
其中，所述特征包括第一特征和第二特征，与所述第二特征相比，所述第一特征具有更宽的关键尺寸，所述第一特征和所述第二特征各自具有从公共参考平面开始测量的瞬时高度，其中，当所述第二特征的瞬时高度与所述第一特征的瞬时高度之差达到目标高度间距时，满足所述第二切换条件。
6.根据权利要求5所述的方法，其中，所述目标高度间距为至少0.5μm。
7.根据权利要求6所述的方法，其中，所述目标高度间距为至少1μm。
8.根据权利要求6所述的方法，其中所述第一特征的所述关键尺寸比所述第二特征宽至少20μm，并且其中所述目标高度间距为至少2μm。
9.根据权利要求5所述的方法，其中，所述第二切换条件考虑了所述衬底的目标晶片内不均匀性。
10.根据权利要求1-3中任一项所述的方法，其中，所述特征包括第一特征和第二特征，其中，与所述第二特征相比，所述第一特征具有更宽的关键尺寸。
11.根据权利要求10所述的方法，其中，所述特征被限定在光致抗蚀剂层中，所述方法还包括：
在从所述电解液中除去所述衬底后，在沉积在所述特征中的所述材料上形成覆盖层；
在形成所述覆盖层后，从所述衬底的所述表面除去光致抗蚀剂；以及
使所述覆盖层回流。
12.根据权利要求11所述的方法，其中在使所述覆盖层回流之后，所述第一特征和所述第二特征之间的高度间距小于在使所述覆盖层回流之前，其中所述高度间距被测量为从公共参考平面开始测量的所述第一特征的瞬时高度和所述第二特征的瞬时高度之间的距离。
13.根据权利要求11或12所述的方法，其中在使所述覆盖层回流之前，所述第一特征和所述第二特征之间的高度间距为至少2μm，并且其中，在使所述覆盖层回流之后，所述第一特征和所述第二特征之间的高度间距为0.5μm或更小。
14.根据权利要求13所述的方法，其中在使所述覆盖层回流之后，所述第一特征和所述第二特征之间的所述高度间距为0.1μm或更小。
15.一种用于将材料电镀到衬底上的设备，所述设备包括：
电镀室；
衬底支撑件；和
控制器，其被配置为：
使所述衬底被提供至电镀设备，其中，所述衬底是半导体衬底，所述半导体衬底包括凹陷到所述衬底的表面中的多个特征；
使所述衬底浸入所述电镀设备内的电解液中；
在第一阶段中，在使电解液在电镀设备内或通过电镀设备流动以在所述衬底的所述表面上提供中等或高对流状态的同时，使所述材料电镀到所述衬底上；
当满足第一切换条件时，从所述第一阶段切换至第二阶段；
在所述第二阶段中，在使电解液在所述电镀设备内或通过所述电镀设备流动以在所述衬底的所述表面提供超低对流状态的同时，使所述材料电镀到所述衬底上，
其中在所述超低对流状态下，靠近所述衬底的所述表面的电解液流呈层状，并且在所述特征内的所述电解液中的金属离子的质量传递在所述特征的深度的至少75％上是扩散占优势而不是对流占优势，并且
与所述超低对流状态相比，所述中等或高对流状态对所述衬底的所述表面提供更大的对流；以及
使所述衬底从所述电解液中除去；
其中，当满足以下条件中的至少一个时，满足所述第一切换条件：
(a)所述电解液已充分扩散到所述特征中，
(b)施加到所述衬底的电流低于切换到所述第二阶段时将经历的极限电流，
(c)至少包含抑制剂的有机镀敷添加剂在所述特征内稳定，或者
(d)所有条件(a)至(c)均满足。
CN201880080745.XA 2017-10-16 2018-10-15 混合特征电镀的对流优化 Active CN111492096B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/785,251 US10094035B1 (en) 2017-10-16 2017-10-16 Convection optimization for mixed feature electroplating
US15/785,251 2017-10-16
PCT/US2018/055902 WO2019079193A1 (en) 2017-10-16 2018-10-15 CONVECTION OPTIMIZATION FOR ELECTROLYTIC VENEERING WITH MIXED CHARACTERISTIC ELEMENTS

Publications (2)

Publication Number Publication Date
CN111492096A CN111492096A (zh) 2020-08-04
CN111492096B true CN111492096B (zh) 2023-02-14

Family

ID=63685312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880080745.XA Active CN111492096B (zh) 2017-10-16 2018-10-15 混合特征电镀的对流优化

Country Status (4)

Country Link
US (1) US10094035B1 (zh)
KR (1) KR102563118B1 (zh)
CN (1) CN111492096B (zh)
WO (1) WO2019079193A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10364505B2 (en) 2016-05-24 2019-07-30 Lam Research Corporation Dynamic modulation of cross flow manifold during elecroplating
JP6971915B2 (ja) * 2018-06-05 2021-11-24 株式会社荏原製作所 めっき方法、めっき装置、及び限界電流密度を推定する方法
TWI697265B (zh) * 2018-08-09 2020-06-21 元智大學 高速電鍍方法
CN114514340A (zh) * 2019-07-26 2022-05-17 朗姆研究公司 先进封装应用的差别对比镀覆
US11629423B2 (en) * 2021-08-25 2023-04-18 Applied Materials, Inc. Electrochemical depositions of ruthenium-containing materials
CN115421545B (zh) * 2022-08-16 2023-08-01 湖北华工图像技术开发有限公司 一种电铸电流控制方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162728A (en) * 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
CN203890477U (zh) * 2014-06-13 2014-10-22 中芯国际集成电路制造(北京)有限公司 导流装置以及电镀装置
CN105986305A (zh) * 2015-03-20 2016-10-05 朗姆研究公司 电镀装置中的电流密度的控制

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065433A1 (en) * 2008-09-12 2010-03-18 Victor Vidaurre Heiremans System and apparatus for enhancing convection in electrolytes to achieve improved electrodeposition of copper and other non ferrous metals in industrial electrolytic cells
US10094034B2 (en) 2015-08-28 2018-10-09 Lam Research Corporation Edge flow element for electroplating apparatus
US8795480B2 (en) * 2010-07-02 2014-08-05 Novellus Systems, Inc. Control of electrolyte hydrodynamics for efficient mass transfer during electroplating
US9624592B2 (en) 2010-07-02 2017-04-18 Novellus Systems, Inc. Cross flow manifold for electroplating apparatus
US10233556B2 (en) 2010-07-02 2019-03-19 Lam Research Corporation Dynamic modulation of cross flow manifold during electroplating
JP6494910B2 (ja) * 2012-12-12 2019-04-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 電気メッキ中の効率的な物質輸送のための電解質流体力学の強化
US10214826B2 (en) * 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
US9689083B2 (en) * 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
US10094038B2 (en) * 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
US20170073805A1 (en) * 2015-04-30 2017-03-16 E-Chromic Technologies, Inc. Fabrication methodology for thin film lithium ion devices
US20160333492A1 (en) * 2015-05-13 2016-11-17 Applied Materials, Inc. Methods for increasing the rate of electrochemical deposition
JP6511989B2 (ja) * 2015-06-29 2019-05-15 凸版印刷株式会社 電気めっき液分析装置、及び電気めっき液分析方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162728A (en) * 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
CN203890477U (zh) * 2014-06-13 2014-10-22 中芯国际集成电路制造(北京)有限公司 导流装置以及电镀装置
CN105986305A (zh) * 2015-03-20 2016-10-05 朗姆研究公司 电镀装置中的电流密度的控制

Also Published As

Publication number Publication date
WO2019079193A1 (en) 2019-04-25
CN111492096A (zh) 2020-08-04
KR20200059309A (ko) 2020-05-28
US10094035B1 (en) 2018-10-09
KR102563118B1 (ko) 2023-08-04

Similar Documents

Publication Publication Date Title
CN111492096B (zh) 混合特征电镀的对流优化
KR102423978B1 (ko) 전기도금 동안 교차 플로우 매니폴드의 동적 변조
KR102533812B1 (ko) 균일한 전기도금을 위한 전해액 플로우 역학의 제어
CN111094636B (zh) 用于在电镀期间控制横流和冲击电解液的输送的方法和装置
US11610782B2 (en) Electro-oxidative metal removal in through mask interconnect fabrication
CN105986305B (zh) 电镀装置中的电流密度的控制
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
KR20210021098A (ko) 분리된 애노드 챔버의 동기화된 압력 조정을 위한 방법 및 장치
US20160355939A1 (en) Polarization stabilizer additive for electroplating
WO2021231143A1 (en) Electro-oxidative metal removal accompanied by particle contamination mitigation in semiconductor processing
WO2021142357A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping
US20240141541A1 (en) Electrodeposition of metals using an ionically resistive ionically permeable element or a shield spatially tailored to die-level patterns on a substrate
KR20240021678A (ko) 다이 레벨 전착 두께 분포 제어를 위한 마이크로 불활성 애노드 어레이
CN210215601U (zh) 一种有源阳极和一种用于在衬底上电镀金属的电镀装置
WO2022164695A1 (en) Spatially and dimensionally non-uniform channelled plate for tailored hydrodynamics during electroplating

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant