JP2015034306A - 金属充填構造体の製造方法及び金属充填構造体 - Google Patents

金属充填構造体の製造方法及び金属充填構造体 Download PDF

Info

Publication number
JP2015034306A
JP2015034306A JP2013164259A JP2013164259A JP2015034306A JP 2015034306 A JP2015034306 A JP 2015034306A JP 2013164259 A JP2013164259 A JP 2013164259A JP 2013164259 A JP2013164259 A JP 2013164259A JP 2015034306 A JP2015034306 A JP 2015034306A
Authority
JP
Japan
Prior art keywords
metal
bottomed hole
insulating layer
substrate
filled structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013164259A
Other languages
English (en)
Other versions
JP6187008B2 (ja
Inventor
浩一 中山
Koichi Nakayama
浩一 中山
敏孝 山崎
Toshitaka Yamazaki
敏孝 山崎
裕 小澤
Yutaka Ozawa
裕 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013164259A priority Critical patent/JP6187008B2/ja
Publication of JP2015034306A publication Critical patent/JP2015034306A/ja
Application granted granted Critical
Publication of JP6187008B2 publication Critical patent/JP6187008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体等の導電性を有する基材に設けられた孔に電解めっきにより金属を充填する際に、ボイドの発生を抑制する金属充填構造体の製造方法及びそれにより形成された金属充填構造体を提供する。【解決手段】導電性を有する基材の第1の面に向かって開口する有底孔を形成し、第1の条件で基材の第1の面と、有底孔の側面及び底部とに絶縁材料を形成し、有底孔の底部に形成された絶縁材料を除去し、第1の条件よりも形成効率の低い第2の条件で基材の第1の面に絶縁材料を形成することにより、有底孔の底部以外の部分に絶縁層を形成し、無電解めっきにより絶縁層から露出する有底孔の底部に金属材料層を形成し、基材の第1の面に対向する第2の面に形成された絶縁層を除去し、基材の第2の面から給電する電解めっきにより、金属材料層をシード層として有底孔内に金属材料を充填する金属充填構造体の製造方法が提供される。【選択図】図1

Description

本発明は、金属充填構造体の製造方法及び金属充填構造体に関する。特に、高アスペクト比の微細なパターンへの電解めっき法による金属充填構造体の製造方法及びそれにより形成される金属充填構造体に関する。
近年、電子機器等の小型化の要求から、半導体製造プロセスを応用したMEMS(Micro Electro Mechanical Systems)技術が実用化され、電子機器分野のみならず光学機器等の多様な分野での利用が進められている。MEMSにおいては、高アスペクトに加工した貫通孔や有底孔等の孔に金属等を充填した微細構造が用いられることがある。
このような孔に金属等を充填した微細構造は、3次元的な電気接続に用いられる貫通電極や、放射線の透過性や位相を制御する放射線画像撮像用グリッドなどの幅広い分野で採用されている。高アスペクト比の孔の微細構造に金属等を充填するには、電解めっき法により孔の底部からボトムアップ式に金属を充填する技術が利用されている。
高アスペクトの孔の微細構造に電解めっき法により金属を充填する場合、孔内にボイドが生じて製品の歩留まりを低下させることを防ぐために孔内での金属層の成長方向や速度を一様に制御する必要がある。また、MEMSにおいては微細構造が形成される基材は、シリコンなどの半導体が主であり、基材自体が導電性を有するため貫通孔や有底孔の側面を絶縁する必要があった。貫通孔や有底孔の側面が適切に絶縁されていない場合には、その箇所から金属層が成長することにより、結果、貫通孔や有底孔の内部にボイドを発生されることがあった。
特許文献1には、有底孔の少なくとも側面及び底部に、気相法によりオルガノポリシロキサンを有する絶縁層を形成した後、有底孔の底部に指向性を持たせた蒸着法によりシード層を形成して該シード層に給電する電解めっきにより、孔内に金属を充填することが記載されている。
特開2012−168397号公報
しかしながら、特許文献1では以下のような問題がある。第1に、孔のアスペクト比が大きいと、気相法により有底孔の側面に絶縁層の形成を均一に制御することが難しい。第2に、有底孔にシード層を蒸着法により形成する場合、底部のみにシード層を形成することが難しい。孔の側面に絶縁層が均一に形成されていなかったり、シード層が孔の側面などに形成されたりした場合、結果として、貫通孔や有底孔の内部にボイドを発生される虞がある。
このように、これまで検討された技術においては、半導体等の導電性を有する基材に設けられた孔に電解めっきにより金属材料層を形成するときにボイドが生じるのを効果的に防止可能な方法についての検討が十分にはなされて来なかった。
本発明は、上述の問題を解決するもので、半導体等の導電性を有する基材に設けられた孔に電解めっきにより金属を充填する際に、ボイドの発生を抑制する金属充填構造体の製造方法及びそれにより形成された金属充填構造体を提供することを目的とする。
本発明の一実施形態によると、導電性を有する基材の第1の面に向かって開口する有底孔を形成し、第1の条件で前記基材の前記第1の面と、前記有底孔の側面及び底部とに絶縁材料を形成し、前記有底孔の底部に形成された前記絶縁材料を除去し、前記第1の条件よりも形成効率の低い第2の条件で前記基材の前記第1の面に前記絶縁材料を形成することにより、前記有底孔の底部以外の部分に絶縁層を形成し、無電解めっきにより前記絶縁層から露出する前記有底孔の底部に金属材料層を形成し、前記基材の前記第1の面に対向する第2の面に形成された前記絶縁層を除去し、前記基材の前記第2の面から給電する電解めっきにより、前記金属材料層をシード層として前記有底孔内に金属材料を充填する金属充填構造体の製造方法が提供される。
本発明の一実施形態に係る金属充填構造体の製造方法は、有底孔内に絶縁層が形成されるとともに、有底孔の底部が露出しているため、無電解めっきにより有底孔の底部に金属材料層を形成してボイドが発生するのを防止することができる。また、低抵抗の基材の第2の面が露出しているため、無電解めっきにより形成した金属材料層をシード層として、基材の第2の面に給電する電解めっきにより有底孔内に金属材料を充填することができる。このとき、絶縁層が形成された有底孔の側面では金属材料の堆積が抑制される一方で、有底孔の底部の金属材料層から金属材料が堆積するため、有底孔内でのボイドの発生を抑制することができる。
前記金属充填構造体の製造方法において、前記絶縁層から露出する前記有底孔の底部に、結晶異方性エッチングを行ってもよい。
本発明の一実施形態に係る金属充填構造体の製造方法は、有底孔の底部に形成された絶縁材料を結晶異方性エッチングにより除去するため、有底孔の側面では形成された絶縁層が十分に存在し、有底孔の側面での金属材料の堆積が抑制される。このため、有底孔内でのボイドの発生を抑制することができる。
前記金属充填構造体の製造方法において、前記第1の条件による絶縁材料の形成は、熱酸化法により行われ、前記第2の条件による絶縁材料の形成は、化学気相成長法により行われてもよい。
本発明の一実施形態に係る金属充填構造体の製造方法は、熱酸化法により基材に絶縁層を形成するため、均一に絶縁層を形成することができる。また、有底孔の底部に形成された絶縁材料を除去したときに、第1の面上の絶縁材料の一部も除去されるが、第1の面上に絶縁材料が堆積しやすい条件で化学気相成長法により絶縁材料を堆積させることにより、有底孔の底部への絶縁層の再形成を抑制することができる。
前記金属充填構造体の製造方法において、基材は、比抵抗が1 Ω・cm以下の半導体材料で形成されてもよい。
本発明の一実施形態に係る金属充填構造体の製造方法は、比抵抗が1 Ω・cm以下の半導体材料を基材として用いるため、電解めっきにより有底孔内に金属材料を均一に充填することができる。
前記金属充填構造体の製造方法において、前記基材の前記第2の面と前記有底孔の底部との厚みは、50μm以上600μm以下であってもよい。
本発明の一実施形態に係る金属充填構造体の製造方法は、低抵抗の基材を用い、基材の第2の面と有底孔の底部との厚みを薄くすることにより、電解めっきにより有底孔内に金属材料を充填することができる。
また、本発明の一実施形態によると、導電性を有し、第1の面に向かって開口する有底孔を有する基材と、前記基材の前記第1の面と、前記有底孔の側面とに形成された絶縁層と、前記有底孔内に充填された金属材料とを備え、前記有底孔の底部は、4つの平面が組合された四角錘状の斜面を有する金属充填構造体が提供される。
本発明の一実施形態に係る金属充填構造体は、有底孔の底部に4つの平面が組合された四角錘状の斜面を有することにより、結晶面の凹凸が少なく平坦であることから、金属材料層の形成が容易となる。また、有底孔の側面及び基材の第1の面に、第1絶縁層を形成するため、有底孔の側面での金属材料の形成が抑制されて、有底孔内でのボイドの発生を抑制することができる。
前記金属充填構造体において、前記基材は、比抵抗が1 Ω・cm以下の半導体材料で形成されてもよい。
本発明の一実施形態に係る金属充填構造体は、比抵抗が1 Ω・cm以下の半導体材料を基材として用いるため、電解めっきにより有底孔内に金属材料を均一に充填することができる。
前記金属充填構造体において、前記有底孔は、アスペクト比が5以上であってもよい。
本発明の一実施形態に係る金属充填構造体は、高アスペクト比の有底孔に金属材料を充填しても、有底孔内でのボイドの発生を抑制することができる。
前記金属充填構造体において、側面に形成された絶縁層は、前記第1の面側では前記有底孔の底部側より厚くてもよい。
本発明の一実施形態に係る金属充填構造体は、有底孔の側面及び基材の第1の面に、第1の面側では有底孔の底部側より厚い絶縁層を形成するため、有底孔の底部には金属材料によるシード層が形成されるものの、有底孔の側面での金属材料の形成が抑制されて、有底孔内でのボイドの発生を抑制することができる。
本発明によると、半導体等の導電性を有する基材に設けられた孔に電解めっきにより金属を充填する際に、ボイドが発生するのを抑制できる金属充填構造体の製造方法及びそれにより形成された金属充填構造体が提供される。
一実施形態に係る本発明の金属充填構造体の製造方法により形成した金属充填構造体100の模式図である。 一実施形態に係る金属充填構造体の製造方法を説明する模式図である。 一実施形態に係る金属充填構造体の製造方法を説明する模式図である。 一実施形態に係る金属充填構造体の製造方法を説明する模式図である。 一実施形態に係る本発明の金属充填構造体の模式図である。
以下、図面を参照して本発明に係る金属充填構造体の製造方法及びそれにより形成された金属充填構造体について説明する。但し、本発明の金属充填構造体の製造方法及びそれにより形成された金属充填構造体は多くの異なる態様で実施することが可能であり、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、本実施の形態及び実施例で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明に係る金属充填構造体の製造方法により形成した金属充填構造体100の模式図あり、図1(a)は金属充填構造体100の平面図であり、図1(b)は図1(a)のA−A’における断面図である。図1に示す金属充填構造体100は、第1の面(上面)に有底孔30を有する低抵抗の基材(基板)10と、基材10の第1の面及び有底孔30の側面に配設された絶縁層50と、有底孔30の底部に接して充填された金属部70と、を備える。
本発明に係る金属充填構造体100に用いる基材10は、導電性を有し、後述する電解めっき時に導体のごとく機能する程度の導電性を有するものを用いることができる。例えば、比抵抗が1 Ω・cm以下のシリコン等の半導体材料で形成され、好ましくは、0.01 Ω・cm以上1 Ω・cm以下であり、より好ましくは、0.01 Ω・cm以上0.1 Ω・cm以下である。本実施形態において用いる基材10の比抵抗は、例えば四探針法により測定することができる。低抵抗のシリコン基板としては、シリコン基板にボロンやリンなどの不純物が所定量ドープされたものを用いることができる。比抵抗が1Ω・cmより大きくなると電解めっきを行った場合に、有底孔の底部での金属材料の堆積が不十分であったり、不均一となったりすることがある。本発明においては、低抵抗の基材を用いることにより、電解めっきにより有底孔内に金属材料を均一に充填することができる。
また、一実施形態において、基材10は、基材の第1の面(上面)に対向する第2の面(下面)と、有底孔30の底部との厚みは、50μm以上600μm以下である。好ましくは、100μm以上300μm以下である。50μm以下では、金属充填構造体100に一般に要求される強度を維持するのは困難となる。なお、有底孔30のアスペクト比は、例えば、5以上であり、好ましくは10以上、さらに好ましくは30以上である。
本発明において、絶縁層50は、少なくとも基材10の第1の面及び有底孔30の側面に配設される。絶縁層50は、基材10の側面にも配設されてよい。絶縁層50には基材10の第1の面及び有底孔30の側面に堆積可能な材料であれば、公知の材料を用いることができる。絶縁層50は、無機材料、有機材料の何れで形成されてもよい。例えば、無機材料であれば、二酸化ケイ素(SiO2)のような酸化物半導体や窒化ケイ素(SiN)のような窒化物半導体を用いることができる。また、有機材料であれば、ポリイミドのような樹脂を用いることができるさらに、絶縁層50は、無機材料と有機材料の積層により構成されていてもよい。一実施形態において、基材10として低抵抗のシリコン基板を用いた場合、絶縁層50として、熱酸化法により形成した酸化膜を好適に用いることができる。
金属部70は、無電解めっき及び電解めっきにより有底孔30内に形成される。金属部70を構成する材料としては、例えば、白金、金、銀、銅、ニッケルなどを挙げることができ、用途に応じて適宜選択するとよい。例えば、金属充填構造体100が貫通電極基板である場合には、典型的には銅を用いることができ、放射線撮像用グリッドである場合には、典型的には白金、金、銀を用いることができる。
(金属充填構造体の製造方法)
本発明の一実施形態に係る金属充填構造体の製造方法について、図2〜4を参照して説明する。導電性を有する基材10を準備する(図2(a))。基材10の第1の面(上面)を所定のパターンでその厚み方向にエッチングして第1の面に向かって開口する有底孔30を形成する(図2(b))。本発明においては、基材10をエッチングして形成される有底孔30のアスペクト比が5以上となる場合、深堀エッチング(Deep RIE)を用いることが好ましい。
本発明に係る金属充填構造体の製造方法では、基材10の上面及び有底孔30の側面に絶縁層50を形成する(図2(c))。これにより、後述する電解めっきにより当該箇所からの金属析出を防止する。絶縁層50の形成は、第1の条件で基材10の上面と、有底孔の側面及び底部とに絶縁材料を形成する。第1の条件による絶縁材料の形成は、有底孔30の形状に沿って均一な膜が形成されるような形成効率の高いコンフォーマルな条件で行う。絶縁層50として二酸化ケイ素などの無機絶縁層を形成する場合は、例えば、熱酸化法や化学気相成長(CVD)法を用いることができる。また、絶縁層50として有機絶縁層を形成する場合は、例えば、スプレー法により形成することができる。本発明においては、熱酸化法により絶縁層50を形成するのが好ましい。熱酸化法によれば、有底孔の形状によらず均一に絶縁層50を形成することができるからである。このようなコンフォーマルな第1の条件で絶縁材料を形成することにより、基材10の上面及び有底孔30の側面及び底部に絶縁層50が均一な膜として形成される。
有底孔30の底部に絶縁層50が存在すると、後の電解めっきの工程において、有底孔30の底部に金属材料を析出させることが困難となる。一方、有底孔30の側面の絶縁層50は後の電解めっきの工程において、残存させておく必要がある。このため、有底孔30の底面から絶縁層50を選択的に除去する必要がある。有底孔30の底面から絶縁層50をエッチングして、有底孔30の側面の絶縁層50を残しつつ、有底孔30の底部の絶縁層50を除去する。さらに異方性エッチングを用いて、シード層を形成するためのスペースを得ることができる。しかし、異方性エッチングを行うと、有底孔30の底面に形成された絶縁層50が除去されるとともに、基材10の上面に形成された絶縁層50も相当量が除去され、上面の一部又は全部が露出する(図3(a))。
この状態で電解めっきを施すと基材10の上面にも金属材料が析出し、有底孔30の開口を塞ぎボイドを発生される要因となる。このため、有底孔30の底面に絶縁材料で覆わずに、基材10の上面を絶縁材料で覆う必要がある。そこで、ノンコンフォーマルな条件(形成効率の低い条件)である第2の条件で基材10の第1の面に絶縁材料を形成する(図3(b))。第2の条件による絶縁材料の形成は、有底孔30の形状に沿ってより均一な膜が形成されない、または形成されにくいような形成効率の低い条件である。ノンコンフォーマルな第2の条件による絶縁材料の形成は、例えば、(1)基材10の第1の面に対して斜め方向から絶縁材料を堆積するようなスパッタ法、(2)RF電力等のバイアスを高く、酸素流量を上げるように調整したCVD法により行うことができる。このノンコンフォーマルな第2の条件により形成された後の絶縁層50の膜厚は、図3(b)に示すように、基材10の上面側では厚くなり、一方、有底孔30の底部側では略ゼロとなる。なお、有底孔30の底部側に絶縁層が形成されたとしても、有底孔30の底部側に形成された絶縁層の膜厚は、基材10の上面に形成された絶縁層の膜厚に対して薄いため、異方性エッチングを行うことにより、有底孔30の底部側に絶縁層を選択的に除去することができる。
絶縁層50から露出した有底孔30の底部に対して、結晶異方性エッチングを行ってもよい。結晶異方性エッチングを用いると、有底孔30の底面に所定の面方位を有する結晶面が現れ、4つの斜面により構成された四角錐状に形成される。このような結晶面は凹凸が少なく平坦であることから、後述する金属材料層の形成が容易となる。
なお、本発明においては、コンフォーマルな第1の条件により有底孔30の形状に沿ってより均一な絶縁材料を形成し、ノンコンフォーマルな条件である第2の条件で基材10の第1の面に絶縁材料を形成してから、有底孔30の底面をエッチングして絶縁層50を除去してもよい。
基材10の上面及び有底孔30の側面に絶縁層50が形成され、有底孔30の底部が絶縁層50から露出した基材10に対して無電解めっきを行う。これにより、有底孔30の底部に、選択的に金属材料層71を形成する(図4(a))。無電解めっき法は、外部からの電子供給を受けず、めっき対象物を単に金属イオンを含んだめっき溶液に浸すことによりその金属イオンを還元させ、金属皮膜として析出させる方法である。無電解めっきでは,析出を開始させるためには、初期の被覆表面が還元剤の酸化反応に対して十分な触媒活性をもっていなければならず、無電解めっき反応を開始する前に、被覆表面に触媒活性の高い金属イオンを含んだ前処理液での置換処理が必要となる。通常、絶縁材料の表面には触媒活性の高い金属イオンの置換反応が起きないため、絶縁材料のない部分に選択的に金属材料を形成することができる。なお、このような無電解めっきは公知の方法であるため、その説明を最小限とする。本実施形態において、有底孔30の底部は絶縁層50が除去されて露出しているため、無電解めっきにより金属材料層71を形成することができる。
金属材料層71を形成した基材10の上面(第1の面)に対向する下面(第2の面)に形成された絶縁層50を除去する(図4(b))。絶縁層50は、例えば、反応性イオンエッチング(RIE)により除去することができる。また、バックグラインドにより絶縁層50を除去してもよい。基材10の下面から絶縁層50を除去することにより、金属材料層71をシード層として用いた電解めっきを行うことができる。
金属材料層71をシード層として用いた電解めっき法により、金属材料を堆積させて、金属部70を形成する(図4(c))。このとき、基材10の上面及び有底孔30の側面には、絶縁層50が配設されているため、側面方向からの金属材料層の成長は抑制される。したがって、本実施形態においては、有底孔30内の金属部70中にボイドが発生するのを防止することができる。
なお、本発明に係る金属充填構造体の製造方法により形成した金属充填構造体は、図1に示したような形状に限定されるものではなく、図5に示すような形状であっても同様のボイドの発生を抑制する効果が得られる。図5(a)は、本発明の一実施形態に係る金属充填構造体200の模式図である。金属充填構造体200は、格子状の溝部を形成した第2の基材の上面及び溝部の側面に絶縁層250を形成することで、金属部270中にボイドが発生するのを防止することができる。また、図5(b)は、本発明の一実施形態に係る金属充填構造体300の模式図である。金属充填構造体300は、円柱形状の有底孔を形成した第2の基材の上面及び有底孔の側面に絶縁層350を形成することで、金属部370中にボイドが発生するのを防止することができる。これらは、本発明に係る金属充填構造体の製造方法を適用可能な有底孔の形状の一例であって、本発明は様々な形状の有底孔に金属材料層を形成する場合に適用することができる。
なお、本発明に係る金属充填構造体は、様々な用途の構造体に利用可能であり、例えば、光学機器の回折格子や、TSV等に利用することができる。
(実施例)
基材として、厚さ400μmのシリコン基板を準備した。基材の上面にフォトリソグラフィによりフォトレジストのマスクを形成し、このマスクをエッチングマスクとして基材の厚み方向に所定の深さまでエッチングを行い、有底孔を形成した。有底孔のアスペクト比は、34.5であった。
有底孔を形成した基材に対して、プラズマCVD法により、絶縁材料としてSiOをコンフォーマルに堆積させた。このときの成膜条件は、圧力40Pa、RF電力550W、O流量200sccmとした。
有底孔を形成した基材に対して、CFをガスとするRIE法により有底孔の底部のSiOを除去した。
次に、有底孔を形成した基材の上面に対して、プラズマCVD法により、絶縁材料としてSiOをノンコンフォーマルに堆積させた。このときの成膜条件は、圧力40Pa、RF電力550W、O流量680sccmとした。
絶縁層を形成した基材の有底孔30の底部に、無電解めっきにより金属材料層を形成した。
金属材料層を形成した基材の下面に形成された絶縁層を反応性イオンエッチング(RIE)により除去した。この時の条件は、CHF/SF=25/5sccm、RF電力150Wで行った。
絶縁層を除去した基材の下面に給電する電解めっき法により、有底孔内に金属材料を析出させ、金属充填構造体を作製した。
作製した金属充填構造を破断し、その断面を走査型電子顕微鏡で確認したところボイドは観測されなかった。
10:基材、30:有底孔、50:絶縁層、70:金属部、71:金属材料層、90:ボイド、100:金属充填構造体、200:金属充填構造体、250:絶縁層270:金属部、300:金属充填構造体、350:絶縁層、370:金属部

Claims (9)

  1. 導電性を有する基材の第1の面に向かって開口する有底孔を形成し、
    第1の条件で前記基材の前記第1の面と、前記有底孔の側面及び底部とに絶縁材料を形成し、
    前記有底孔の底部に形成された前記絶縁材料を除去し、
    前記第1の条件よりも形成効率の低い第2の条件で前記基材の前記第1の面に前記絶縁材料を形成することにより、前記有底孔の底部以外の部分に絶縁層を形成し、
    無電解めっきにより前記絶縁層から露出する前記有底孔の底部に金属材料層を形成し、
    前記基材の前記第1の面に対向する第2の面に形成された前記絶縁層を除去し、
    前記基材の前記第2の面から給電する電解めっきにより、前記金属材料層をシード層として前記有底孔内に金属材料を充填することを特徴とする金属充填構造体の製造方法。
  2. 前記絶縁層から露出する前記有底孔の底部に、結晶異方性エッチングを行うことを特徴とする請求項1に記載の金属充填構造体の製造方法。
  3. 前記第1の条件による絶縁材料の形成は、熱酸化法により行われ、
    前記第2の条件による絶縁材料の形成は、化学気相成長法により行われることを特徴とする請求項1又は2に記載の金属充填構造体の製造方法。
  4. 前記基材は、比抵抗が1 Ω・cm以下の半導体で形成されることを特徴とする請求項1乃至3の何れか一に記載の金属充填構造体の製造方法。
  5. 前記基材の前記第2の面と前記有底孔の底部との厚みは、50μm以上600μm以下であることを特徴とする請求項4に記載の金属充填構造体の製造方法。
  6. 導電性を有し、第1の面に向かって開口する有底孔を有する基材と、
    前記基材の前記第1の面と、前記有底孔の側面とに形成された絶縁層と、
    前記有底孔内に充填された金属材料とを備え、
    前記有底孔の底部は、4つの平面が組合された四角錘状の斜面を有することを特徴とする金属充填構造体。
  7. 前記基材は、比抵抗が1 Ω・cm以下の半導体材料で形成されることを特徴とする請求項6に記載の金属充填構造体。
  8. 前記有底孔は、アスペクト比が5以上であることを特徴とする請求項6又は7に記載の金属充填構造体。
  9. 前記有底孔の底部は、側面に形成された絶縁層は、前記第1の面側では前記有底孔の底部側より厚いことを特徴とする請求項6乃至8の何れか一に記載の金属充填構造体。
JP2013164259A 2013-08-07 2013-08-07 金属充填構造体の製造方法及び金属充填構造体 Active JP6187008B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013164259A JP6187008B2 (ja) 2013-08-07 2013-08-07 金属充填構造体の製造方法及び金属充填構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013164259A JP6187008B2 (ja) 2013-08-07 2013-08-07 金属充填構造体の製造方法及び金属充填構造体

Publications (2)

Publication Number Publication Date
JP2015034306A true JP2015034306A (ja) 2015-02-19
JP6187008B2 JP6187008B2 (ja) 2017-08-30

Family

ID=52543053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164259A Active JP6187008B2 (ja) 2013-08-07 2013-08-07 金属充填構造体の製造方法及び金属充填構造体

Country Status (1)

Country Link
JP (1) JP6187008B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018192604A (ja) * 2017-05-22 2018-12-06 大日本印刷株式会社 構造体の製造方法、および構造体

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207652A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置の製造方法
JPS60170250A (ja) * 1984-02-14 1985-09-03 Toshiba Corp 半導体装置の製造方法
EP0159483A2 (en) * 1984-02-14 1985-10-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a well, e.g. a complementary semiconductor device
JP2000156406A (ja) * 1998-11-19 2000-06-06 Sony Corp 半導体装置およびその製造方法
JP2002374065A (ja) * 2001-06-15 2002-12-26 Ibiden Co Ltd プリント配線板の製造方法及びめっき装置
US20060035016A1 (en) * 2004-08-11 2006-02-16 Chandra Tiwari Electroless metal deposition methods
US20110207320A1 (en) * 2007-11-08 2011-08-25 Intermolecular, Inc. Noble Metal Activation Layer
JP2012510162A (ja) * 2008-11-24 2012-04-26 アプライド マテリアルズ インコーポレイテッド 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき
JP2012168397A (ja) * 2011-02-15 2012-09-06 Canon Inc 微細構造体、その製造方法および撮像装置
JP2013520830A (ja) * 2010-02-25 2013-06-06 エスピーティーエス テクノロジーズ リミティド ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびx線撮像装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207652A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置の製造方法
JPS60170250A (ja) * 1984-02-14 1985-09-03 Toshiba Corp 半導体装置の製造方法
EP0159483A2 (en) * 1984-02-14 1985-10-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a well, e.g. a complementary semiconductor device
US4661202A (en) * 1984-02-14 1987-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2000156406A (ja) * 1998-11-19 2000-06-06 Sony Corp 半導体装置およびその製造方法
JP2002374065A (ja) * 2001-06-15 2002-12-26 Ibiden Co Ltd プリント配線板の製造方法及びめっき装置
US20060035016A1 (en) * 2004-08-11 2006-02-16 Chandra Tiwari Electroless metal deposition methods
US20110207320A1 (en) * 2007-11-08 2011-08-25 Intermolecular, Inc. Noble Metal Activation Layer
JP2012510162A (ja) * 2008-11-24 2012-04-26 アプライド マテリアルズ インコーポレイテッド 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき
JP2013520830A (ja) * 2010-02-25 2013-06-06 エスピーティーエス テクノロジーズ リミティド ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2012168397A (ja) * 2011-02-15 2012-09-06 Canon Inc 微細構造体、その製造方法および撮像装置
JP2013122487A (ja) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc 金属格子の製造方法、金属格子およびx線撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018192604A (ja) * 2017-05-22 2018-12-06 大日本印刷株式会社 構造体の製造方法、および構造体

Also Published As

Publication number Publication date
JP6187008B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
KR100827524B1 (ko) 반도체 소자의 제조 방법
TWI492345B (zh) 半導體結構及其製作方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
JP2009260284A (ja) 半導体素子、および半導体素子の製造方法
JP2007005403A (ja) 半導体基板への貫通配線の形成方法
CN102881651B (zh) 一种改善碳纳米管互连电特性的方法
JP5694272B2 (ja) 半導体装置及びその製造方法
JP5754209B2 (ja) 半導体装置の製造方法
TW200952080A (en) A process for selective growth of films during ECP plating
JP5708762B2 (ja) 貫通電極基板の製造方法
JP6187008B2 (ja) 金属充填構造体の製造方法及び金属充填構造体
JP2006222138A (ja) 貫通電極の形成方法
TW201914378A (zh) 能量存儲中介層裝置和製造方法
JP6002008B2 (ja) 半導体装置の製造方法
EP2819162A1 (en) Method for producing contact areas on a semiconductor substrate
JP5453763B2 (ja) 貫通電極基板の製造方法
Ghosh et al. Implementation of carbon nanotube bundles in sub-5 micron diameter through-silicon-via structures for three-dimensionally stacked integrated circuits
JP2015153978A (ja) 貫通配線の作製方法
JP2007234889A (ja) 配線の形成方法
US9224708B2 (en) Method for manufacturing a conducting contact on a conducting element
JP6191322B2 (ja) 金属充填方法
CN111933575A (zh) 穿硅通孔制造
JP2016221684A (ja) 金属充填構造体及びその製造方法
JP2017154205A (ja) 構造体及びその製造方法
US20240321760A1 (en) Interposer with lines having portions separated by barrier layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170717

R150 Certificate of patent or registration of utility model

Ref document number: 6187008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150