JP2015034306A - 金属充填構造体の製造方法及び金属充填構造体 - Google Patents
金属充填構造体の製造方法及び金属充填構造体 Download PDFInfo
- Publication number
- JP2015034306A JP2015034306A JP2013164259A JP2013164259A JP2015034306A JP 2015034306 A JP2015034306 A JP 2015034306A JP 2013164259 A JP2013164259 A JP 2013164259A JP 2013164259 A JP2013164259 A JP 2013164259A JP 2015034306 A JP2015034306 A JP 2015034306A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- bottomed hole
- insulating layer
- substrate
- filled structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明の一実施形態に係る金属充填構造体の製造方法について、図2〜4を参照して説明する。導電性を有する基材10を準備する(図2(a))。基材10の第1の面(上面)を所定のパターンでその厚み方向にエッチングして第1の面に向かって開口する有底孔30を形成する(図2(b))。本発明においては、基材10をエッチングして形成される有底孔30のアスペクト比が5以上となる場合、深堀エッチング(Deep RIE)を用いることが好ましい。
基材として、厚さ400μmのシリコン基板を準備した。基材の上面にフォトリソグラフィによりフォトレジストのマスクを形成し、このマスクをエッチングマスクとして基材の厚み方向に所定の深さまでエッチングを行い、有底孔を形成した。有底孔のアスペクト比は、34.5であった。
Claims (9)
- 導電性を有する基材の第1の面に向かって開口する有底孔を形成し、
第1の条件で前記基材の前記第1の面と、前記有底孔の側面及び底部とに絶縁材料を形成し、
前記有底孔の底部に形成された前記絶縁材料を除去し、
前記第1の条件よりも形成効率の低い第2の条件で前記基材の前記第1の面に前記絶縁材料を形成することにより、前記有底孔の底部以外の部分に絶縁層を形成し、
無電解めっきにより前記絶縁層から露出する前記有底孔の底部に金属材料層を形成し、
前記基材の前記第1の面に対向する第2の面に形成された前記絶縁層を除去し、
前記基材の前記第2の面から給電する電解めっきにより、前記金属材料層をシード層として前記有底孔内に金属材料を充填することを特徴とする金属充填構造体の製造方法。 - 前記絶縁層から露出する前記有底孔の底部に、結晶異方性エッチングを行うことを特徴とする請求項1に記載の金属充填構造体の製造方法。
- 前記第1の条件による絶縁材料の形成は、熱酸化法により行われ、
前記第2の条件による絶縁材料の形成は、化学気相成長法により行われることを特徴とする請求項1又は2に記載の金属充填構造体の製造方法。 - 前記基材は、比抵抗が1 Ω・cm以下の半導体で形成されることを特徴とする請求項1乃至3の何れか一に記載の金属充填構造体の製造方法。
- 前記基材の前記第2の面と前記有底孔の底部との厚みは、50μm以上600μm以下であることを特徴とする請求項4に記載の金属充填構造体の製造方法。
- 導電性を有し、第1の面に向かって開口する有底孔を有する基材と、
前記基材の前記第1の面と、前記有底孔の側面とに形成された絶縁層と、
前記有底孔内に充填された金属材料とを備え、
前記有底孔の底部は、4つの平面が組合された四角錘状の斜面を有することを特徴とする金属充填構造体。 - 前記基材は、比抵抗が1 Ω・cm以下の半導体材料で形成されることを特徴とする請求項6に記載の金属充填構造体。
- 前記有底孔は、アスペクト比が5以上であることを特徴とする請求項6又は7に記載の金属充填構造体。
- 前記有底孔の底部は、側面に形成された絶縁層は、前記第1の面側では前記有底孔の底部側より厚いことを特徴とする請求項6乃至8の何れか一に記載の金属充填構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164259A JP6187008B2 (ja) | 2013-08-07 | 2013-08-07 | 金属充填構造体の製造方法及び金属充填構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164259A JP6187008B2 (ja) | 2013-08-07 | 2013-08-07 | 金属充填構造体の製造方法及び金属充填構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015034306A true JP2015034306A (ja) | 2015-02-19 |
JP6187008B2 JP6187008B2 (ja) | 2017-08-30 |
Family
ID=52543053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013164259A Active JP6187008B2 (ja) | 2013-08-07 | 2013-08-07 | 金属充填構造体の製造方法及び金属充填構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6187008B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018192604A (ja) * | 2017-05-22 | 2018-12-06 | 大日本印刷株式会社 | 構造体の製造方法、および構造体 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207652A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS60170250A (ja) * | 1984-02-14 | 1985-09-03 | Toshiba Corp | 半導体装置の製造方法 |
EP0159483A2 (en) * | 1984-02-14 | 1985-10-30 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device having a well, e.g. a complementary semiconductor device |
JP2000156406A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
JP2002374065A (ja) * | 2001-06-15 | 2002-12-26 | Ibiden Co Ltd | プリント配線板の製造方法及びめっき装置 |
US20060035016A1 (en) * | 2004-08-11 | 2006-02-16 | Chandra Tiwari | Electroless metal deposition methods |
US20110207320A1 (en) * | 2007-11-08 | 2011-08-25 | Intermolecular, Inc. | Noble Metal Activation Layer |
JP2012510162A (ja) * | 2008-11-24 | 2012-04-26 | アプライド マテリアルズ インコーポレイテッド | 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき |
JP2012168397A (ja) * | 2011-02-15 | 2012-09-06 | Canon Inc | 微細構造体、その製造方法および撮像装置 |
JP2013520830A (ja) * | 2010-02-25 | 2013-06-06 | エスピーティーエス テクノロジーズ リミティド | ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法 |
JP2013122487A (ja) * | 2011-12-09 | 2013-06-20 | Konica Minolta Medical & Graphic Inc | 金属格子の製造方法、金属格子およびx線撮像装置 |
-
2013
- 2013-08-07 JP JP2013164259A patent/JP6187008B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207652A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS60170250A (ja) * | 1984-02-14 | 1985-09-03 | Toshiba Corp | 半導体装置の製造方法 |
EP0159483A2 (en) * | 1984-02-14 | 1985-10-30 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device having a well, e.g. a complementary semiconductor device |
US4661202A (en) * | 1984-02-14 | 1987-04-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
JP2000156406A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
JP2002374065A (ja) * | 2001-06-15 | 2002-12-26 | Ibiden Co Ltd | プリント配線板の製造方法及びめっき装置 |
US20060035016A1 (en) * | 2004-08-11 | 2006-02-16 | Chandra Tiwari | Electroless metal deposition methods |
US20110207320A1 (en) * | 2007-11-08 | 2011-08-25 | Intermolecular, Inc. | Noble Metal Activation Layer |
JP2012510162A (ja) * | 2008-11-24 | 2012-04-26 | アプライド マテリアルズ インコーポレイテッド | 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき |
JP2013520830A (ja) * | 2010-02-25 | 2013-06-06 | エスピーティーエス テクノロジーズ リミティド | ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法 |
JP2012168397A (ja) * | 2011-02-15 | 2012-09-06 | Canon Inc | 微細構造体、その製造方法および撮像装置 |
JP2013122487A (ja) * | 2011-12-09 | 2013-06-20 | Konica Minolta Medical & Graphic Inc | 金属格子の製造方法、金属格子およびx線撮像装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018192604A (ja) * | 2017-05-22 | 2018-12-06 | 大日本印刷株式会社 | 構造体の製造方法、および構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP6187008B2 (ja) | 2017-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100827524B1 (ko) | 반도체 소자의 제조 방법 | |
TWI492345B (zh) | 半導體結構及其製作方法 | |
US9484293B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
JP2009260284A (ja) | 半導体素子、および半導体素子の製造方法 | |
JP2007005403A (ja) | 半導体基板への貫通配線の形成方法 | |
CN102881651B (zh) | 一种改善碳纳米管互连电特性的方法 | |
JP5694272B2 (ja) | 半導体装置及びその製造方法 | |
JP5754209B2 (ja) | 半導体装置の製造方法 | |
TW200952080A (en) | A process for selective growth of films during ECP plating | |
JP5708762B2 (ja) | 貫通電極基板の製造方法 | |
JP6187008B2 (ja) | 金属充填構造体の製造方法及び金属充填構造体 | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
TW201914378A (zh) | 能量存儲中介層裝置和製造方法 | |
JP6002008B2 (ja) | 半導体装置の製造方法 | |
EP2819162A1 (en) | Method for producing contact areas on a semiconductor substrate | |
JP5453763B2 (ja) | 貫通電極基板の製造方法 | |
Ghosh et al. | Implementation of carbon nanotube bundles in sub-5 micron diameter through-silicon-via structures for three-dimensionally stacked integrated circuits | |
JP2015153978A (ja) | 貫通配線の作製方法 | |
JP2007234889A (ja) | 配線の形成方法 | |
US9224708B2 (en) | Method for manufacturing a conducting contact on a conducting element | |
JP6191322B2 (ja) | 金属充填方法 | |
CN111933575A (zh) | 穿硅通孔制造 | |
JP2016221684A (ja) | 金属充填構造体及びその製造方法 | |
JP2017154205A (ja) | 構造体及びその製造方法 | |
US20240321760A1 (en) | Interposer with lines having portions separated by barrier layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6187008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |