CN104112697B - 一种改善铜填充质量的方法 - Google Patents
一种改善铜填充质量的方法 Download PDFInfo
- Publication number
- CN104112697B CN104112697B CN201310136098.9A CN201310136098A CN104112697B CN 104112697 B CN104112697 B CN 104112697B CN 201310136098 A CN201310136098 A CN 201310136098A CN 104112697 B CN104112697 B CN 104112697B
- Authority
- CN
- China
- Prior art keywords
- copper
- end devices
- damascene structure
- photoresist
- filling quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种改善铜填充质量的方法，包括步骤：1）于前端器件结构中形成大马士革结构；2）于大马士革结构及前端器件结构表面形成阻挡层/铜种子层；3）于大马士革结构内部及前端器件结构表面形成光刻胶；4）采用O等离子体对上述结构进行处理，去除前端器件结构表面及大马士革结构顶部的光刻胶，并使前端器件结构表面及大马士革结构顶部的铜种子层氧化形成氧化铜；5）去除大马士革结构内部的光刻胶；6）于大马士革结构内部沉积金属铜。本发明通过将大马士革结构顶部的铜种子层氧化成氧化铜，大大降了低大马士革结构顶部铜种子层对后续铜沉积工艺的影响，可以实现高质量金属铜的填充。本发明步骤简单，与常规工艺兼容，适用于工业生产。
Description
技术领域
本发明涉及一种半导体铜互连线工艺，特别是涉及一种改善铜填充质量的方法。
背景技术
随着科学技术的突飞猛进,半导体制造技术面临曰新月异的变化，其中12英寸、90纳米技术和铜工艺被称为引导半导体发展趋势的三大浪潮。传统的半导体工艺是主要采用铝作为金属互联材料(Interconnect)，在信号延时(signal delay)上已经受到限制。人们寻找到了新的材料来满足对电阻的要求，这种材料就是铜。简单地说，铜工艺就是指以铜作为金属互联材料的一系列半导体制造工艺。将铜工艺融入集成电路制造工艺可以提高芯片的集成度，提高器件密度，提高时钟频率以及降低消耗的能量。
铜作为互连线的材料具有低电阻率和较好的抗电迁移能力等优点，因而被广泛应用于集成电路前端器件结构的互连线工艺中。
现有的一种前端器件结构包括依次层叠的氮掺杂的碳化硅NDC层、超低k介质层、低k介质层及硬掩膜层，在这种前端器件结构中制备铜互连线的方法是，通过光刻工艺在所述前端器件结构中形成大马士革结构，然后于所述大马士革结构表面及前端器件结构表面形成阻挡层/铜种子层，然后通过沉积工艺于所述大马士革结构内填充金属铜。
这种方法制备的铜互连线结构中，所述大马士革结构顶部形成的铜种子层会对后续沉积铜的工艺造成较大的影响，导致填充于所述大马士革结构内的金属铜出现孔洞，从而影响器件的最终性能。
因此，提供一种能改善铜填充质量的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善铜填充质量的方法，用于解决现有技术中铜填充过程中会出现孔洞等问题。
为实现上述目的及其他相关目的，本发明提供一种改善铜填充质量的方法，至少包括以下步骤：
1）提供一前端器件结构，于该前端器件结构中形成大马士革结构。
2）于所述大马士革结构表面及前端器件结构表面形成阻挡层/铜种子层；
3）于所述大马士革结构内部及前端器件结构表面形成光刻胶；
4）采用O等离子体对上述结构进行处理，去除前端器件结构表面及大马士革结构顶部的光刻胶，并使所述前端器件结构表面及大马士革结构顶部的铜种子层氧化形成氧化铜；
5）去除所述大马士革结构内部的光刻胶；
6）于所述大马士革结构内部及前端器件结构表面沉积金属铜。
作为本发明的改善铜填充质量的方法的一种优选方案，所述前端器件结构至少包括依次层叠的NDC层、超低k介质层、低k介质层、硬掩膜层及TiN层。
作为本发明的改善铜填充质量的方法的一种优选方案，所述大马士革结构贯穿所述NDC层、超低k介质层、低k介质层及硬掩膜层。
作为本发明的改善铜填充质量的方法的一种优选方案，步骤2）采用物理气相沉积法形成所述阻挡层/铜种子层。
作为本发明的改善铜填充质量的方法的一种优选方案，所述阻挡层/铜种子层包括Ti/Cu、Ta/Cu、TiN/Cu及TaN/Cu中的一种。
作为本发明的改善铜填充质量的方法的一种优选方案，所述光刻胶为采用原子转移自由基聚合方法聚合而成的辛油稀。
作为本发明的改善铜填充质量的方法的一种优选方案，步骤4）中O等离子体处理采用的功率为100～2000W，气压为0.1～100mtorr，O2气体流量为100～3000sccm。
作为本发明的改善铜填充质量的方法的一种优选方案，步骤5）采用UV光照及湿法清洗工艺去除所述光刻胶。
作为本发明的改善铜填充质量的方法的一种优选方案，所述湿法清洗工艺采用的溶液为Na2CO3及NaOH的一种或两种组成的混合溶液。
如上所述，本发明提供一种改善铜填充质量的方法，包括步骤：1）提供一前端器件结构，于该前端器件结构中形成大马士革结构；2）于所述大马士革结构表面及前端器件结构表面形成阻挡层/铜种子层；3）于所述大马士革结构内部及前端器件结构表面形成光刻胶；4）采用O等离子体对上述结构进行处理，去除前端器件结构表面及大马士革结构顶部的光刻胶，并使所述前端器件结构表面及大马士革结构顶部的铜种子层氧化形成氧化铜；5）去除所述大马士革结构内部的光刻胶；6）于所述大马士革结构内部及前端器件结构表面沉积金属铜。本发明通过光刻胶填充进行保护后，将大马士革结构顶部的铜种子层氧化成氧化铜，再通过沉积工艺填充金属铜，可以大大降低大马士革结构顶部铜种子层对后续铜沉积工艺的影响，可以实现高质量无孔洞的金属铜的填充。本发明步骤简单，与常规的铜互连线工艺兼容，适用于工业生产。
附图说明
图1～图4显示为本发明的改善铜填充质量的方法步骤1）所呈现的结构示意图。
图5显示为本发明的改善铜填充质量的方法步骤2）所呈现的结构示意图。
图6显示为本发明的改善铜填充质量的方法步骤3）所呈现的结构示意图。
图7～图8显示为本发明的改善铜填充质量的方法步骤4）所呈现的结构示意图。
图9显示为本发明的改善铜填充质量的方法步骤5）所呈现的结构示意图。
图10显示为本发明的改善铜填充质量的方法步骤6）所呈现的结构示意图。
元件标号说明
101 NDC层
102 超低k介质层
103 低k介质层
104 硬掩膜层
105 TiN层
106 光刻图形
107 大马士革结构
108 阻挡层/铜种子层
109 光刻胶
110 氧化铜
111 金属铜
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所示，本实施例提供一种改善铜填充质量的方法，至少包括以下步骤：
如图1～图4所示，首先进行步骤1），提供一前端器件结构，于该前端器件结构中形成大马士革结构107。
作为示例，所述前端器件结构至少包括依次层叠的NDC层101、超低k介质层102、低k介质层103、硬掩膜层104及TiN层105。
作为示例，所述大马士革结构107贯穿所述NDC层101、超低k介质层102、低k介质层103及硬掩膜层104。
作为示例，所示应掩膜层104为正硅酸乙酯TEOS。
具体地，在本实施例中，包括以下步骤：
1-1）于所述前端器件结构表面制作在欲刻蚀处具有开口的光刻图形106，刻蚀去除部分的TiN层105形成刻蚀窗口，如图1～图3所示；
1-2）去除所述光刻图形106；
1-3）以所述TiN层105为掩膜，刻蚀出贯穿所述NDC层101、超低k介质层102、低k介质层103及硬掩膜层104的大马士革结构107，如图4所示。
如图5所示，然后进行步骤2），于所述大马士革结构107表面及前端器件结构表面形成阻挡层/铜种子层108。
作为示例，采用物理气相沉积法形成所述阻挡层/铜种子层108。具体地，采用溅射沉积法依次于所述大马士革结构107表面形成阻挡层及铜种子层。
作为示例，所述阻挡层/铜种子层108包括Ti/Cu、Ta/Cu、TiN/Cu及TaN/Cu中的一种。当然，在其他的实施例中，所述阻挡层/铜种子层108也可以是其它预期的材料。所述阻挡层可以防止Cu往器件内部的扩散，提高器件的稳定性。
如图6所示，接着进行步骤3），于所述大马士革结构107内部及前端器件结构表面形成光刻胶109。
作为示例，所述光刻胶109为采用原子转移自由基聚合方法聚合而成的辛油稀。当然，在其它的实施例中，所述光刻胶109也可以是其预期的光刻胶109材料。
如图7～图8所示，然后进行步骤4），采用O等离子体对上述结构进行处理，去除前端器件结构表面及大马士革结构107顶部的光刻胶109，并使所述前端器件结构表面及大马士革结构107顶部的铜种子层氧化形成氧化铜110。
作为示例，产生O等离子体的气体可以为O2或O3。
作为示例，O等离子体处理采用的功率为100～2000W，气压为0.1～100mtorr，O2气体流量为100～3000sccm。
本步骤将所述大马士革结构107顶部铜种子层氧化成氧化铜110，可以降低该处的铜种子层对大马士革结构107内部沉积质量的降低，从而提高铜填充的质量。
如图9所示，接着进行步骤5），去除所述大马士革结构107内部的光刻胶109。
作为示例，采用UV光照及湿法清洗工艺去除所述光刻胶109。
作为示例，所述湿法清洗工艺采用的溶液为Na2CO3及NaOH的一种或两种组成的混合溶液。当然，在其他的实施例中，也可以使用其它的碱性或弱碱性溶液对所述光刻胶109进行湿法清洗以将其去除，并不限于此处所列举的几种。
如图10所示，最后进行步骤6），于所述大马士革结构107内部及前端器件结构表面沉积金属铜111。
综上所述，本发明提供一种改善铜填充质量的方法，包括步骤：1）提供一前端器件结构，于该前端器件结构中形成大马士革结构107；2）于所述大马士革结构107表面及前端器件结构表面形成阻挡层/铜种子层108；3）于所述大马士革结构107内部及前端器件结构表面形成光刻胶109；4）采用O等离子体对上述结构进行处理，去除前端器件结构表面及大马士革结构107顶部的光刻胶109，并使所述前端器件结构表面及大马士革结构107顶部的铜种子层氧化形成氧化铜110；5）去除所述大马士革结构107内部的光刻胶109；6）于所述大马士革结构107内部及前端器件结构表面沉积金属铜111。本发明通过光刻胶109填充进行保护后，将大马士革结构107顶部的铜种子层氧化成氧化铜110，再通过沉积工艺填充金属铜111，可以大大降低大马士革结构107顶部铜种子层对后续铜沉积工艺的影响，可以实现高质量无孔洞的金属铜111的填充。本发明步骤简单，与常规的铜互连线工艺兼容，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种改善铜填充质量的方法，其特征在于，至少包括以下步骤：
1)提供一前端器件结构，于该前端器件结构中形成大马士革结构；
2)于所述大马士革结构表面及前端器件结构表面形成阻挡层/铜种子层；
3)于所述大马士革结构内部及前端器件结构表面形成光刻胶，所述光刻胶为采用原子转移自由基聚合方法聚合而成的辛油稀；
4)采用O等离子体对上述结构进行处理，去除前端器件结构表面及大马士革结构顶部的光刻胶，并使所述前端器件结构表面及大马士革结构顶部的铜种子层氧化形成氧化铜；
5)去除所述大马士革结构内部的光刻胶；
6)于所述大马士革结构内部及前端器件结构表面沉积金属铜。
2.根据权利要求1所述的改善铜填充质量的方法，其特征在于：所述前端器件结构至少包括依次层叠的NDC层、超低k介质层、低k介质层、硬掩膜层及TiN层。
3.根据权利要求2所述的改善铜填充质量的方法，其特征在于：所述大马士革结构贯穿所述NDC层、超低k介质层、低k介质层及硬掩膜层。
4.根据权利要求1所述的改善铜填充质量的方法，其特征在于：步骤2)采用物理气相沉积法形成所述阻挡层/铜种子层。
5.根据权利要求1所述的改善铜填充质量的方法，其特征在于：所述阻挡层/铜种子层包括Ti/Cu、Ta/Cu、TiN/Cu及TaN/Cu中的一种。
6.根据权利要求1所述的改善铜填充质量的方法，其特征在于：步骤4)中O等离子体处理采用的功率为100～2000W，气压为0.1～100mtorr，O2气体流量为100～3000sccm。
7.根据权利要求1所述的改善铜填充质量的方法，其特征在于：步骤5)采用UV光照及湿法清洗工艺去除所述光刻胶。
8.根据权利要求7所述的改善铜填充质量的方法，其特征在于：所述湿法清洗工艺采用的溶液为Na2CO3及NaOH的一种或两种组成的混合溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310136098.9A CN104112697B (zh) | 2013-04-18 | 2013-04-18 | 一种改善铜填充质量的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310136098.9A CN104112697B (zh) | 2013-04-18 | 2013-04-18 | 一种改善铜填充质量的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104112697A CN104112697A (zh) | 2014-10-22 |
| CN104112697B true CN104112697B (zh) | 2017-09-15 |
Family
ID=51709438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310136098.9A Active CN104112697B (zh) | 2013-04-18 | 2013-04-18 | 一种改善铜填充质量的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104112697B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369645B (zh) * | 2016-05-13 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106952927A (zh) * | 2017-03-27 | 2017-07-14 | 合肥京东方光电科技有限公司 | 叠层结构及其制备方法 |
| CN111029299A (zh) * | 2019-12-18 | 2020-04-17 | 华虹半导体(无锡)有限公司 | 金属互连结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543835A (zh) * | 2010-12-15 | 2012-07-04 | 中国科学院微电子研究所 | 开口的填充方法 |
| CN102683270A (zh) * | 2011-03-17 | 2012-09-19 | 瑞萨电子株式会社 | 半导体器件制造方法以及半导体器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787460B2 (en) * | 2002-01-14 | 2004-09-07 | Samsung Electronics Co., Ltd. | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed |
| US8293647B2 (en) * | 2008-11-24 | 2012-10-23 | Applied Materials, Inc. | Bottom up plating by organic surface passivation and differential plating retardation |
-
2013
- 2013-04-18 CN CN201310136098.9A patent/CN104112697B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543835A (zh) * | 2010-12-15 | 2012-07-04 | 中国科学院微电子研究所 | 开口的填充方法 |
| CN102683270A (zh) * | 2011-03-17 | 2012-09-19 | 瑞萨电子株式会社 | 半导体器件制造方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104112697A (zh) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200066633A1 (en) | Semiconductor Devices Employing a Barrier Layer | |
| CN103579204B (zh) | 包括电容器的封装结构及其形成方法 | |
| US10840287B2 (en) | 3DIC interconnect apparatus and method | |
| US9768031B2 (en) | Semiconductor device manufacturing methods | |
| CN104112697B (zh) | 一种改善铜填充质量的方法 | |
| CN107731739A (zh) | 半导体结构的形成方法 | |
| CN105084291B (zh) | 一种垂直型平面螺旋电感及其制备方法、电子装置 | |
| US7803639B2 (en) | Method of forming vertical contacts in integrated circuits | |
| CN102800628A (zh) | 防止图形倒塌的双大马士革结构制备方法 | |
| US9349689B2 (en) | Semiconductor devices including conductive features with capping layers and methods of forming the same | |
| TW201901820A (zh) | 穿孔及跳過穿孔結構 | |
| US20110254139A1 (en) | Cmp-first damascene process scheme | |
| CN101937869B (zh) | 无介质膜栅栏残留风险的大马士革工艺集成方法 | |
| CN104112734A (zh) | 双嵌套铜互连结构及其制作方法 | |
| CN103377991B (zh) | 沟槽的形成方法 | |
| CN104979273B (zh) | 形成互连结构的方法 | |
| CN103367139B (zh) | 一种tsv孔底部介质层刻蚀方法 | |
| CN109727910B (zh) | 一种半导体结构及其制造方法 | |
| CN107195585A (zh) | 一种调节cmos器件阈值的方法及cmos器件 | |
| CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
| US9153538B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN103325728A (zh) | 形成空气隙的方法 | |
| CN104112701B (zh) | 半导体结构及其制造方法 | |
| CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN104716085B (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |