CN101937869B - 无介质膜栅栏残留风险的大马士革工艺集成方法 - Google Patents

无介质膜栅栏残留风险的大马士革工艺集成方法 Download PDF

Info

Publication number
CN101937869B
CN101937869B CN 200910057522 CN200910057522A CN101937869B CN 101937869 B CN101937869 B CN 101937869B CN 200910057522 CN200910057522 CN 200910057522 CN 200910057522 A CN200910057522 A CN 200910057522A CN 101937869 B CN101937869 B CN 101937869B
Authority
CN
China
Prior art keywords
etching
layer
stop layer
coating
deielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910057522
Other languages
English (en)
Other versions
CN101937869A (zh
Inventor
曾林华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910057522 priority Critical patent/CN101937869B/zh
Publication of CN101937869A publication Critical patent/CN101937869A/zh
Application granted granted Critical
Publication of CN101937869B publication Critical patent/CN101937869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种无介质膜栅栏残留风险的大马士革工艺集成方法，包含如下步骤：(1)在衬底上依次沉积底部刻蚀停止层、第一层介质膜、中间刻蚀停止层和第二层介质膜；然后光刻形成通孔图形，在第二层介质膜上形成抗反射层和光刻胶；(2)通孔刻蚀停在底部刻蚀停止层上；(3)光刻形成线槽图形；(4)第一次线槽刻蚀，刻掉抗反射层和部分第二层介质膜；(5)光刻胶去除；(6)光刻胶涂布，填充通孔以及已经刻开的线槽；(7)光刻胶回刻到中间刻蚀停止层以下；(8)第二次线槽刻蚀，刻掉剩余的第二层介质膜，停在中间刻蚀停止层上，去除光刻胶；(9)通孔中的底部刻蚀停止层去除。本发明没有介质膜栅栏残留风险，且工艺窗口较大。

Description

无介质膜栅栏残留风险的大马士革工艺集成方法
技术领域
本发明涉及集成电路制造中大马士革结构的工艺集成方法，尤其涉及一种无介质膜栅栏残留风险的大马士革工艺集成方法。
背景技术
如图1所示，现有的先通孔后线槽方法制造大马士革结构的工艺流程一般包括如下步骤：
(1)在衬底1上依次沉积底部刻蚀停止层2、第一层介质膜3、中间刻蚀停止层4和第二层介质膜5；然后光刻形成通孔图形，在第二层介质膜5上形成抗反射层6和光刻胶7，见图1A；
(2)通孔刻蚀停在底部刻蚀停止层2上，见图1B；
(3)填充材料9填充通孔，见图1C；
(4)填充材料9回刻，见图1D；
(5)光刻涂胶、曝光、显影形成线槽图形，见图1E；
(6)光刻胶7涂布，填充通孔以及已经刻开的线槽，见图1E；
(7)线槽刻蚀，停在中间刻蚀停止层4上，出现介质膜栅栏8残留，见图1F；
(8)光刻胶7和填充材料9去除，见图1G；
(9)去除通孔中的底部刻蚀停止层2，去除抗反射层6和部分中间刻蚀停止层4，见图1H。
这种方法经常遇到介质膜栅栏残留的问题，如图1H所示。这种栅栏残留会影响后续的金属沉积，影响连线电阻，影响器件的可靠性，在大马士革工艺中是不允许存在的。造成这种残留的原因是一般情况下填充材料的刻蚀速率都比介质膜慢，而且线槽光刻后通孔内会有光刻胶残留，光刻胶的刻蚀速率也比介质膜慢，这样刻蚀过程就会容易导致填充塞比介质膜高，聚合物容易堆积在填充塞侧壁造成介质膜刻不下去。通常是通过提高填充材料和介质膜的刻蚀速率比以及降低回刻后的填充材料高度，使得刻蚀过程填充塞在刻蚀过程一直比介质膜低，这样就不会出现介质膜栅栏残留问题。这种方法对填充材料涂布均匀性，填充材料回刻的速率均匀性，介质膜刻蚀的速率均匀性要求很高，工艺难度较大。
发明内容
本发明要解决的技术问题是提供一种无介质膜栅栏残留风险的大马士革工艺集成方法，采用该方法能增大工艺窗口，降低成本。
为解决上述技术问题，本发明提供一种无介质膜栅栏残留风险的大马士革工艺集成方法，包含如下步骤：
(1)在衬底上依次沉积底部刻蚀停止层、第一层介质膜、中间刻蚀停止层和第二层介质膜；在第二层介质膜上形成抗反射层和光刻胶，然后光刻形成通孔图形；
(2)通孔刻蚀停在底部刻蚀停止层上；
(3)光刻形成线槽图形；
(4)第一次线槽刻蚀，刻掉抗反射层和部分第二层介质膜；
(5)光刻胶去除；
(6)光刻胶涂布，填充通孔以及已经刻开的线槽；
(7)光刻胶回刻到中间刻蚀停止层以下；
(8)第二次线槽刻蚀，刻掉剩余的第二层介质膜，停在中间刻蚀停止层上，去除光刻胶；
(9)去除通孔中的底部刻蚀停止层，去除抗反射层和部分中间刻蚀停止层，形成大马士革结构。
步骤(2)的通孔刻蚀需要分三步：第一步为第二层介质膜刻蚀，停在中间刻蚀停止层上；第二步为中间刻蚀停止层刻蚀；第三步为第一层介质膜刻蚀，停在底部刻蚀停止层上。
所述第一步中，第二层介质膜为氧化膜，中间刻蚀停止层为氮化膜，该第一步刻蚀具有氧化膜对氮化膜的高选择比；所述第三步中，第一层介质膜为氧化膜，底部刻蚀停止层为氮化膜，该第三步刻蚀具有氧化膜对氮化膜的高选择比。
步骤(3)中在线槽光刻时直接涂布光刻胶并填满通孔，在曝光显影后通孔内有光刻胶残留。
所述的光刻胶要具有良好的填孔能力。
步骤(4)中第一次线槽刻蚀是部分刻蚀，需要刻掉抗反射层和部分第二层介质膜，刻蚀深度可以根据线槽光刻时通孔内残留的光刻胶高度进行调整。
在步骤(5)光刻胶去除后可能会有介质膜栅栏残留，此介质膜栅栏残留会在后续的步骤(8)第二次线槽刻蚀中去掉，并且不会影响工艺窗口。
在步骤(8)第二次线槽刻蚀时通孔底部有光刻胶保护，以避免底部刻蚀停止层被刻穿。
步骤(7)所述的光刻胶回刻，需要刻到中间刻蚀停止层以下，这样才能有效防止第二次线槽刻蚀时介质膜栅栏残留的发生。
步骤(8)中，第二层介质膜为氧化膜，中间刻蚀停止层为氮化膜，该第二次线槽刻蚀是一种氧化膜对氮化膜高选择比的工艺，刻蚀停在中间刻蚀停止层上。
步骤(9)中，底部刻蚀停止层为氮化膜，第一层介质膜为氧化膜，所述的去除通孔中的底部刻蚀停止层是一种氮化膜对氧化膜高选择比的刻蚀工艺，并且是一种软刻蚀，以降低对前层连线金属的损伤。
步骤(1)中所述的底部刻蚀停止层是氮化膜，该氮化膜是氮化硅或氮氧化硅；所述第一层介质膜是氧化膜；所述中间刻蚀停止层是氮化膜，该氮化膜是氮化硅或氮氧化硅；所述第二层介质膜是氧化膜。
和现有技术相比，本发明具有以下有益效果：采用本发明方法形成的大马士革结构没有介质膜栅栏残留风险，工艺窗口较大并且不需要昂贵的填充材料，成本较低。
附图说明
图1是现有的有介质膜栅栏残留风险的大马士革工艺集成方法的工艺流程图；
图2是本发明无介质膜栅栏残留风险的大马士革工艺集成方法的工艺流程图。
其中，1是衬底，2是底部刻蚀停止层(氮化膜，可以是氮化硅或氮氧化硅)，3是第一层介质膜(氧化膜)，4是中间刻蚀停止层(氮化膜，可以是氮化硅或氮氧化硅)，5是第二层介质膜(氧化膜)，6是抗反射层(氮化膜，可以是氮氧化硅)，7是光刻胶，8是介质膜栅栏。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明无介质膜栅栏残留风险的大马士革工艺集成方法的具体解决方案是将线槽刻蚀分成两步。第一步是部分刻蚀打开抗反射层氮化膜，第二步利用氮化膜做刻蚀阻挡掩膜，利用氧化膜对氮化膜高选择比的刻蚀工艺刻掉剩余介质膜停在中间刻蚀停止层上，并且用光刻胶做通孔填充回刻来保护通孔底部。
本发明具体包含如下所表示的工艺流程步骤：
(1)在衬底1上依次沉积底部刻蚀停止层2，第一层介质膜3，中间刻蚀停止层4，第二层介质膜5；然后光刻形成通孔图形，在第二层介质膜5上形成抗反射层6和光刻胶7，见图2A。
(2)通孔刻蚀并去除光刻胶7，通孔刻蚀停在底部刻蚀停止层2上，氮化硅损失越少越好，见图2B。通孔刻蚀需要分三步：第一步为第二层介质膜5刻蚀，停在中间刻蚀停止层4上；第二步为中间刻蚀停止层4刻蚀；第三步为第一层介质膜3刻蚀，停在底部刻蚀停止层2上。通孔刻蚀方法中第一步和第三步刻蚀具有氧化膜对氮化膜的高选择比。
(3)光刻形成线槽图形，在线槽光刻时直接涂布光刻胶7并填满通孔，在曝光显影后通孔内有光刻胶7残留，如图2C所示。光刻胶7要具有良好的填孔能力。
(4)第一次线槽刻蚀，刻蚀掉抗反射层6和部分第二层介质膜5，见图2D；第一次线槽刻蚀是部分刻蚀，需要刻蚀掉抗反射层6和部分第二层介质膜5，刻蚀深度可以根据线槽光刻时通孔内残留的光刻胶高度进行调整。
(5)光刻胶7去除，在步骤5光刻胶7去除后可能会有介质膜栅栏8残留，如图2E所示。但此介质膜栅栏8残留会在后续的第二次线槽刻蚀中去掉，并且不会影响工艺窗口。
(6)光刻胶7涂布，填充通孔以及已经刻开的线槽，见图2F。
(7)光刻胶7回刻到中间刻蚀停止层4以下，如图2G所示；所述的光刻胶7回刻，需要刻到中间刻蚀停止层4以下，这样才能有效防止第二次线槽刻蚀时介质膜栅栏8残留的发生。
(8)第二次线槽刻蚀，刻蚀掉剩余的第二层介质膜5，停在中间刻蚀停止层4上，并去除光刻胶7，见图2H。在第二次线槽刻蚀时通孔底部有光刻胶7保护，如图6，7所示。因为底部刻蚀停止层2不能被刻穿，否则前层连线金属会受到等离子体损伤影响电参数。第二次线槽刻蚀是一种氧化膜对氮化膜高选择比的工艺，刻蚀停在中间刻蚀停止层4上。
(9)去除通孔中的底部刻蚀停止层2，去除抗反射层6和部分中间刻蚀停止层4，形成大马士革结构，见图2I；该步骤中的底部刻蚀停止层2去除是一种氮化膜对氧化膜高选择比的刻蚀工艺，并且是一种软刻蚀，降低对前层连线金属的损伤。

Claims (12)

1.一种无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，包含如下步骤：
(1)在衬底上依次沉积底部刻蚀停止层、第一层介质膜、中间刻蚀停止层和第二层介质膜；在第二层介质膜上形成抗反射层和光刻胶，然后光刻形成通孔图形；
(2)通孔刻蚀停在底部刻蚀停止层上；
(3)光刻形成线槽图形；
(4)第一次线槽刻蚀，刻掉抗反射层和部分第二层介质膜；
(5)光刻胶去除；
(6)光刻胶涂布，填充通孔以及已经刻开的线槽；
(7)光刻胶回刻到中间刻蚀停止层以下；
(8)第二次线槽刻蚀，刻掉剩余的第二层介质膜，停在中间刻蚀停止层上，去除光刻胶；
(9)去除通孔中的底部刻蚀停止层，去除抗反射层和部分中间刻蚀停止层，形成大马士革结构。
2.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(2)的通孔刻蚀需要分三步：第一步为第二层介质膜刻蚀，停在中间刻蚀停止层上；第二步为中间刻蚀停止层刻蚀；第三步为第一层介质膜刻蚀，停在底部刻蚀停止层上。
3.根据权利要求2所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，所述第一步中，第二层介质膜为氧化膜，中间刻蚀停止层为氮化膜，该第一步刻蚀具有氧化膜对氮化膜的高选择比；所述第三步中，第一层介质膜为氧化膜，底部刻蚀停止层为氮化膜，该第三步刻蚀具有氧化膜对氮化膜的高选择比。
4.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(3)中在线槽光刻时直接涂布光刻胶并填满通孔，在曝光显影后通孔内有光刻胶残留。
5.根据权利要求4所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，所述的光刻胶要具有良好的填孔能力。
6.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(4)中第一次线槽刻蚀是部分刻蚀，需要刻掉抗反射层和部分第二层介质膜，刻蚀深度可以根据线槽光刻时通孔内残留的光刻胶高度进行调整。
7.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，在步骤(5)光刻胶去除后会有介质膜栅栏残留，此介质膜栅栏残留会在后续步骤(8)的第二次线槽刻蚀中去掉，并且不会影响工艺窗口。
8.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，在步骤(8)第二次线槽刻蚀时通孔底部有光刻胶保护，以避免底部刻蚀停止层被刻穿。
9.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(7)所述的光刻胶回刻，需要刻到中间刻蚀停止层以下，这样才能有效防止第二次线槽刻蚀时介质膜栅栏残留的发生。
10.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(8)中，第二层介质膜为氧化膜，中间刻蚀停止层为氮化膜，该第二次线槽刻蚀是一种氧化膜对氮化膜高选择比的工艺，刻蚀停在中间刻蚀停止层上。
11.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(9)中，底部刻蚀停止层为氮化膜，第一层介质膜为氧化膜，所述的去除通孔中的底部刻蚀停止层是一种氮化膜对氧化膜高选择比的刻蚀工艺，并且是一种软刻蚀，以降低对前层连线金属的损伤。
12.根据权利要求1所述的无介质膜栅栏残留风险的大马士革工艺集成方法，其特征是，步骤(1)中所述的底部刻蚀停止层是氮化膜，该氮化膜是氮化硅或氮氧化硅；所述第一层介质膜是氧化膜；所述中间刻蚀停止层是氮化膜，该氮化膜是氮化硅或氮氧化硅；所述第二层介质膜是氧化膜。
CN 200910057522 2009-06-30 2009-06-30 无介质膜栅栏残留风险的大马士革工艺集成方法 Active CN101937869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910057522 CN101937869B (zh) 2009-06-30 2009-06-30 无介质膜栅栏残留风险的大马士革工艺集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910057522 CN101937869B (zh) 2009-06-30 2009-06-30 无介质膜栅栏残留风险的大马士革工艺集成方法

Publications (2)

Publication Number Publication Date
CN101937869A CN101937869A (zh) 2011-01-05
CN101937869B true CN101937869B (zh) 2013-02-13

Family

ID=43391110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910057522 Active CN101937869B (zh) 2009-06-30 2009-06-30 无介质膜栅栏残留风险的大马士革工艺集成方法

Country Status (1)

Country Link
CN (1) CN101937869B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972164B (zh) * 2014-05-21 2017-01-18 上海华力微电子有限公司 铜互连大马士革工艺方法
CN105957810A (zh) * 2016-06-16 2016-09-21 武汉新芯集成电路制造有限公司 一种半导体器件的制备方法
CN107170698B (zh) * 2017-05-23 2020-01-24 上海华力微电子有限公司 一种通孔中光刻胶栓刻蚀量的自动调节方法
CN108470714A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 双大马士革工艺方法
CN109037040B (zh) * 2018-07-13 2021-02-02 上海华力集成电路制造有限公司 提高双大马士革刻蚀次沟槽工艺窗口的方法
CN113611602B (zh) * 2021-07-29 2024-01-19 上海华虹宏力半导体制造有限公司 一种刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790662A (zh) * 2004-11-09 2006-06-21 台湾积体电路制造股份有限公司 插栓的形成方法与双镶嵌结构的制造方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790662A (zh) * 2004-11-09 2006-06-21 台湾积体电路制造股份有限公司 插栓的形成方法与双镶嵌结构的制造方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法

Also Published As

Publication number Publication date
CN101937869A (zh) 2011-01-05

Similar Documents

Publication Publication Date Title
CN101937869B (zh) 无介质膜栅栏残留风险的大马士革工艺集成方法
CN101366116B (zh) 制造厚布线结构的双镶嵌工艺
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
KR100568425B1 (ko) 플래시 소자의 비트라인 형성 방법
CN104658964B (zh) 通孔的形成方法
CN101196691B (zh) 改善通孔金属连接缺陷的方法
US7008869B2 (en) Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN106548977A (zh) 一种空气隙结构的制造方法
CN100565817C (zh) 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法
CN103681235A (zh) 一种有效填充深沟槽的解决方法
SG192391A1 (en) Electroless copper deposition
WO2023035739A1 (en) Subtractive patterning of interconnect structures
CN101937868B (zh) 集成电路中通孔的制作方法
CN104867867A (zh) Apf的侧墙形成方法
CN101764059B (zh) 双镶嵌结构的形成方法及沟槽形成方法
CN102044523B (zh) 半导体器件结构及其制造方法
CN102543849A (zh) 一种刻蚀第一金属层的方法
CN104377160B (zh) 金属内连线结构及其工艺
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
CN102709166B (zh) 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
CN105140174A (zh) 一种tsv通孔侧壁的平坦化方法
CN102299097A (zh) 一种金属连线刻蚀方法
CN101645414B (zh) 双镶嵌结构形成方法
CN101494191B (zh) 一种双镶嵌结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.