CN106057727B - 制造具有凹槽的半导体器件的方法 - Google Patents

制造具有凹槽的半导体器件的方法 Download PDF

Info

Publication number
CN106057727B
CN106057727B CN201510616190.4A CN201510616190A CN106057727B CN 106057727 B CN106057727 B CN 106057727B CN 201510616190 A CN201510616190 A CN 201510616190A CN 106057727 B CN106057727 B CN 106057727B
Authority
CN
China
Prior art keywords
surface agent
grooves
surfactant
conductive film
additive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510616190.4A
Other languages
English (en)
Other versions
CN106057727A (zh
Inventor
方立言
曹荣志
梁耀祥
林俞谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106057727A publication Critical patent/CN106057727A/zh
Application granted granted Critical
Publication of CN106057727B publication Critical patent/CN106057727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种制造半导体器件的方法。该方法包括：提供其上设置有介电质的衬底，其中，介电质具有通过多个暴露的表面而形成的凹槽；在多个暴露的表面上形成导电膜；向凹槽施加表面剂，使得表面剂粘附于导电膜的一部分；将衬底浸于包括金属离子的电镀溶液中；以及向导电膜施加偏压，以在凹槽中填充金属材料。

Description

制造具有凹槽的半导体器件的方法
技术领域
本发明总体涉及集成电路领域，更具体地，涉及具有凹槽的半导体器件的制造方法。
背景技术
为了实现更快的工作速度，集成电路(IC)被发展为具有较小的特征尺寸和较高的部件密度。金属互连件的导电性已成为这些高性能器件的发展的限制。随着特征尺寸的减小，形成由铜或其他金属制成的导电通孔、接触件和导体变得更具挑战性。用于形成这些金属部件的技术包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)以及电化学沉积(也称为电镀或电沉积)。
这些传统的电镀工艺包括以下步骤：首先，晶圆浸于含有金属离子的电解槽内并且被偏置为电路中的阴极。由于溶液被正向偏置，金属离子成为流向晶圆并且沉积在晶圆的暴露表面上的载流子。随着设计的特征尺寸变得越来越小，对于小的嵌入式镶嵌金属部件的形成而言，需要克服几个障碍。
发明内容
根据本发明的一个方面，提供了一种制造半导体器件的方法，该方法包括：提供其上设置有介电质的衬底，其中，介电质具有通过多个暴露的表面而形成的凹槽；在多个暴露的表面上形成导电膜；向凹槽施加表面剂，使得表面剂粘附于导电膜的一部分；将衬底浸于包括金属离子的电镀溶液中；以及向导电膜施加偏压，以在凹槽中填充金属材料。
优选地，表面剂包括亲水聚合物。
优选地，表面剂包括聚乙二醇。
优选地，表面剂包括聚丙二醇。
优选地，表面剂包括聚氧化乙烯。
优选地，通过自底向上的操作，将金属材料填充在凹槽中。
优选地，通过旋涂，将表面剂施加至凹槽。
优选地，通过润湿，将表面剂施加至凹槽。
优选地，通过喷涂，将表面剂施加至凹槽。
优选地，通过蒸汽涂覆，将表面剂施加至凹槽。
优选地，电镀溶液还包括抑制添加剂。
优选地，电镀溶液还包括加速添加剂。
优选地，表面剂的平均分子重量比加速添加剂的平均分子重量重约1000倍至约10000倍。
优选地，电镀溶液还包括整平添加剂。
根据本发明的另一方面，提供了一种制造半导体器件的方法，该方法包括：提供其上设置有导电膜的衬底，其中，衬底具有多个凹槽，并且多个凹槽中的每一个凹槽均具有深度-宽度的纵宽比；向多个凹槽施加表面剂；将衬底浸于包括金属离子的电镀溶液中；以及向导电膜施加偏压，以在多个凹槽中填充金属材料，其中，多个凹槽中的每一个凹槽的表面剂的底部密度均取决于深度-宽度的纵宽比。
优选地，表面剂的底部密度随着深度-宽度的纵宽比的增大而减小。
优选地，表面剂包括聚乙二醇、聚丙二醇或聚氧化乙烯。
优选地，表面剂通过旋涂、浸入、喷涂或蒸汽涂覆而施加至多个凹槽。
根据本发明的又一方面，提供了一种制造半导体器件的方法，该方法包括：提供其上设置有导电膜的衬底；以及向导电膜施加表面剂；其中，衬底包括各自具有深度-宽度的纵宽比的多个凹槽，并且粘附于导电膜的表面剂的最低密度优先在具有最大深度-宽度的纵宽比的凹槽的底面处出现。
优选地，表面剂包括聚乙二醇。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是示出了其上将要镀有金属的图案化的多层晶圆的截面的示图；
图2是示出了抑制剂/加速剂交互作用于图案化的多层晶圆的电化学瞬态图；
图3是根据本发明示例性实施例的对图1中的多层晶圆100执行制造半导体器件的方法的流程图；
图4是示出了对图1中的多层晶圆执行喷涂操作的截面图；
图5是示出了对图1中的多层晶圆执行旋涂操作的截面图；
图6是示出了对图1中的多层晶圆执行润湿操作的截面图；
图7是示出了对图1中的多层晶圆执行蒸汽涂覆操作的截面图；
图8是示出了被表面剂覆盖的图案化的多层晶圆的截面图；
图9是示出了被表面剂和加速剂覆盖的图案化的多层晶圆的截面图；
图10是示出了抑制剂/加速剂交互作用于具有薄聚合物层的图案化的多层晶圆的电化学瞬态图；
图11是示出了在电镀后没有形成空腔的图案化的多层晶圆的截面图。
具体实施方式
应该理解，为了实现各个实施例中的不同部件，以下发明提供了许多不同的实施例或实例。下文描述了部件和配置的具体实例以简化本发明。当然这些只是实例并不意在限制。例如，在下文的描述中，第一部件在第二部件上方或上面形成可包括第一部件和第二部件直接接触形成的实施例，同时也可包括在第一部件和第二部件之间形成附加的部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复是出于简化和清楚的目的但其自身并不表明所讨论的各个实施例和/或配置之间的关系。
此外，与空间相关的术语，诸如“以下”、“较低”、“以上”、“较高”等可用于本发明中使得对如附图所示出的一个元件或部件与另一个元件或部件的关系的描述容易。除了附图所示的方向外，与空间相关的术语旨在包括器件处于使用或操作中的不同方向。装置可以以其他方式定向(旋转90度或在其他方位上)，因此对本发明中使用的空间相对位置描述符相应地进行同样的解释。
虽然设定本发明保护范围的数值范围和参数是近似值，但是在具体实施例中设定的数值应尽可能表述精确。然而，任何数值范围自身均必然包含一定的误差，该误差产生于在相应测试测量中出现的标准偏差。而且，如在本发明中所用，术语“约”通常意味着在给定数值或范围的10％、5％、1％或0.5％内。可选择地，本领域的技术人员认为术语“约”意味着在平均值的可接受的标准误差内。除了在操作/工作实例之外，或者另有说明，在所有情况下，所有的数值范围、数量、数值和百分比(诸如，用于本发明公开的材料、持续时间、温度、工作条件、数量比值等的数值)应被理解为被术语“约”修正。因此，除非被相反示出，在本发明和所附权利要求中设定的数值参数是可根据需要而变化的近似值。至少，至少应根据报告的有效数字的个数和通过应用舍入算法来解释每一个数值参数。本发明中的范围可被表述为从一个端点至另一个端点或者位于两个端点之间。除非另有说明，本发明公开的所有范围均包含端点。
半导体器件的制造通常要求在半导体晶圆上沉积导电材料。通常通过电镀，在含有铜的晶种层上沉积诸如铜的导电材料，其中，通过物理汽相沉积(PVD)或化学汽相沉积(CVD)方法将含有铜的晶种层沉积在晶圆表面上。在镶嵌和双镶嵌操作中，电镀是一种将金属填充至加工后的晶圆的通孔和凹槽的方法的选择。
镶嵌操作广泛用于形成集成电路(IC)上的互连件。镶嵌操纵涉及在形成于介电层(金属间介电质)内的沟槽和通孔中形成镶嵌的金属线。在典型的镶嵌操作中，在半导体晶圆的介电层内蚀刻沟槽和通孔的图案。然后，通过PVD方法，将薄的扩散阻挡膜层(诸如，钽、氮化钽或TaN/Ta双层)沉积在晶圆表面，之后将含有铜的晶种层沉积在扩散阻挡层上。用于扩散阻挡层的典型的材料包括钛(Ti)、钽(Ta)、氮化钽(TaN)、硅氮化钽(TaNSi)、钨(W)、氮化钛(TiN)、硅氮化钛(TiNSi)等。
最为常见地，通过采用电镀操作，用铜填充沟槽和通孔。因为电镀必须在导电层上进行，所以首先通过CVD或PVD方法，将铜晶种层沉积在扩散阻挡层上。CVD方法可沉积粘附性好的共形铜晶种层，但是与PVD方法相比，CVD方法较昂贵。PVD方法可沉积粘附性好的铜晶种层，但是产生较差的共形膜，该膜对沟槽的侧壁和底面覆盖较差。因此，通常认为较厚的PVD晶种层是必要的，以确保为随后的电镀提供导电层。较厚的PVD晶种层增大了部件的纵宽比并且用电镀操作更难以填充部件。
镶嵌操作面对的一个挑战是难以在凹进的部件内特别是在具有高纵宽(深度-宽度)比的凹进的部件内形成金属膜而不会形成空腔或裂缝。此外，在典型的PVD和一些CVD工艺中，金属可优先沉积在凹进的部件的顶部附近，从而导致了“瓶颈”形状。此外，在瓶颈处电镀金属可导致在金属完全填充部件之前，封闭了部件的顶部。由于缺乏预计中的导体，空腔使得导体的电阻大于导体的设计值。而且，密闭的空腔中收集(trap)的电解质可侵蚀金属。这可导致器件性能劣化或在极端情况下器件出现故障。
本发明提供了几个实施例以说明一种改进的便于电镀操作的方法。调整电镀期间金属离子所遇到的表面状态，以提高器件(特别是具有高纵宽比的沟槽或通孔)的填充能力。在一些实施例中，在电镀操作之前，向晶种层施加表面剂(surface agent)以改变表面状态。可采用诸如涂覆或粘合等的各种方式，将表面剂涂覆在晶种层上。由于表面剂涂覆在晶种层上，为纳米级的半导体器件提供了一种自底向上和不含空腔的填充间隙的电镀操作。
图1是示出了图案化后的多层晶圆100(将在其上电镀金属)的截面的示图。多层晶圆100包括半导体衬底102和介电材料104。晶圆100的表面包括平坦的场(field)区106和各种部件，诸如，具有一定纵宽比(限定为深度与宽度的比)范围的沟槽或通孔。例如，小的纵宽(深-宽)比部件与大的纵宽(深-宽)比部件包括在多层晶圆100的表面。在本发明中，大纵宽(深-宽)比可指纵宽比(深-宽)大于约5；然而，本发明不限于此。
通常通过上文所提及的PVD或CVD而沉积的晶种层112上覆于晶圆100的表面。晶种层可以是不均匀的并且可呈岛状。因此，晶种层可以不完全覆盖晶圆100的所有部件的表面。
当电镀开始时，由将要被电镀的金属的晶种层112所覆盖图案化的多层晶圆100浸于电镀槽中。电镀槽包括指定的添加剂以及受控的电流密度。通常，电镀槽包含在酸性溶液中的将要镀的金属的正离子和相关的负离子。例如，电镀铜通常利用溶于硫酸水溶液的CuSO4溶液来进行。此外，电镀槽包括百万分之一的氯离子和划分为加速剂、抑制剂和整平剂的多种添加剂。然而，本发明不限于此。
电镀操作运用电镀溶液中的加速剂以加速自底向上的操作。除了加速剂以外，为了防止形成空腔，还可运用抑制剂来封锁(block)金属表面。顾名思义，加速剂或加速添加剂是增大电镀反应速度的添加剂。加速剂是在施加给定电压的情况下，吸附在铜表面上且增大局部电流密度的分子。加速剂通常包括硫(pendant sulfur)原子，其被认为是参与了铜离子的还原(reduction)反应，因此极大影响了铜膜的成核和表面生长。加速剂通常大部分是巯基丙磺酸(MPS)或二巯基丙磺酸(DPS)的衍生物。由于加速剂的存在，电镀步骤或镶嵌步骤的全部持续时间可缩短。通过这种方式，可大大减小时间成本并且整个半导体生产可更具成本效益。
如上所提及的，为了减小副作用，加速剂与抑制剂一起使用。例如，单独使用加速剂使得在不产生任何空腔的条件下，用铜填充沟槽或其他小部件变得更为困难。抑制剂以相对高的浓度被添加至电镀溶液并且在铜表面处形成不是很依赖于局部传质效应的均匀的吸收膜。抑制剂由聚乙二醇(PEG)、聚丙二醇、聚氧化乙烯、它们的衍生物或共聚物衍生而来。抑制剂是在施加给定电压的条件下，吸附于铜表面并且减小局部电流密度的聚合物，从而延迟了电镀，特别是延迟了接近于凹进的部件的顶部处的电镀。通过这种方式，在凹进部件的底部处优先进行电镀，从而降低了形成空腔的机率。这种操作被称为自底向上的操作。
图2是示出了抑制剂/加速剂交互作用于图案化的多层晶圆100的电化学暂态图。图中的Y轴代表在金属晶种层112上测得的电势，以ΔU(V)标注；图中的X轴代表时间，以ΔT(s)标注。
在时间tM之前的第一阶段，可知当晶圆100浸于含有抑制剂的电镀槽中时，金属晶种层112处的电势开始下降。曲线在时间tM处到达其最低点，其中抑制剂形成粘附在晶种层112的表面的最大聚合物膜。该聚合物膜使晶种层112的表面绝缘。为了到达晶种层112的表面，由诸如大尺寸的聚乙二醇的亲水聚合物组成的聚合物膜可暂时阻滞加速剂。由于加速剂的尺寸远小于聚乙二醇，加速剂可最终穿过聚合物膜并且测得的电势在tM之后的第二阶段开始上升。换言之，加速剂使聚合物膜逐渐失效。
图3是根据本发明示例性实施例的对图1中的多层晶圆100执行制造半导体器件的方法的流程图。在步骤302中，制备图案化的多层晶圆100。具体地，衬底102可以是块状硅衬底。可选择地，衬底102可由元素半导体(诸如呈晶体结构的硅或锗)、化合物半导体(诸如，硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或它们的组合组成。可能的衬底102还包括绝缘体上硅(SOI)衬底。SOI衬底通过使用注氧隔离(SIMOX)、晶圆接合和/或其他适合的方法来制造。介电层104，也称为绝缘体层可由任何合适的材料(包括氧化硅、蓝宝石、其他适合的绝缘材料和/或它们的组合)组成。示例性的绝缘体层可以是埋氧层(BOX)。绝缘体由任何适合的操作(诸如，注入(例如，SIMOX)、氧化、沉积和/或其他适合的操作)形成。
具有高纵宽比(深度-宽度)的凹槽110和具有小的纵宽比(深度-宽度)的凹槽108通过多个暴露的表面形成。例如，凹槽108或凹槽110通过侧壁表面和底部表面形成。然而，本发明不限于此。凹槽108或凹槽110可选地具有更为复杂的形状。如上所提及的，晶种层112(其为导电膜)由将要电镀的金属组成。根据步骤304，晶种层112形成在介电材料104的表面。在一些实施例中，晶种层112可完全覆盖介电材料104的正面。然而，这并非限制。在一些实施例中，晶种层112可覆盖介电材料的正面的一部分。在一些实施例中，平坦的场区106、凹槽108和凹槽110的暴露的表面完全被晶种层112覆盖。
在形成晶种层之后，执行步骤306。称作“预处理”的术语可用于表示步骤306的操作。这也暗示着步骤306是在电镀操作之前对晶圆100有意要进行的处理。也就是说，除了电镀操作之外，在电镀操作之前执行进一步的预处理以便取得一些优势或改进以下的操作。在本发明中，预处理可简要概括为在加速剂有机会干涉之前，积累晶圆100的晶种层112的表面处的抑制能力的操作。通过这种方式，凹进的部件108和110两者的顶部或侧壁被确保在与电镀溶液接触之前具有抑制能力。
预处理操作包括向晶种层112施加表面剂。表面剂可施加至平坦的场区106、凹槽108和110。在一些实施例中，表面剂可施加至凹槽108和110的导电膜的一部分。通过这种方式，表面剂可仅仅粘附于凹槽108和110的导电膜的一部分。然而，本发明不限于此。具有抑制能力的表面剂在随后的电镀步骤中大大阻滞了金属离子附着在导电膜上。在一些实施例中，表面剂可包括亲水聚合物。在一些实施例中，亲水聚合物可以是聚乙二醇(PEG)。在一些实施例中，亲水聚合物可以是聚丙二醇(PPG)。在一些实施例中，亲水聚合物可以是聚氧化乙烯(PEO)。然而，本发明不限于此。在实践中，预处理方法还可采用适于阻滞特定类型的金属离子注入的其他任何聚合物或材料。表面剂的抑制聚合物可与接下来的电镀操作所用的电镀溶液中的抑制添加剂(suppressor additive)的抑制聚合物(suppressor polymer)相同。在一些实施例中，表面剂的抑制聚合物可与接下来的电镀操作所用的电镀溶液中的抑制添加剂的抑制聚合物不同。
表面剂可通过喷涂而施加至平坦的场区106、凹槽108和110。图4是示出了对图1中所示的多层晶圆100进行喷涂操作的截面图。管状零件402具有喷嘴404。可将喷嘴404控制在多层晶圆100的某个位置处，然后将表面剂喷涂在晶圆100上。在一些实施例中，喷涂操作可以是热喷涂操作。在一些实施例中，表面剂可通过旋涂的方法而施加至平坦的表面区域106、凹槽108和110。旋涂是用于将均匀薄膜沉积在平坦的衬底的工序。图5是示出了对图1中所示的多层晶圆100进行旋涂操作的截面图。该操作开始于通过置于晶圆100的中心上方的喷口501，向多层晶圆100的中心或边缘施加少量的抑制剂，其中，喷口501或者以低速旋转，或者根本不转。然后，为了通过离心力来散布涂覆材料，即，抑制剂，承载晶圆100的转台502以高速围绕轴504旋转。继续旋转，同时液体旋转离开多层晶圆100的边缘，直至达到预期的膜厚。所用的溶剂通常是易挥发的且同时蒸发。因此，旋转的角速度越大，则膜越薄。膜的厚度也取决于溶液和溶剂两者的粘度和浓度。
在一些实施例中，表面剂可通过润湿操作而施加至平坦的场区106、凹槽108和110。图6是示出了对图1中所示的多层晶圆100进行润湿操作的截面图。如图6所示，晶圆100浸于盛有抑制剂的水槽602中。在一些实施例中，在润湿操作中，晶圆100可被控制为具有一倾角。可持续将晶圆100保持在并且浸于水槽602至预定的时间段。在一些实施例中，表面剂可通过蒸汽涂覆操作来施加至平坦的场区106、凹槽108和110。图7是示出了对图1中所示的多层晶圆100进行蒸汽涂覆操作的截面图。在将要被涂覆的多层晶圆100的上方，蒸汽涂覆器件700将诸如抑制剂溶液的共形的涂覆液体雾化。喷雾装置700包括工艺室702、雾化喷头704、液体管线706以及加热器件709。雾化喷头704通过液体管线706接收需要雾化的抑制剂。液体管线接收从收集器(未示出)传输的抑制剂。为了在晶圆100上形成薄膜层，雾化喷头704将抑制剂雾化，然后向晶圆100喷射/喷出雾化后的抑制剂708。
在图案化的多层晶圆100或者通过蒸汽涂覆或者通过其他技术已经涂覆有薄聚合物层114后，可冷却晶圆100，并且固化涂覆的聚合物层114。从这个意义上来说，“已固化”意味着涂覆的聚合物层114凝固且变硬。所用的具体方法将取决于聚合物。然而，本发明不限于此。
在实践中，当在预处理操作中施加表面剂时，抑制聚合物没有均匀分布在整个晶种层112上；在凹进的部件的周围实现均匀的涂覆则尤为困难。对于那些具有高纵宽(深度-宽度)比的凹进的部件来说，表面剂更可能到达且粘附于凹进的部件的顶部周围的位置而不是到达底部区域。如之前的描述所提到的，凹进的部件可呈“瓶颈”形。“瓶颈”形状使得将表面剂均匀地施加在深凹槽的每一个表面更为困难。换言之，粘附于凹槽的导电膜的表面剂的最小密度优先出现在具有最大纵宽(深度-宽度)比的凹槽的底面。例如，由于高纵宽比使得抑制聚合物容易接触到侧壁而不是底面，相比于平坦的场区106或凹槽108的其他表面，凹进的部件110在其底面处具有较低的表面剂密度。统计来说，凹槽底面可具有依赖于凹槽的纵宽比(深度-宽度)的表面剂密度。更具体地说，底面的表面剂密度可随着凹槽的纵宽比的增大而减小。
图8是示出了被表面剂覆盖的图案化的多层晶圆100的截面的示图。通过向图1所示的图案化的多层晶圆100施加表面剂而得到图案化的多层晶圆800。如之前所讨论的，表面剂(包括诸如PEG、PPG或PEO的抑制聚合物)倾向于粘附在接近导电晶种层112的顶面的位置处而不是粘附在凹进的部件的远离顶面的底面处。表面剂在导电晶种层112上形成薄聚合物层114。薄聚合物层114可被视为通过将多个大的抑制聚合体以不均匀的方式分布在导电晶种层112上而形成。由于各个大的聚合体之间存在间隔，薄聚合物层114没有完全将导电晶种层112绝缘。如图8所示，在高纵宽(深度-宽度)比部件110的底面处的抑制聚合物的密度低于顶面处的抑制聚合物的密度。但是在低纵宽(深度-宽度)比的部件108上则不会明显地观察到同样的现象。
由于高纵宽(深度-宽度)比部件110除了其底部周围的表面外，几乎被薄抑制聚合物层114覆盖，后续的加速剂可优先与图9中所示的高纵宽(深度-宽度)比部件110的底部周围的表面接触。图9是示出了被表面剂和加速剂覆盖的图案化的多层晶圆100的截面的示图。电镀可优先从从凹槽的底部处开始，并且降低了在高纵宽(深度-宽度)部件完全填有所需的金属之前该部件的顶部被封闭的机率。本发明利用了抑制剂的不均匀分布的特点，先将其预先施加以用于随后的电镀操作。
图10是示出了抑制剂/加速剂交互作用于具有薄聚合物层114的图案化的多层晶圆100的电化学暂态图，该薄聚合物层114施加至多层晶圆100上。图中的Y轴代表在金属晶种层112上测得的电势，以ΔU(V)标注；图中的X轴代表时间，以ΔT(s)标注。在时间tm之前的第一阶段，可知由于将薄聚合物层114施加至晶种层112以作为绝缘体的预处理，图10中的曲线在时间tm处直接到达其最低点，其远早于图2中所示的时间tM。所测电势曲线的最低点表明抑制剂的反应已完成。由于抑制剂反应可迅速进行，产生空腔或裂缝的可能性可大大降低。换言之，抑制剂的快速反应能力可防止高纵宽(深度-宽度)比的部件的顶部在抑制剂完全反应之前被封闭。
在步骤306的预处理操作之后，进行如步骤308和步骤310所示的离子电镀。在步骤308中，晶圆500浸于包括金属离子的电镀溶液中。在步骤310中，为了在凹进的部件中填充金属材料，向导电晶种层112施加偏压。步骤308和步骤310共同形成包括几个操作阶段(诸如，入门阶段、初始阶段和自底向上填充的阶段)的离子电镀操作。步骤308和步骤310还可包括其他技术。这将取决于实际的工艺条件或电镀所需的金属类型。电镀溶液可包括金属离子和几种添加剂，诸如，如所提及的抑制剂、加速剂和整平剂。在一些实施例中，电镀溶液可以不包括整平剂。在一些实施例中，电镀溶液可以不包括抑制剂。请注意步骤304所采用的抑制聚合物(诸如，PEG，PPG或PEO)的平均直径或分子重量远大于加速剂。例如，表面剂的抑制聚合物的平均分子重量比加速剂要大1000倍至约10000倍。然而，本发明不限于此。
加速剂逐渐穿过聚合物膜114并且粘附于晶种层112。测得的电势在时间tm之后的第二阶段开始上升。换言之，加速剂使聚合物膜114逐渐失效。由于凹槽底部处的聚合物114的密度较低，因此与接近凹槽顶面的位置相比，在接近凹槽底面的位置处的聚合物114具有较少的失效时间。因此，金属的电镀优先在凹槽底部处的聚合物膜114的周围发生，并且沿着粘附在凹槽顶部的聚合物膜114的高密度抑制剂缓慢生长，其中，高密度抑制剂逐渐失效。因此，在如图11所示的电镀操作的最后阶段，可得到利用金属材料层116来电镀的晶圆。简单说，通过电镀操作之前的预处理改进了自底向上的操作，使得出现空腔或裂缝的可能性大大减小。
本发明的一些实施例提供了一种制造半导体器件的方法。该方法包括：提供其上设置有介电质的衬底，其中，介电质具有由多个暴露的表面而形成的凹槽；在多个暴露的表面上形成导电膜；向凹槽施加表面剂，使得表面剂粘附于导电膜的一部分；将衬底浸于包括金属离子的电镀溶液中；以及为了在凹槽中填充金属材料，向导电膜施加偏压。
在本发明的一些实施例中，表面剂包括亲水聚合物。
在本发明的一些实施例中，表面剂包括聚乙二醇。
在本发明的一些实施例中，表面剂包括聚丙二醇。
在本发明的一些实施例中，表面剂包括聚氧化乙烯。
在本发明的一些实施例中，利用自底向上的操作，将金属材料填充在凹槽中。
在本发明的一些实施例中，通过旋涂，将表面剂施加至凹槽。
在本发明的一些实施例中，通过润湿，将表面剂施加至凹槽。
在本发明的一些实施例中，通过喷涂，将表面剂施加至凹槽。
在本发明的一些实施例中，通过蒸汽涂覆，将表面剂施加至凹槽。
在本发明的一些实施例中，电镀溶液还包括抑制剂。
在本发明的一些实施例中，电镀溶液还包括加速剂。
在本发明的一些实施例中，表面剂的平均分子重量比加速剂的要大约1000倍至约10000倍。
在本发明的一些实施例中，电镀溶液还包括整平剂。
本发明的一些实施例提供了一种制造半导体器件的方法。该方法包括：提供其上设置有导电膜的衬底，其中，衬底具有多个凹槽，并且每个凹槽均具有纵宽(深度-宽度)比；向凹槽施加表面剂；将衬底浸于包括金属离子的电镀溶液；以及向导电膜施加偏置电压以在凹槽中填充金属材料，其中，每个凹槽均具有取决于纵宽(深度-宽度)比的表面剂的底部密度。
在本发明的一些实施例中，表面剂的底部密度随着纵宽(深度-宽度)比的增大而减小。
在本发明的一些实施例中，表面剂包括聚乙二醇、聚丙二醇或聚氧化乙烯。
在本发明的一些实施例中，通过旋涂、浸入、喷涂或蒸汽涂覆，将表面剂施加至凹槽。
本发明的一些实施例提供了一种制造半导体的方法。该方法包括：提供其上设置有导电膜的衬底；向导电膜施加表面剂；其中，衬底包括具有一定范围的纵宽(深度-宽度)比的多个凹槽，并且粘附于导电膜的表面剂的最低密度优先出现在具有最高纵宽(深度-宽度)比的凹槽的底面处。
在本发明的一些实施例中，表面剂包括聚乙二醇。

Claims (17)

1.一种制造半导体器件的方法，所述方法包括：
提供其上设置有介电质的衬底，其中，所述介电质具有通过多个暴露的表面而形成的凹槽；
在所述多个暴露的表面上形成导电膜；
向所述凹槽施加表面剂，使得所述表面剂粘附于所述导电膜的一部分；
将所述衬底浸于包括金属离子的电镀溶液中，其中，所述电镀溶液包括加速添加剂，所述表面剂的平均分子重量比所述加速添加剂的平均分子重量重1000倍至10000倍，并且其中，所述电镀溶液还包括抑制添加剂，并且所述抑制添加剂与所述表面剂不同；以及
向所述导电膜施加偏压，以在所述凹槽中填充金属材料；
其中，当在所述凹槽中填充金属材料时所述表面剂阻滞金属离子附着在导电膜上，并且所述表面剂与所述加速添加剂彼此交错地粘附在所述凹槽的侧壁上，其中，所述表面剂与所述加速添加剂的浓度变化完全相反。
2.根据权利要求1所述的方法，其中，所述表面剂包括亲水聚合物。
3.根据权利要求2所述的方法，其中，所述表面剂包括聚乙二醇。
4.根据权利要求2所述的方法，其中，所述表面剂包括聚丙二醇。
5.根据权利要求2所述的方法，其中，所述表面剂包括聚氧化乙烯。
6.根据权利要求1所述的方法，其中，通过自底向上的操作，将所述金属材料填充在所述凹槽中。
7.根据权利要求1所述的方法，其中，通过旋涂，将所述表面剂施加至所述凹槽。
8.根据权利要求1所述的方法，其中，通过润湿，将所述表面剂施加至所述凹槽。
9.根据权利要求1所述的方法，其中，通过喷涂，将所述表面剂施加至所述凹槽。
10.根据权利要求1所述的方法，其中，通过蒸汽涂覆，将所述表面剂施加至所述凹槽。
11.根据权利要求1所述的方法，其中，所述电镀溶液还包括整平添加剂。
12.一种制造半导体器件的方法，所述方法包括：
提供其上设置有导电膜的衬底，其中，所述衬底具有多个凹槽，并且所述多个凹槽中的每一个凹槽均具有深度-宽度的纵宽比；
向所述多个凹槽施加表面剂；
将所述衬底浸于包括金属离子的电镀溶液中，其中，所述电镀溶液包括加速添加剂，所述表面剂的平均分子重量比所述加速添加剂的平均分子重量重1000倍至10000倍，并且其中，所述电镀溶液还包括抑制添加剂，并且所述抑制添加剂与所述表面剂不同；以及
向所述导电膜施加偏压，以在所述多个凹槽中填充金属材料，
其中，所述多个凹槽中的每一个凹槽的所述表面剂的底部密度均取决于所述深度-宽度的纵宽比；
其中，当在所述凹槽中填充金属材料时所述表面剂阻滞金属离子附着在导电膜上，并且所述表面剂与所述加速添加剂彼此交错地粘附在所述凹槽的侧壁上，其中，所述表面剂与所述加速添加剂的浓度变化完全相反。
13.根据权利要求12所述的方法，其中，所述表面剂的底部密度随着所述深度-宽度的纵宽比的增大而减小。
14.根据权利要求12所述的方法，所述表面剂包括聚乙二醇、聚丙二醇或聚氧化乙烯。
15.根据权利要求12所述的方法，其中，所述表面剂通过旋涂、浸入、喷涂或蒸汽涂覆而施加至所述多个凹槽。
16.一种制造半导体器件的方法，所述方法包括：
提供其上设置有导电膜的衬底；以及
向所述导电膜施加表面剂；
其中，所述衬底包括各自具有深度-宽度的纵宽比的多个凹槽，并且粘附于所述导电膜的所述表面剂的最低密度优先在具有最大深度-宽度的纵宽比的凹槽的底面处出现；
将所述衬底浸于电镀溶液中，其中，所述电镀溶液包括加速添加剂，所述表面剂的平均分子重量比所述加速添加剂的平均分子重量重1000倍至10000倍，并且其中，所述电镀溶液还包括抑制添加剂，并且所述抑制添加剂与所述表面剂不同，
其中，当在所述凹槽中填充金属材料时所述表面剂阻滞金属离子附着在导电膜上，并且所述表面剂与所述加速添加剂彼此交错地粘附在所述凹槽的侧壁上，其中，所述表面剂与所述加速添加剂的浓度变化完全相反。
17.根据权利要求16所述的方法，其中，所述表面剂包括聚乙二醇。
CN201510616190.4A 2015-04-17 2015-09-24 制造具有凹槽的半导体器件的方法 Active CN106057727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/690,051 2015-04-17
US14/690,051 US9859124B2 (en) 2015-04-17 2015-04-17 Method of manufacturing semiconductor device with recess

Publications (2)

Publication Number Publication Date
CN106057727A CN106057727A (zh) 2016-10-26
CN106057727B true CN106057727B (zh) 2020-09-11

Family

ID=57129274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510616190.4A Active CN106057727B (zh) 2015-04-17 2015-09-24 制造具有凹槽的半导体器件的方法

Country Status (3)

Country Link
US (1) US9859124B2 (zh)
CN (1) CN106057727B (zh)
TW (1) TWI579967B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220050602A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 메모리 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
US6436816B1 (en) * 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US6315883B1 (en) * 1998-10-26 2001-11-13 Novellus Systems, Inc. Electroplanarization of large and small damascene features using diffusion barriers and electropolishing
US6709565B2 (en) * 1998-10-26 2004-03-23 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6211071B1 (en) 1999-04-22 2001-04-03 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6743473B1 (en) * 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
US7135404B2 (en) * 2002-01-10 2006-11-14 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US7189647B2 (en) * 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
TW584899B (en) * 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6913651B2 (en) * 2002-03-22 2005-07-05 Blue29, Llc Apparatus and method for electroless deposition of materials on semiconductor substrates
US20040096592A1 (en) * 2002-11-19 2004-05-20 Chebiam Ramanan V. Electroless cobalt plating solution and plating techniques
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7341946B2 (en) * 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7564136B2 (en) * 2006-02-24 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integration scheme for Cu/low-k interconnects
US8293647B2 (en) * 2008-11-24 2012-10-23 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
US20140299476A1 (en) * 2013-04-09 2014-10-09 Ebara Corporation Electroplating method
US8828863B1 (en) * 2013-06-25 2014-09-09 Lam Research Corporation Electroless copper deposition with suppressor
US9054163B2 (en) * 2013-11-06 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for via plating with seed layer

Also Published As

Publication number Publication date
US9859124B2 (en) 2018-01-02
CN106057727A (zh) 2016-10-26
TWI579967B (zh) 2017-04-21
US20160307761A1 (en) 2016-10-20
TW201639075A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
KR101368308B1 (ko) 유기 표면 패시베이션에 의한 바텀 업 도금 및 차등 도금 지연
US6946065B1 (en) Process for electroplating metal into microscopic recessed features
US8642472B2 (en) Method for manufacturing a semiconductor device
KR101295478B1 (ko) 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US7989347B2 (en) Process for filling recessed features in a dielectric substrate
TW201027668A (en) Process for through silicon via filling
TWI592522B (zh) 用於將銅電鍍至阻障層上之電解質及方法
EP2580375B1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
US7338585B2 (en) Electroplating chemistries and methods of forming interconnections
US20030089986A1 (en) Microelectronic device layer deposited with multiple electrolytes
CN106057727B (zh) 制造具有凹槽的半导体器件的方法
KR102060360B1 (ko) Tsv 기판 상의 범프 형성 방법
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
KR102062533B1 (ko) 실리콘 관통 전극 형성 방법
TW201632660A (zh) 電鍍設備與方法
Abhulimen et al. Effect of via profile on copper seed layer deposition for electroplating
US7312149B2 (en) Copper plating of semiconductor devices using single intermediate low power immersion step
Mathew et al. Through-silicon via fill for 3D interconnect applications
KR20010036682A (ko) 전기도금법을 이용한 금속막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant