FR2961220A1 - Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition - Google Patents

Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition Download PDF

Info

Publication number
FR2961220A1
FR2961220A1 FR1054668A FR1054668A FR2961220A1 FR 2961220 A1 FR2961220 A1 FR 2961220A1 FR 1054668 A FR1054668 A FR 1054668A FR 1054668 A FR1054668 A FR 1054668A FR 2961220 A1 FR2961220 A1 FR 2961220A1
Authority
FR
France
Prior art keywords
copper
cavity
filling
complexing agent
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1054668A
Other languages
English (en)
Other versions
FR2961220B1 (fr
Inventor
Nadia Frederich
Frederic Raynal
Jose Gonzalez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1054668A priority Critical patent/FR2961220B1/fr
Application filed by Alchimer SA filed Critical Alchimer SA
Priority to PCT/EP2011/059581 priority patent/WO2011154493A1/fr
Priority to JP2013513697A priority patent/JP2013536314A/ja
Priority to US13/703,515 priority patent/US20130168255A1/en
Priority to KR1020127030591A priority patent/KR20130108978A/ko
Priority to CA2801875A priority patent/CA2801875C/fr
Priority to CN201180028861.5A priority patent/CN102939408B/zh
Priority to EP11725914.3A priority patent/EP2580375B1/fr
Priority to SG2012089280A priority patent/SG186173A1/en
Priority to TW100120420A priority patent/TWI513863B/zh
Publication of FR2961220A1 publication Critical patent/FR2961220A1/fr
Application granted granted Critical
Publication of FR2961220B1 publication Critical patent/FR2961220B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

La présente invention a pour objet une composition destinée notamment au remplissage, par électrodéposition de cuivre, d'une cavité d'un substrat semi-conducteur telle qu'une structure de type « via traversant » pour la réalisation d'interconnections dans des circuits intégrés en trois dimensions. Selon l'invention, cette composition comprend en solution dans un solvant : - des ions de cuivre en une concentration comprise entre 45 et 1500 m M ; - un agent complexant du cuivre constitué d'au moins un composé choisi parmi les polyamines aliphatiques ayant 2 à 4 groupes amino, de préférence l'éthylènediamine, en une concentration comprise entre 45 et 3000 mM ; - le rapport molaire entre le cuivre et ledit agent complexant étant compris entre 0,1 et 5 ; - de l'acide thiodiglycolique en une concentration comprise entre 1 et 500 mg/l ; et - éventuellement un système tampon, en particulier du sulfate d'ammonium, en une concentration comprise entre 0,1 et 3 M. Application : Fabrication de circuits intégrés en trois dimensions pour l'industrie électronique

Description

La présente invention concerne généralement une composition d'électrodéposition destinée au remplissage par du cuivre d'une cavité d'un substrat semiconducteur telle qu'une structure de type "via traversant". L'invention trouve essentiellement application dans le domaine de la microélectronique pour la métallisation de vias traversants (dénommés « through Silicon vias » ou « through wafer vias » ou « through wafer interconnect » en anglais) clef de voûte de l'intégration des puces électroniques (dénommées « chip » « die » en anglais) en trois dimensions (3D) ou intégration verticale. Elle trouve également application dans d'autres domaines de l'électronique où des vias traversants ou des cavités d'un substrat doivent être remplis par du cuivre. On citera dans ce contexte la fabrication d'éléments d'interconnexion dans des circuits imprimés (dénommés « printed circuit board » ou « printed wire board » en anglais) ou celle d'éléments passifs, tels que les inductances, ou électromécaniques dans des circuits intégrés ou des microsystèmes (dénommés « micro electro mechanical systems » en anglais). Les systèmes électroniques actuels se composent, pour la plupart, de plusieurs circuits intégrés, ou composants, et chaque circuit intégré remplit une ou plusieurs fonctions. Par exemple, un ordinateur comporte au moins un microprocesseur et plusieurs circuits mémoires. Chaque circuit intégré correspond usuellement à une puce électronique dans son propre boîtier (dénommé « package » en anglais). Les circuits intégrés sont brasés ou entichés sur, par exemple, un circuit imprimé (dénommé « printed circuit board » ou « PCB » en anglais) qui assure la connexion entre les circuits intégrés. Depuis plusieurs générations de circuits intégrés, le besoin permanent d'augmenter la densité de fonctionnalité conduit à concevoir les systèmes selon le concept du « système sur puce » (dénommé « system on chip » en anglais). Tous les composants et blocs de circuit nécessaires à la mise en oeuvre de l'ensemble des fonctions du système sont alors réalisés sur la même puce, sans utiliser le support d'un circuit imprimé. En pratique, il est néanmoins très difficile d'obtenir un « système sur puce » de haute performance car les procédés de fabrication des circuits logiques et mémoires, par exemple, différent très substantiellement. L'approche « système sur puce » aboutit donc à consentir des compromis quant aux performances des différentes fonctions réalisées sur la même puce. De plus, la taille de telles puces et leur rendement de fabrication atteignent les limites de leur faisabilité économique.
Une autre approche consiste à fabriquer dans un même boîtier un module assurant l'interconnexion de plusieurs circuits intégrés, lesquels peuvent alors provenir du même substrat semi-conducteur ou de substrats différents. Le boîtier ainsi obtenu ou « module multi puce » (dénommé « multi chip module » ou « MCM » en anglais) se présente ainsi sous la forme d'un composant unique. Il existe différentes technologies de substrat « MCM » e.g. laminé, céramique. Dans tous les cas l'approche « MCM » permet d'obtenir une plus haute densité d'interconnexion et donc une meilleure performance qu'une approche « PCB » classique. Néanmoins elle ne s'en distingue pas fondamentalement. Outre l'encombrement et le poids du boîtier, les performances d'un « MCM » restent limitées par les éléments parasites associés à la longueur des connexions du substrat et aux fils de connexion (dénommés « vire bonding » en anglais) reliant le substrat ou les puces aux broches (dénommées « pins » en anglais) du boîtier. Grâce à la mise en oeuvre d'une intégration en trois dimensions (3D) ou intégration verticale, les puces sont superposées (dénommé « stacked » en anglais) et reliées entre elles par des interconnexions verticales. L'empilement obtenu comporte plusieurs couches ou strates de composants actifs ou puces, il constitue un circuit intégré en trois dimensions (dénommé « 3D integrated circuit » ou « 3D IC » en anglais).
Les bénéfices de l'intégration 3D relèvent à la fois : (1) de l'amélioration des performances e.g. réduction du temps de propagation et de la puissance dissipée, augmentation de la rapidité de fonctionnement du système associée à la communication accélérée entre les blocs fonctionnels, augmentation de la bande passante de chaque bloc fonctionnel, augmentation de l'immunité au bruit, (2) de l'amélioration des coûts e.g. augmentation de la densité d'intégration, meilleur rendement de fabrication grâce à l'emploi de la génération de puce électronique la plus appropriée à chaque bloc fonctionnel, amélioration de la fiabilité, et (3) de la possibilité de réaliser des systèmes hautement intégrés par l'empilement de technologies hétérogènes (ou co-intégration) i.e. mettant en jeu différents matériaux et/ou différents composants fonctionnels. Aujourd'hui l'intégration 3D se révèle une alternative indispensable aux approches conventionnelles, qui atteignent leurs limites en termes de performance, de diversification des fonctionnalités et de coût de réalisation. Après empilement, par exemple par collage, les puces peuvent être individuellement connectées aux broches du boîtier par des fils de connexions. Néanmoins l'interconnexion des puces entre elles avec une densité d'interconnexion élevée ne peut être obtenue que par la mise en oeuvre de vias traversants. Les fondements et avantages de l'intégration 3D ont été décrits par exemple dans : Topol, D.C. La Tulipe, L. Shi, D.J. Frank, K. Bernstein, S.E. Steen, A. Kumar, G.U. Singco, A.M. Young, K.W. Guarini et M. Leong, "Threedimensional integrated circuits' IBM Journal Res. & Dev., vol. 50, N° 4/5, July/September 2006, pages 491-506. L'amincissement des tranches de silicium (dénommées "wafers" en anglais), l'alignement entre les couches, le collage (dénommé « bonding » en anglais) des couches, la gravure et la métallisation des vias traversants au sein de chaque couche sont les technologies élémentaires nécessaires à la réalisation de circuits intégrés en trois dimensions. Les circuits en trois dimensions peuvent être réalisés en amincissant la 15 tranche de silicium avant la fabrication des vias traversants (e.g. U.S. Patent Nos 7,060,624; 7,148,565). La gravure et la métallisation des vias peuvent aussi se faire avant amincissement de la tranche de silicium (e.g. U.S. Patent No 7,060,624; 7,101,792). Dans ce cas les vias sont gravés dans le silicium, puis métallisés 20 jusqu'à la profondeur souhaitée avant d'amincir la tranche de silicium. Lors de leur métallisation les vias sont donc fermés ou « borgnes » (dénommés « blind vias» en anglais). La bonne conductivité électrique du cuivre et sa résistance élevée au phénomène d'électromigration, c'est-à-dire la faible migration des atomes de 25 cuivre sous l'effet de la densité de courant électrique susceptible d'être une cause importante de défaillance, en font en particulier un matériau de choix pour la métallisation des vias traversants. Les vias traversants sont généralement réalisés de façon similaire au « procédé Damascene » (utilisé dans le domaine de la microélectronique pour la 30 fabrication d'éléments d'interconnexion des circuits intégrés) selon une succession d'étapes comportant - la gravure des vias dans ou au travers de la tranche de silicium ; - le dépôt d'une couche diélectrique isolante (généralement constituée d'oxyde ou de nitrure de silicium, par exemple) ; 35 - le dépôt d'une couche barrière ou « liner (généralement constituée de tantale (Ta), titane Ti), nitrure de tantale (TaN), nitrure de titane (TiN), titanate de tungstène (TiW), nitrure ou carbure de tungstène (WCN) ou de combinaisons de ces matériaux, par exemple) servant à empêcher la migration du cuivre ; - le dépôt d'une mince couche de cuivre métallique, appelée couche de germination ("seed layer" en anglais) ; - le remplissage des vias par électrodéposition de cuivre et - l'élimination du cuivre en excès par polissage mécano-chimique. Les vias ainsi formés sont caractérisés par leur facteur de forme (« aspect ratio » en anglais), qui définit le rapport entre la profondeur et le diamètre du via. Un facteur de forme noté par exemple 10:1 définit un via ayant un diamètre de dimension dix fois inférieure à sa profondeur. Les étapes de dépôt de la couche barrière, de la couche de germination, de remplissage et de polissage du cuivre sont communément désignées ensemble par l'expression "métallisation des vias traversants". La couche barrière présente généralement une résistance trop élevée pour permettre, par voie électrochimique directe, un dépôt de cuivre homogène ou uniforme à l'échelle de la tranche, phénomène connu de l'homme de l'art sous le terme de chute ohmique. La résistance élevée de la couche barrière résulte de la résistivité élevée des matériaux la constituant (par exemple nitrures métalliques).
Il est de ce fait nécessaire, préalablement à l'étape de remplissage par électrodéposition du cuivre, de recouvrir la couche barrière d'une mince couche de cuivre métallique, appelée couche de germination. Couche barrière et couche de germination sont généralement déposées par des procédés de dépôt physique ou chimique à partir d'une phase vapeur (PVD ou "Physical Vapor Deposition" et CVD ou "Chemical Vapor Deposition" en anglais, respectivement). Le dépôt physique en phase vapeur (PVD) est actuellement préféré d'un point de vue industriel dans la mesure où il permet de revêtir des surfaces ayant une résistivité élevée avec une adhérence du cuivre sur la barrière bien meilleure que celle obtenue avec les procédés de type CVD. L'épaisseur du revêtement déposé par PVD est directement proportionnelle à l'angle solide vu de la surface à revêtir. De ce fait, les parties de la surface présentant des angles saillants sont recouvertes d'une couche plus épaisse que les parties de la surface présentant des angles rentrants. Il en résulte que les couches de germination de cuivre formées par dépôt physique en phase vapeur ne sont pas conformes, et ne présentent donc pas une épaisseur uniforme en tout point de la surface du substrat. En particulier les circuits intégrés en trois dimensions à haute densité nécessitent la mise en oeuvre de procédés de gravure anisotrope du silicium afin d'obtenir des vias à profil vertical. La gravure anisotrope du silicium (e.g. U.S. Patent No 5,501,893) conduit le plus souvent à un profil en tonneau (dénommé « bowing » en anglais), rugueux, cannelé ou strié (dénommé « scalloping » en anglais). Ainsi les flancs des vias peuvent être partiellement non recouverts ou recouverts d'une épaisseur insuffisante de couche barrière et de couche de germination. A ce jour, l'électrodéposition traditionnelle de cuivre est principalement utilisée pour le remplissage des vias traversants, et comprend l'application d'un courant à un wafer préalablement couvert d'une couche de germination et plongé dans un bain acide de sulfate de cuivre contenant des additifs de type « accélérateur » et « suppresseur » (e.g. U.S. 7,060,624 et WO 2009/018581). Ce bain acide de sulfate de cuivre est très agressif chimiquement vis-à-vis des couches de germination, provoquant leur dissolution partielle au cours des premiers instants de l'électrodéposition. Cette dissolution de la couche de germination est critique lorsque son épaisseur est très faible (voire quasi-nulle), ce qui est le cas en particulier au niveau des flancs des vias. En effet, une rupture de la couche de germination lors du démarrage de l'électrodéposition entraîne une non uniformité électrique, et par conséquent un remplissage ultérieur imparfait des vias se traduisant par des défauts de matière (appelés « voids » en anglais).
La couche barrière se trouvant sous la couche de germination peut être également attaquée par un bain acide de sulfate de cuivre, entraînant des problèmes de fiabilité liés à la diffusion du cuivre dans l'isolant. Dans ce contexte, il existe un besoin important de disposer d'une solution technique permettant de remplir les vias par électrodéposition du cuivre, au moyen d'une solution chimique moins agressive vis-à-vis des couches de germination et des couches barrière. On connaît, notamment par le brevet US 7,579,274, une méthode de remplissage de structures interconnect dual damascène au moyen de solutions d'électrodéposition à pH neutre ou légèrement acide, donc très peu agressives vis-à-vis des couches de germination. Cette solution technique est décrite pour des structures présentant des dimensions très éloignées des dimensions des vias traversants, et dont les facteurs de forme ne sont pas supérieurs à 3:1. Il a été constaté que cette solution n'est pas utilisable pour des structures de type « via traversant » pour circuits intégrés en trois dimensions, dont les facteurs de forme peuvent atteindre 20:1 et plus.
L'utilisation des compositions d'électrodéposition acides généralement utilisées à l'échelle industrielle pour le remplissage de "vias traversants" dans la réalisation de circuits intégrés en trois dimensions génère un certain nombre de contaminants, dont notamment le carbone, le chlore et le soufre. Lorsqu'ils sont présents dans les circuits de dispositifs microélectroniques, 10 ces contaminants peuvent induire des problèmes de fiabilité et de fuite de courant en raison de leur aptitude à se déplacer dans la matière sous l'effet de champs électriques. Il existe donc un besoin important de disposer de compositions d'électrodéposition dont l'utilisation pour le remplissage des vias traversants 15 génère la plus faible quantité possible de contaminants. Le but de la présente invention est donc de répondre à la problématique du remplissage par du cuivre de structures de type « via traversant », notamment pour la réalisation de circuits intégrés en trois dimensions, au moyen de solutions chimiques faiblement agressives vis-à-vis des couches de 20 germination et couches barrière, et qui ne génèrent pas de contaminants en particulier carbone, chlore et soufre en quantités importantes. Il a été découvert, et ceci constitue le fondement de la présente invention, qu'il était possible de résoudre le problème technique précité à l'aide de compositions d'électrodéposition très spécifiques, qui sont à base d'un 25 mélange de cuivre, d'éthylènediamine, de sulfate d'ammonium et d'acide thiodiglycolique. Les compositions selon l'invention sont très faiblement agressives vis-à-vis des couches de germination et des couches barrières, et ne génèrent pas de contaminants, en particulier carbone, chlore et soufre, en quantités importantes. 30 Par solution "faiblement agressive", on entend une composition chimique qui ne consomme pas les couches de germination et/ou barrière, c'est-à-dire qui ne diminue pas leur épaisseur au cours du temps par dissolution dans ladite composition chimique. Ainsi, selon un premier aspect, la présente invention a pour objet une 35 composition destinée notamment au remplissage, par électrodéposition de cuivre, d'une cavité d'un substrat semi-conducteur telle qu'une structure de type « via traversant » pour la réalisation d'interconnections dans des circuits intégrés en trois dimensions, caractérisée en ce qu'elle comprend en solution dans un solvant - des ions de cuivre en une concentration comprise entre 45 et 1500 mM - un agent complexant du cuivre comprenant au moins un composé choisi parmi les polyamines aliphatiques ayant 2 à 4 groupes amino, de préférence l'éthylènediamine, en une concentration comprise entre 45 et 3000 mM ; - le rapport molaire entre le cuivre et ledit agent complexant étant compris entre 0,1 et 5 ; - de l'acide thiodiglycolique en une concentration comprise entre 1 et 500 mg/l ; et - éventuellement un système tampon, en particulier du sulfate d'ammonium, en une concentration comprise entre 0,1 et 3 M. Par "électrodéposition" on entend ici tout procédé dans lequel un substrat est polarisé électriquement et mis au contact d'un liquide contenant des précurseurs d'un métal, comme en particulier le cuivre, en vue de conduire au dépôt dudit métal à la surface dudit substrat. Lorsque le substrat est conducteur de l'électricité, l'électrodéposition est réalisée par exemple par passage d'un courant entre le substrat à revêtir constituant une électrode (la cathode dans le cas d'un revêtement métallique ou organométallique) et une seconde électrode (l'anode) dans un bain contenant une source de précurseurs du matériau à déposer (par exemple des ions métalliques dans le cas d'un revêtement métallique) et éventuellement divers agents destinés à améliorer les propriétés du revêtement formé (régularité et finesse du dépôt, résistivité, etc.), éventuellement en présence d'une électrode de référence. Par convention internationale le courant et la tension passant ou appliqué au substrat d'intérêt, c'est-à-dire à la cathode du circuit électrochimique, sont négatifs. Dans l'ensemble de ce texte, lorsque ces courants et tensions sont mentionnés par une valeur positive, il est implicite que cette valeur représente la valeur absolue dudit courant ou de ladite tension. Les compositions d'électrodéposition selon la présente invention peuvent être mises en oeuvre quelle que soit la séquence de réalisation des circuits en trois dimensions (métallisation préalable ou postérieure à l'étape d'amincissement de la tranche de silicium).
Il a été montré que ces compositions permettent de remplir sans défaut de matière des cavités ou vias présentant des facteurs de forme élevés, de 5:1 et au-delà. Bien qu'il n'y ait pas de restriction de principe sur la nature du solvant (pourvu qu'il solubilise suffisamment les espèces actives de la solution et n'interfère pas avec l'électrodéposition), il s'agira de préférence d'eau. D'une façon générale, la composition d'électrodéposition selon l'invention comprend une source d'ions du cuivre, en particulier d'ions cuivriques Cu". Avantageusement, la source d'ions du cuivre est un sel de cuivre tel qu'en 10 particulier le sulfate de cuivre, le chlorure de cuivre, le nitrate de cuivre, l'acétate de cuivre, de préférence le sulfate de cuivre, et de préférence encore le sulfate de cuivre pentahydraté. Selon une caractéristique particulière, les ions du cuivre sont présents au sein de la composition d'électrodéposition en une concentration comprise entre 15 45 et 500 mM, de préférence entre 100 et 300 mM. La composition d'électrodéposition selon l'invention comprend un agent complexant constitué d'un ou plusieurs composés choisis parmi les polyamines aliphatiques ayant de 2 à 4 groupes amino -NH2. Parmi les polyamines aliphatiques susceptibles d'être utilisées, on peut 20 citer l'éthylènediamine, la diéthylènediamine, la triéthylènetétramine et la dipropylènetriamine et de préférence l'éthylènediamine. La concentration en agent complexant au sein des compositions selon l'invention est généralement comprise entre 45 et 1500 mM, de préférence entre 300 et 900 mM. 25 Le rapport molaire entre le cuivre et l'agent complexant est généralement compris entre 0,1 et 5, de préférence entre 0,1 et 1 et de préférence encore entre 0,2 et 0,4. Dans le cadre de la présente invention, l'éthylènediamine constitue un composé particulièrement préféré en tant qu'agent complexant et d'excellents 30 résultats ont été obtenus à l'aide de compositions dans lesquelles ce composé est présent en une concentration comprise entre 300 et 900 mM, en particulier lorsque le rapport molaire entre les ions du cuivre et l'éthylènediamine est compris entre 0,2 et 0,4. Les compositions selon l'invention sont notamment caractérisées par le 35 fait qu'elles contiennent de l'acide thiodiglycolique.
Il a été découvert que, dans les compositions selon l'invention, l'acide thiodiglycolique favorise une croissance non conforme du cuivre par effet « accélérateur », c'est-à-dire en catalysant la vitesse de croissance du cuivre au fond de la cavité à remplir, notamment une structure de type « via traversant ».
Cet effet, connu sous le nom d'effet « bottom-up » en anglais, garantit un excellent remplissage de ladite cavité, par du cuivre, sans formation de trous. Avantageusement, l'acide thiodiglycolique est présent, au sein des compositions d'électrodéposition selon l'invention, en une concentration comprise entre 1 et 500 mg/I, de préférence entre 1 et 100 mg/l.
Le sulfate d'ammonium, qui constitue un élément facultatif des compositions selon l'invention, joue le rôle de tampon pH, et permet donc de limiter les fluctuations de pH au cours du remplissage de la cavité par du cuivre. Lorsqu'il est présent au sein des compositions selon l'invention, le sulfate d'ammonium peut être utilisé en une concentration comprise entre 0,1 et 3 M, de préférence comprise entre 0,5 et 2 M, de préférence encore comprise entre 1 et 1,5 M. Avantageusement, le pH des compositions selon l'invention sera compris entre 7 et 11, de préférence entre 8 et 9,5. Le pH de la composition peut éventuellement être ajusté dans la gamme de pH souhaitée au moyen d'un ou plusieurs composés modificateurs de pH (ou tampons) autres que le sulfate d'ammonium tels que ceux décrits dans : « Handbook of chemistry and physics - 84th edition » David R. Lide, CRC Press. Les compostions d'électrodéposition selon l'invention peuvent également contenir d'autres constituants tels qu'en particulier des composés de type suppresseur, notamment des polyéthylène glycols tel que le PEG 8000. Selon un second aspect, la présente invention a pour objet l'utilisation d'une composition d'électrodéposition telle que définie précédemment pour le remplissage par du cuivre d'une cavité d'un substrat semi-conducteur tel qu'une structure de type via traversant pour la réalisation d'interconnexions dans des circuits intégrés en trois dimensions. Il a été observé qu'il était possible, à l'aide des compositions selon l'invention, d'obtenir un remplissage d'excellente qualité dans des cavités dont la surface est formée soit d'une couche barrière de diffusion au cuivre traditionnelle ou à base de nickel, soit d'une couche de germination du cuivre recouvrant une telle couche barrière.
Selon un troisième aspect, la présente invention a pour objet un procédé de remplissage de la cavité d'un substrat semi-conducteur, en particulier d'un via traversant pour la fabrication d'interconnexions dans des circuits intégrés en trois dimensions, ladite cavité étant recouverte d'une couche barrière de diffusion au cuivre, en particulier à base de nickel, éventuellement elle-même recouverte d'une couche de germination de cuivre, caractérisé en ce qu'il comprend la mise en contact de ladite surface de la cavité avec une composition d'électrodéposition telle que définie précédemment, et une étape au cours de laquelle ladite surface est polarisée pendant une durée suffisante pour permettre le remplissage de ladite cavité. L'étape de remplissage par électrodéposition est conduite pendant une durée suffisante pour former le revêtement souhaité. Cette durée peut être facilement déterminée par l'homme du métier, la croissance du film étant fonction de la charge qui est égale à l'intégrale temporelle du courant électrique passé dans le circuit pendant le temps du dépôt (loi de Faraday). Au cours de l'étape de remplissage, la surface de la cavité à remplir peut-être polarisée, soit en mode galvanostatique (courant imposé fixe), soit en mode potentiostatique (potentiel imposé et fixe, éventuellement par rapport à une électrode de référence), soit encore en mode pulsé (en courant ou en tension).
Selon un mode de réalisation actuellement préféré de l'invention, la polarisation de la surface de la cavité à remplir est réalisée en mode continu en imposant un courant par unité de surface compris dans une gamme de 0,2 mA/cm2 à 50 mA/cm2, de préférence de 0,5 mA/cm2 à 5 mA/cm2. Les solutions d'électrodéposition acides, habituellement utilisées dans l'état de la technique, sont susceptibles d'endommager les couches de germination et couches barrière. De ce fait, ces solutions doivent être utilisées de préférence en suivant un procédé comportant une étape initiale dite « d'entrée à chaud », au cours de laquelle la surface à revêtir est mise en contact, sous polarisation électrique, avec le bain d'électrodéposition. Une telle étape est particulièrement difficile à mettre en oeuvre, l'entrée de la surface à revêtir dans la solution chimique devant être contrôlée précisément pour éviter de perturber la polarisation électrique appliquée. Les compositions d'électrodéposition selon l'invention, en raison de leur faible agressivité vis-à-vis des couches de germination et couches barrière, peuvent être mises en oeuvre en suivant un tel procédé comportant une étape initiale « d'entrée à chaud », mais d'une façon particulièrement avantageuse, 2961220 Il elles peuvent également être mise en oeuvre en suivant un procédé comportant une étape initiale « d'entrée à froid », au cours de laquelle la surface à revêtir est mise en contact sans polarisation électrique avec le bain d'électrodéposition, et maintenue dans cet état pendant la durée voulue. Ce mode de réalisation 5 présente l'avantage d'une grande simplicité de mise en oeuvre puisqu'il ne requiert aucun contrôle particulier lors de l'entrée de la surface à revêtir dans la solution chimique d'électrodéposition. Ainsi, selon une caractéristique particulière, le procédé conforme à l'invention comprend, préalablement à l'électrodéposition, une étape "d'entrée à 10 froid" au cours de laquelle la surface de la cavité à remplir est mise en contact avec la composition d'électrodéposition selon l'invention sans polarisation électrique, et éventuellement maintenue dans cet état pendant une durée d'au moins 30 secondes. Selon une autre caractéristique particulièrement avantageuse, le procédé 15 de remplissage selon l'invention peut être mis en oeuvre à une température comprise entre 20 et 30°C, c'est-à-dire à température ambiante. Il n'est donc pas nécessaire de chauffer le bain d'électrodéposition ce qui constitue un avantage du procédé du point de vue de la simplicité du procédé. Le procédé conforme à l'invention a permis de réaliser des remplissages 20 de cuivre d'excellente qualité, sans défaut de matière et qui ne génèrent pas de contaminants en quantités importantes. Ce procédé peut être mis en oeuvre pour remplir une cavité dont la surface est constituée d'une couche de germination de cuivre. De façon avantageuse, le procédé conforme à l'invention peut également 25 être mis en oeuvre pour remplir une cavité dont la surface est constituée d'un matériau formant barrière de diffusion au cuivre. Une telle couche formant barrière de diffusion au cuivre peut comprendre au moins l'un des matériaux choisis parmi le tantale (Ta), le titane (Ti), le nitrure de tantale (Tag le nitrure de titane (TiN), le tungstène (W), le titanate de 30 tungstène (TiW) et le nitrure ou carbure de tungstène (WCN). Il a également été montré que le procédé conforme à l'invention peut également être mis en oeuvre pour remplir une cavité dont la surface est constituée d'un matériau à base de nickel tel que NiB formant barrière de diffusion au cuivre. Une telle couche barrière de diffusion au cuivre peut être 35 réalisée par exemple en suivant le procédé décrit dans le document WO 2010/001054.
La présente invention va maintenant être illustrée par les exemples non limitatifs suivants, dans lesquels les compositions selon l'invention sont utilisées pour réaliser le remplissage en cuivre de structures de type « vias traversants » revêtus d'une couche barrière de diffusion au cuivre. Ces exemples trouvent notamment application dans la fabrication de structures d'interconnexion en cuivre pour circuits intégrés. Ces exemples font référence aux figures annexées qui représentent respectivement : - figure 1 : microscopie électronique à balayage montrant des vias traversants partiellement remplis de cuivre selon l'exemple 1 ; - figure 2 : microscopie électronique à balayage montrant des vias traversants partiellement remplis de cuivre selon l'exemple 2 ; - figure 3 : microscopie électronique à balayage montrant des vias traversants partiellement remplis de cuivre selon l'exemple 3 ; - figure 4 : microscopie électronique à balayage montrant des vias traversants remplis de cuivre selon l'exemple 4 ; - figure 5 : microscopie électronique à balayage montrant des vias traversants partiellement remplis de cuivre selon l'exemple 5 ; - figure 6A : profil de concentration TOF-SIMS de carbone en fonction de la profondeur mesurée sur les dépôts de cuivre réalisés selon l'exemple 6 à l'aide d'une composition selon l'invention et d'une composition commerciale - figure 6B : profil de concentration TOF-SIMS de carbone en fonction de la profondeur mesurée sur les dépôts de soufre réalisés selon l'exemple 6 à l'aide d'une composition selon l'invention et d'une composition commerciale ; - figure 6C : profil de concentration TOF-SIMS de carbone en fonction de la profondeur mesurée sur les dépôts de chlore réalisés selon l'exemple 6 à l'aide d'une composition selon l'invention et d'une composition commerciale. Dans ces exemples, et sauf indication contraire, la température est la température ambiante (20 à 30°C).
EXEMPLE 1 : Remplissage partiel de vias par du cuivre, à l'aide d'une composition selon l'invention à base de complexe de cuivreéthylènedia m ine, sur une couche barrière à base de tantale sur laquelle a été déposée une couche de germination de cuivre.
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est constitué d'un coupon de silicium de dimension 4 cm x 4 cm et de 750 pm d'épaisseur, gravé avec des motifs cylindriques de type « via traversant de profondeur 25 pm et de diamètre 5 pm. Ces motifs sont recouverts d'une couche de silice ayant une épaisseur de 400 nm, elle-même revêtue d'une couche à base de tantale déposée par pulvérisation PVD (Physical Vapor Deposition), et qui se décompose en deux sous couches nitrure de tantale (15 nm), et de tantale (10 nm).
Cette « bi-couche » TaN/Ta constitue une barrière de diffusion au cuivre telle qu'utilisée dans les structures dites « vias traversants » dans la fabrication des circuits intégrés. Une couche de germination de cuivre conforme de l'ordre de 200 nm d'épaisseur a été déposée sur les motifs.
Solution de remplissage : La solution de remplissage mise en oeuvre dans cet exemple est une solution aqueuse contenant 18 g/l (ou 0,3 M) d'éthylènediamine, 198 g/l (ou 1,5 M) de sulfate d'ammonium, 10 mg/l d'acide thiodiglycolique, et 25 g» (ou 0,1 M) de CUSO4(H2O)5.
Equipement : Dans cet exemple, on a utilisé un équipement de dépôt électrolytique représentatif de ceux employés dans l'industrie de la microélectronique de marque Semitool® et de type EquinoxTM capable de traiter des plaques de 200 mm de diamètre.
Cet équipement comporte une cellule de dépôt électrolytique dans laquelle est réalisé le dépôt de la couche de germination et une station de rinçage/séchage utilisée après dépôt. La cellule de dépôt électrolytique comporte une anode qui peut être constituée soit en un métal inerte (titane recouvert de platine par exemple), soit en un métal identique à celui constituant la couche de germination, en l'occurrence du cuivre la plaque de silicium revêtue par la couche barrière TaN/Ta, constituant la cathode de cette cellule. Cette cellule comporte en outre une alimentation électrique stabilisée permettant de fournir jusqu'à 120 V et 15 A et un dispositif de mise en contact électrique de la cathode physiquement isolé de la solution par un joint d'étanchéité. Ce dispositif de mise en contact électrique est généralement de forme annulaire et permet une alimentation du substrat en plusieurs points de contact disposés de manière régulière sur celui-ci. Elle comporte également un dispositif de support de la plaque à revêtir comportant des moyens de mise en rotation de la dite plaque à vitesse prédéterminée. B. Protocole expérimental Un traitement chimique a été effectué avant de démarrer le procédé d'électrodéposition. Ce traitement a pour but d'accroitre la mouillabilité de la solution de remplissage dans les vias et de chasser les bulles d'air. Il peut consister par exemple à immerger le coupon dans la solution de remplissage et à placer le tout dans une cuve à ultrasons pendant une durée d'au moins 2 minutes (5 minutes dans cet exemple). Le procédé d'électrodéposition mis en oeuvre dans cet exemple comporte les différentes étapes consécutives suivantes.
Etape 1 : « Entrée à froid » Cette étape peut être décomposée en deux sous étapes : 1.1. Le substrat précité a été introduit dans la cellule de dépôt électrolytique de façon à ce que la face comportant la couche de germination de cuivre vienne au contact du dispositif de mise en contact électrique, ce dernier n'étant toujours pas alimenté électriquement. 1.2. L'ensemble formé par le dispositif de mise en contact électrique et le substrat, qui sera dénommé par la suite « ensemble cathodique » a été mis en contact, par exemple par trempage, avec la solution de remplissage. Cette mise en contact, dont la durée est généralement inférieure ou égale à 5 secondes (2 secondes dans cet exemple) est réalisée alors que le dispositif n'est toujours pas alimenté électriquement. Etape 2 : Remplissage des vias L'ensemble cathodique a alors été polarisé en mode galvanostatique et simultanément mis en rotation à une vitesse de 20 à 100 tours par minutes (20 tours par minute par exemple). Le protocole galvanostatique susceptible d'être utilisé permet d'imposer un courant par unité de surface généralement compris entre 0,5 et 3,4 mA/cm2 (0,6 mA/cm2 dans l'exemple). Dans les conditions précitées, le temps nécessaire pour remplir partiellement les vias de 5 pm de diamètre et de 25 pm de profondeur a été de 90 minutes.
Par "partiellement", on entend un remplissage suffisant pour observer l'effet "bottom-up" caractéristique d'un remplissage sans défaut des vias. Etape 3 : « Sortie à froid » Cette étape peut être décomposée en deux sous étapes : 3.1. Après l'étape de remplissage, l'ensemble cathodique revêtu de cuivre a été retiré de la solution de remplissage à vitesse de rotation nulle, le système n'étant plus alimenté électriquement. La vitesse de rotation a alors été portée à 500 tours par minute pendant 10 secondes.
Un pré-rinçage à l'eau dé-ionisée a été effectué dans la cellule. 3.2. Le substrat revêtu de la couche de germination a alors été transféré dans le module de rinçage/séchage pour subir un rinçage à l'eau dé-ionisée. L'eau de rinçage a été évacuée puis un séchage sous balayage d'azote a été réalisé.
La rotation a alors été stoppée pour permettre le retrait du substrat revêtu et séché. C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus, le remplissage partiel par du cuivre des vias de 5 pm de diamètre et de 25 pm de profondeur a été obtenu avec un effet « bottom-up », caractéristique d'un remplissage sans défaut des vias. Cet effet a été visualisé à l'aide d'un Microscope Electronique à balayage (MEB) (grossissement x 2K) (voir figure 1). Comme on peut le voir clairement sur cette figure, l'épaisseur du dépôt de cuivre en fond de cavité (5,6 pm) est très supérieure à l'épaisseur du dépôt de cuivre sur la surface de la plaque de silicium (1,4 pm).
EXEMPLE 2 : Remplissage partiel de vias par du cuivre, à l'aide d'une composition selon l'invention à base de complexe de cuivre- ethylènediamine, sur une couche barrière à base de tantale sur laquelle a été déposée une couche de germination de cuivre. A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est identique à celui de l'exemple 1.
Solution de remplissage : La solution utilisée dans cet exemple est identique à celle de l'exemple 1.
Equipement : Dans cet exemple, on a utilisé un équipement de dépôt électrolytique similaire aux cellules fontaine qui sont employées dans l'industrie de la microélectronique.
La cellule de dépôt électrolytique comporte une anode qui peut être constituée soit en un métal inerte (titane recouvert de platine par exemple), soit en un métal identique à celui qui est déposé, en l'occurrence du cuivre ; la plaque de silicium revêtue par la couche barrière TaN/Ta, elle-même revêtue par une couche de germination de cuivre, constituant la cathode de cette cellule.
Ce système à deux électrodes est alimenté électriquement à l'aide d'un potentiostat de type VMP2 qui permet de fournir jusqu'à 20 V et 0.5 A. Ce système comporte un dispositif de mise en contact électrique de la cathode physiquement isolé de la solution par un joint d'étanchéité. Ce dispositif de mise en contact électrique est généralement de forme annulaire et permet une alimentation du substrat en plusieurs points de contact disposés de manière régulière sur celui-ci. Ce système comporte également un dispositif de support de la plaque à revêtir comportant des moyens de mise en rotation de la dite plaque à vitesse prédéterminée.
B. Protocole expérimental Un traitement chimique préalable, identique à celui de l'exemple 1, a été effectué avant de démarrer le procédé d'électrodéposition, dans le but d'accroître la mouillabilité de la solution de remplissage dans les vias et de chasser les bulles d'air.
Le procédé d'électrodéposition mis en oeuvre dans cet exemple comporte les différentes étapes consécutives suivantes. Etape 1 : « Entrée à froid » Cette étape a été réalisée de façon identique à celle décrite à l'exemple 1. Etape 2 : Remplissage des vias L'ensemble cathodique a été polarisé en mode galvanostatique et simultanément mis en rotation à une vitesse de 60 tours par minutes. Le protocole galvanostatique utilisé a permis d'imposer un courant par unité de surface de 1 mA/cm2. Dans les conditions précitées, le temps nécessaire pour remplir partiellement les vias de 5 pm de diamètre et de 25 pm de profondeur a été de 90 minutes.
Etape 3 : « Sortie à froid » Cette étape a été réalisée de façon identique à celle décrite à l'exemple 1. C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus, le remplissage partiel par du cuivre des vias de 5 pm de diamètre et de 25 pm de profondeur a été obtenu avec un effet « bottom-up ». Cet effet a été observé à l'aide d'un Microscope Electronique à balayage (MEB) (grossissement x 2K) (voir figure 2). Comme on peut le voir clairement sur cette figure, l'épaisseur du dépôt de cuivre en fond de cavité (14 pm) est très supérieure à l'épaisseur du dépôt de cuivre sur la surface de la plaque de silicium (1,15 pm).
EXEMPLE COMPARATIF 3 : Remplissage partiel de vias par du cuivre, à l'aide d'une composition à base de complexe de cuivre-ethylènediamine sans acide thiodiglycolique, sur une couche barrière à base de tantale sur laquelle a été déposée une couche de germination de cuivre. A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple était identique à celui de l'exemple L Solution de remplissage : La solution de remplissage mise en oeuvre dans cet exemple était une solution aqueuse contenant 18 g/l (ou 0.3 M) d'éthylènediamine, 198 g/I (ou 1.5 M) de sulfate d'ammonium, et 25 g/1 (ou 0.1 M) de CuSO4(H20)s. Equipement : L'équipement utilisé dans cet exemple était identique à celui de l'exemple 2. B. Protocole expérimental Le protocole expérimental utilisé dans cet exemple était identique à celui de l'exemple 2.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus, il n'a pas été possible d'obtenir un remplissage partiel de bonne qualité des vias, aucun effet "bottom-up" n'ayant pu être observé au microscope électronique à balayage (MEB) (grossissement x 2K) (voir figure 3).
Comme on peut le voir clairement sur cette figure, l'épaisseur du dépôt de cuivre en fond de cavité (0,64 pm) est inférieure à l'épaisseur du dépôt de cuivre sur la surface de la plaque de silicium (1,11 pm). Cet exemple montre le caractère critique de la présence de l'acide thiodiglycolique au sein des compositions d'électrodéposition selon l'invention.
EXEMPLE 4: Remplissage de vias par du cuivre, à l'aide d'une composition selon l'invention à base de complexe de cuivreethylènediamine, sur une couche barrière à base de nickel (NiB). 10 Substrat : Le substrat utilisé dans cet exemple était constitué d'un coupon de silicium dopé (type p) de dimension 4 cm x 4 cm et de 750 pm d'épaisseur, gravée avec des motifs cylindriques de type « via traversant » de trois tailles différentes : 15 - profondeur 25 pm et diamètre 7 pm ; - profondeur 27 pm et diamètre 9 pm ; - profondeur 28 pm et diamètre 11 pm. A l'aide du procédé décrit dans le document WO 2010/001054, une couche conforme de 50 nm d'épaisseur de NiB constituant une barrière de 20 diffusion au cuivre a été déposée à la surface du substrat. Solution de remplissage : La solution utilisée dans cet exemple était identique à celle de l'exemple 1. Equipement : 25 L'équipement utilisé dans cet exemple était identique à celui de l'exemple 2. B. Protocole expérimental Le protocole expérimental utilisé dans cet exemple était identique à celui de l'exemple 2 si ce n'est que la durée de remplissage était de 180 minutes. 30 C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus, on a obtenu un remplissage d'excellente qualité des vias qui a été observé au microscope à balayage électronique (grossissement x 2K) (voir figure 4). Comme on peut le voir sur cette figure, le remplissage des vias est 35 d'excellente qualité, aucun défaut de matière n'étant observé.
EXEMPLE COMPARATIF 5 : Remplissage partiel de vias par du cuivre, à l'aide d'une composition à base de complexe de cuivre-éthylènediamine exempte d'acide thiodiglycolique et de sulfate d'ammonium, sur une couche barrière à base de tantale sur laquelle a été déposée une couche de germination de cuivre. A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple était identique à celui de l'exemple 1. Solution de remplissage : La solution de remplissage mise en oeuvre dans cet exemple était une solution aqueuse contenant 8 g/I (ou 0.133 M) d'éthylènediamine, et 16 g/I (ou 0.064 M) de CuSO4(H2O)5. Equipement : L'équipement utilisé dans cet exemple était identique à celui de 15 l'exemple 2. B. Protocole expérimental Le protocole expérimental utilisé dans cet exemple était identique à celui de l'exemple 2. C. Résultats obtenus 20 En appliquant le protocole expérimental exposé ci-dessus, on a obtenu un remplissage d'excellente qualité des vias qui a été observé au microscope à balayage électronique (grossissement x 2K) (voir figure 5). Comme on peut le voir clairement sur cette figure, l'épaisseur du dépôt de cuivre en fond de cavité (1,36 pm) est inférieure à l'épaisseur du dépôt de cuivre 25 sur la surface de la plaque de silicium (1,9 pm).
EXEMPLE 6 Dépôt de cuivre, à l'aide d'une composition selon l'invention à base de complexe de cuivre-éthylènediamine, sur une couche barrière à base de Nickel (NiB), et comparaison avec un même 30 dépôt à l'aide d'une solution commerciale de cuivre électrolytique (Microfab® DVF 200 Enthone Inca A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple était constitué d'un coupon de 35 silicium de dimension 4 cm x 4 cm et de 750 pm d'épaisseur sans motifs gravés.
Une couche conforme de 50 nm d'épaisseur de NiB constituant une barrière de diffusion au cuivre a été déposée sur ce substrat en suivant le procédé décrit dans le document WO 2010/001054. Solution de dépôt : La composition d'électrodéposition utilisée dans cet exemple était identique à celle de l'exemple 1. A titre comparatif, on a utilisé une solution de cuivre électrolytique commerciale de pH inférieur à 1, en l'occurence une solution Microfrab DVF 200 make-upc) contenant 7 mL/L de Microfab DVF 200C, 5,5 mL/L de Microfab DVF 200B, 0,25 mL/L de wetter TP. Equipement : L'équipement utilisé dans cet exemple était identique à celui de l'exemple 2. B. Protocole expérimental Le procédé d'électrodéposition mis en oeuvre dans cet exemple comportait les différentes étapes consécutives suivantes. Etape 1 : « Entrée à froid » Cette étape a été réalisée de façon identique à celle décrite à l'exemple 1. Etape 2 : dépôt de cuivre L'ensemble cathodique a été polarisé en mode galvanostatique et simultanément mis en rotation à une vitesse de 60 tours par minute. Dans le cas du dépôt à l'aide de la composition selon l'invention, le protocole galvanostatique utilisé a permis d'imposer un courant par unité de surface de 1 mA/cm2.
Dans le cas du dépôt à l'aide de la solution commerciale de cuivre électrolytique (Microfab DVF 200 Enthone Inc.), le protocole galvanostatique utilisé a permis d'imposer un courant par unité de surface de 10 mA/cm2 tel que préconisé par le fournisseur de ce produit. Etape 3 : « Sortie à froid » Cette étape a été réalisée de façon identique à celle décrite à l'exemple 1. C. Résultats obtenus A l'aide d'un spectromètre de masse d'ions secondaires à temps de vol (TOF-SIMS) (type ION TOF modèle IV), on a évalué la composition en profondeur des dépôts, en utilisant les conditions expérimentales suivantes : source d'ions d'abrasion : Cs+ à 2kV sur 300X300 pm2 ; source d'ions primaires d'analyse : Au' à 25kV sur 100)(100 pm2.
Les résultats obtenus qui sont illustrés par les figures 6A, 6B et 6C montrent une plus faible quantité de carbone, soufre et de chlore dans le dépôt effectué à l'aide de la composition selon l'invention comparé à un dépôt réalisé à l'aide de la solution commerciale de cuivre électrolytique (Microfab DVF 200 Enthone Inc.). Cet exemple montre que les compositions d'électrodéposition selon l'invention sont particulièrement avantageuses par le fait que leur utilisation ne génère pas de contaminant, en particulier carbone, soufre et chlore en quantités importantes. Ceci garantit une plus grande fiabilité des dispositifs microélectroniques fabriqués à l'aide de l'invention.

Claims (13)

  1. REVENDICATIONS1. Composition destinée notamment au remplissage, par électrodéposition de cuivre, d'une cavité d'un substrat semi-conducteur telle qu'une structure de type « via traversant » pour la réalisation d'interconnections dans des circuits intégrés en trois dimensions, caractérisée en ce qu'elle comprend en solution dans un solvant : - des ions de cuivre en une concentration comprise entre 45 et 1500 mM ; - un agent complexant du cuivre constitué d'au moins un composé choisi parmi les polyamines aliphatiques ayant 2 à 4 groupes amino, de préférence l'éthylènediamine, en une concentration comprise entre 45 et 3000 mM ; - le rapport molaire entre le cuivre et ledit agent complexant étant compris entre 0,1 et 5 ; - de l'acide thiodiglycolique en une concentration comprise entre 1 et 500 mg/l ; et - éventuellement un système tampon, en particulier du sulfate d'ammonium, en une concentration comprise entre 0,1 et 3 M.
  2. 2. Composition selon la revendication 1, caractérisée en ce que la concentration des ions du cuivre est comprise entre 45 et 500 mM, de préférence 20 entre 100 et 300 mM.
  3. 3. Composition selon la revendication 1 ou 2, caractérisée en ce que les ions de cuivre précités sont des ions cuivriques provenant de préférence de sulfate de cuivre.
  4. 4. Composition selon l'une des revendications 1 à 3, caractérisée en ce 25 que l'agent complexant du cuivre est constitué d'au moins un composé choisi parmi l'éthylènediamine, la diéthylènetriamine, la triéthylènetétramine et la dipropylènetriamine.
  5. 5. Composition selon l'une des revendications 1 à 4, caractérisée en ce que l'agent complexant précité est l'éthylènediamine. 30
  6. 6. Composition selon l'une des revendications 1 à 5, caractérisée en ce que la concentration en agent complexant est comprise entre 45 et 1500 mM, de préférence entre 300 et 900 mM.
  7. 7. Composition selon l'une des revendications 4 et 5, caractérisée en ce que le rapport molaire entre le cuivre et l'agent complexant est compris entre 0,1 35 et 1, de préférence entre 0,2 et 0,4.
  8. 8. Procédé de remplissage de la cavité d'un substrat semi-conducteur, en particulier d'un via traversant pour la fabrication d'interconnexions dans des circuits intégrés en trois dimensions, ladite cavité étant recouverte d'une couche barrière de diffusion au cuivre, en particulier à base de nickel, éventuellement elle-même recouverte d'une couche de germination de cuivre, caractérisé en ce qu'il comprend la mise en contact de ladite surface de la cavité avec une composition d'électrodéposition selon l'une des revendications 1 à 6, et une étape au cours de laquelle ladite surface est polarisée pendant une durée suffisante pour permettre le remplissage de ladite cavité.
  9. 9. Procédé selon la revendication 8, caractérisé en ce que la polarisation précitée est réalisée en mode continu en imposant un courant par unité de surface compris dans une gamme de 0,2 mA/cm2 à 50 mA/cm2, de préférence de 0,5 mA/cm2 à 5 mA/cm2.
  10. 10. Procédé selon la revendication 8 ou 9, caractérisé en ce que la mise en contact de ladite surface est réalisée par entrée à froid.
  11. 11. Procédé selon l'une des revendications 8 à 10, caractérisé en ce que le remplissage de la cavité est réalisée à une température comprise entre 20 et 30°C.
  12. 12. Procédé selon l'une des revendications 8 à 11, caractérisé en ce que la surface de la cavité à remplir est constituée d'un matériau formant barrière de diffusion au cuivre comprenant au moins l'un des matériaux choisis parmi le tantale (Ta), le titane (Ti), le nitrure de tantale (TaN), le nitrure de titane (TiN), le tungstène (W), le titanate de tungstène (TiW) et le nitrure ou carbure de tungstène (WCN).
  13. 13. Procédé selon l'une des revendications 8 à 11, caractérisé en ce que la surface de la cavité à remplir est constituée d'un matériau formant barrière de diffusion au cuivre à base de nickel.
FR1054668A 2010-06-11 2010-06-11 Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition Active FR2961220B1 (fr)

Priority Applications (10)

Application Number Priority Date Filing Date Title
FR1054668A FR2961220B1 (fr) 2010-06-11 2010-06-11 Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
SG2012089280A SG186173A1 (en) 2010-06-11 2011-06-09 Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
US13/703,515 US20130168255A1 (en) 2010-06-11 2011-06-09 Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
KR1020127030591A KR20130108978A (ko) 2010-06-11 2011-06-09 구리 도금 조성물 및 이 조성물을 사용한 반도체 기판에서 공동을 충진하기 위한 공정
CA2801875A CA2801875C (fr) 2010-06-11 2011-06-09 Composition pour le depot electrolytique de cuivre, et procede de remplissage d'une cavite dans un substrat semi-conducteur utilisant ladite composition
CN201180028861.5A CN102939408B (zh) 2010-06-11 2011-06-09 铜电镀组合物和使用该组合物填充半导体衬底中的空腔的方法
PCT/EP2011/059581 WO2011154493A1 (fr) 2010-06-11 2011-06-09 Composition pour le dépôt électrolytique de cuivre, et procédé de remplissage d'une cavité dans un substrat semi-conducteur utilisant ladite composition
JP2013513697A JP2013536314A (ja) 2010-06-11 2011-06-09 銅電着組成物及びこの組成物を用いた半導体基板の空洞の充填方法
EP11725914.3A EP2580375B1 (fr) 2010-06-11 2011-06-09 Composition pour le dépôt électrolytique de cuivre, et procédé de remplissage d'une cavité dans un substrat semi-conducteur utilisant ladite composition
TW100120420A TWI513863B (zh) 2010-06-11 2011-06-10 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1054668A FR2961220B1 (fr) 2010-06-11 2010-06-11 Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition

Publications (2)

Publication Number Publication Date
FR2961220A1 true FR2961220A1 (fr) 2011-12-16
FR2961220B1 FR2961220B1 (fr) 2012-08-17

Family

ID=43413638

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1054668A Active FR2961220B1 (fr) 2010-06-11 2010-06-11 Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition

Country Status (1)

Country Link
FR (1) FR2961220B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160063A1 (fr) * 2011-05-23 2012-11-29 Alchimer Procédé de formation d'une connexion électrique verticale dans une structure semiconductrice stratifiée
WO2022012993A1 (fr) * 2020-07-17 2022-01-20 Aveni Électrolyte et dépôt d'une couche barrière de cuivre dans un procédé de damasquinage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU796249A1 (ru) * 1978-09-25 1981-01-15 Предприятие П/Я В-8173 Электролит блест щего меднени
US20030070934A1 (en) * 2001-10-02 2003-04-17 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
JP2006265632A (ja) * 2005-03-24 2006-10-05 Ishihara Chem Co Ltd 電気銅メッキ浴、並びに銅メッキ方法
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
WO2010001054A2 (fr) * 2008-07-01 2010-01-07 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU796249A1 (ru) * 1978-09-25 1981-01-15 Предприятие П/Я В-8173 Электролит блест щего меднени
US20030070934A1 (en) * 2001-10-02 2003-04-17 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
JP2006265632A (ja) * 2005-03-24 2006-10-05 Ishihara Chem Co Ltd 電気銅メッキ浴、並びに銅メッキ方法
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
WO2010001054A2 (fr) * 2008-07-01 2010-01-07 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DATABASE WPI Week 198141, Derwent World Patents Index; AN 1981-75114D, XP002616099, GERASIMOV V V; LOSHKAREV M A; POPOVICH V A: "Electrolyte for bright copper plating - contains copper sulphate, potassium pyrophosphate, thio-di:glycolic acid and beta-thio-di:glycol" *
LEFEBVRE, M.; NAJJAR, E.; GOMEZ, L.; BARSTAD, L.; CHEN, B.; BAYES, M.;: "Electroplating equipment design considerations for copper microvia filling", MICROSYSTEMS, PACKAGING, ASSEMBLY AND CIRCUITS TECHNOLOGY CONFERENCE, 2009. IMPACT 2009. 4TH INTERNATIONAL, 2009, pages 77 - 80, XP002616100 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160063A1 (fr) * 2011-05-23 2012-11-29 Alchimer Procédé de formation d'une connexion électrique verticale dans une structure semiconductrice stratifiée
US9368397B2 (en) 2011-05-23 2016-06-14 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
WO2022012993A1 (fr) * 2020-07-17 2022-01-20 Aveni Électrolyte et dépôt d'une couche barrière de cuivre dans un procédé de damasquinage
FR3112559A1 (fr) * 2020-07-17 2022-01-21 Aveni Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène

Also Published As

Publication number Publication date
FR2961220B1 (fr) 2012-08-17

Similar Documents

Publication Publication Date Title
EP1937875B1 (fr) Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal
EP2279290B1 (fr) COMPOSITION D'éLECTRODEPOSITION ET PROCéDé DE REVÊTEMENT D'UN SUBSTRAT SEMI-CONDUCTEUR UTILISANT LADITE COMPOSITION
EP1927129B1 (fr) Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
EP2324085B1 (fr) Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
EP2898121B1 (fr) Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
FR2935713A1 (fr) Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
FR2949121A1 (fr) Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
FR2945665A1 (fr) Procede de revetement d'un substrat semi-conducteur par electrodeposition.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8