CN103492617B - 填充微电子器件中的孔的方法 - Google Patents

填充微电子器件中的孔的方法 Download PDF

Info

Publication number
CN103492617B
CN103492617B CN201280015158.5A CN201280015158A CN103492617B CN 103492617 B CN103492617 B CN 103492617B CN 201280015158 A CN201280015158 A CN 201280015158A CN 103492617 B CN103492617 B CN 103492617B
Authority
CN
China
Prior art keywords
copper
anode
interval
hole
metallized substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280015158.5A
Other languages
English (en)
Other versions
CN103492617A (zh
Inventor
托马斯·B·理查德森
约瑟夫·A·阿比斯
邵文博
王晨
文森特·小·派纳卡西奥
王才
林宣
希欧多尔·安东内利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Enthone Inc
Original Assignee
Enthone OMI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enthone OMI Inc filed Critical Enthone OMI Inc
Publication of CN103492617A publication Critical patent/CN103492617A/zh
Application granted granted Critical
Publication of CN103492617B publication Critical patent/CN103492617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Coating Apparatus (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述方法包括：在填充周期期间，使电路的极性反向一时间间隔以在所述金属化衬底上产生阳极电势以及使整平剂从所述孔内的铜表面脱附，然后通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构。

Description

填充微电子器件中的孔的方法
技术领域
本发明涉及在制造微电子器件中形成导电路径，尤其涉及一种用于填充孔、尤其是相对深和/或具有相对小的入口尺寸的孔的方法。
背景技术
本发明的应用为形成集成电路芯片的所谓的“硅通孔”互连。对具有高电路速度和高电路密度的半导体集成电路（IC）器件（例如计算机芯片）的需求要求超大规模集成（ULSI）结构和甚大规模集成（VLSI）结构中的特征尺寸缩小。器件尺寸减小和电路密度增大的趋势要求减小互连结构的尺寸且增大其密度。互连结构为在介电衬底中形成的结构，例如，孔或沟槽，该结构接着被填充金属（通常为铜）以产生导电互连结构。铜的导电性比除银之外的任何金属都好，由于铜金属化允许更小的结构且使用较少的能量以通电，故铜是优选的金属。在大马士革工艺中，半导体IC器件的互连结构使用电解铜沉积进行金属化。
图案化的半导体集成电路器件衬底（例如，器件晶片或晶粒）可包括小的互连结构和大的互连结构。通常，晶片具有建立于硅衬底中的多个集成电路层，例如，处理器、可编程器件、存储器等。集成电路（IC）器件被制造成包括形成互连结构的层之间的电连接的小直径孔和亚微米尺寸的沟槽。这些结构具有大约150纳米或更小的尺寸，例如约90纳米、65纳米或甚至45纳米。
已经开发出足以对小尺寸孔结构和沟槽结构进行铜金属化的化学镀，且其应用于铜大马士革方法中。铜大马士革金属化依赖于超级填充添加剂，即，在本领域中被称为加速剂、整平剂和抑制剂的添加剂的组合。这些添加剂相互协调地作用，使得能够完美地将铜填充到互连结构中（经常称作“超级填充”或“自下而上”生长）。例如，参见Too等的美国专利No.6,776,893、Paneccasio等的美国专利US7,303,992和Commander等的美国专利No.7,316,772，这些专利的内容全部并入文中。依赖于超级填充添加剂的当前可利用的电解铜沉积系统可以在短至20秒、10秒或更少的时间内、以高达6A/dm2的电流密度填充小尺寸的结构。
在另一形式中，晶片可被构造成包括一个或多个非常深的孔。这种类型的孔构造在本领域中被称为“硅通孔”（TSV）。在一些器件中，硅通孔允许在三维晶片叠层体中彼此粘合的两个或更多个晶片之间的电互连。在形成后，3D晶片叠层体可被切成层叠的晶粒（“芯片”），每一层叠芯片具有集成电路的多个层级（“层”）。根据孔在何处和何时形成，孔可被表征为“前孔-前道工艺（FEOL）前”或“前孔-后道工艺（BEOL）后”。在这两种情况下，在晶片/晶粒附接或粘合之前制作孔。TSV的第三类型为后孔，其指在晶片/晶粒附接或粘合之后构造孔。
硅通孔为三维集成电路的关键部件，且它们可存在于射频（RF）器件、微机电系统（MEM）、CMOS图像传感器、Flash元件、动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）、模拟器件和逻辑器件中。
TSV的深度取决于孔的类型（前孔或后孔）及应用。孔深度可从约20微米变化到约500微米，通常在约50微米和约250微米之间、或在约25微米和约200微米之间，例如在约50微米和约125微米之间。在TSV中的孔开口的入口尺寸（例如直径）在大约200纳米至约200微米之间，例如在约1微米和约75微米之间，例如在约2微米和约20微米之间。在某些高度密集的集成电路芯片组件中，孔的入口尺寸优选地小或必然小，例如在2微米至20微米的范围内。
本发明的方法所适用于的示例性孔将包括5μ宽×40μ深、5μ宽×50μ深、6μ宽×60μ深、和8μ宽×100μ深。因此，可以看出本发明的方法适于填充高宽比>3:1、通常大于4:1、有利地在约3:1和约100:1之间或者在3:1和50:1之间、更通常在约4:1和约20:1之间、更通常在约5:1和约15:1之间的孔。然而，应该理解，该方法对于填充具有明显较低的高宽比（例如3:1、2:1、1:1、0.5:1或甚至0.25:1或者更低）的孔也是极其有效的。因此，尽管新方法在高的高宽比方面提供了具体的优势，但本发明对于填充较低高宽比的孔的应用完全在本发明的构思范围内。
在填充深孔、尤其是具有相对小的入口尺寸的深孔中，发现在整个填充过程中难于维持令人满意的沉积速率。当填充程度超过50%时，沉积速率通常下降，并且该速率随着填充的程度持续下降。因此覆盖层（overburden）可变得较厚。此外，由于在下文中所讨论的整平剂被吸附在侧壁和底部的铜表面上，沉积物中的杂质含量也可趋于增大。深孔还易于受到缝和孔隙的形成的影响，在入口尺寸小且高宽比高的情况下这种趋势也可加重。
本领域中已知使用脉冲电流，其通常包括反向脉冲，其中，在沉积循环的部分期间，电沉积衬底成为阳极。例如，如在US6,793,795中所描述的，反向脉冲电流有利于允许在电镀过程中使用不溶的、尺寸稳定的阳极，而不存在由于阳极表面上的氧气释放引起的阳极极化。
反向脉冲、间歇时期以及来自本体电镀溶液的铜离子的质量传递有助于补偿临近金属化表面的边界层中的铜离子浓度，从而避免或者补救阴极极化以及确保铜沉积优先于不想要的阴极反应（例如氢气产生和燃烧）进行。
发明内容
简而言之，本发明旨在一种用于金属化半导体集成电路装置中的硅通孔结构的方法。该装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁和底部。侧壁、底部和所述表面上具有用于铜沉积的金属化衬底。孔结构具有在1微米和25微米之间的入口尺寸、在50微米和300微米之间的深度尺寸、以及大于约2:1的高宽比。金属化衬底包括种子层且提供用于在其上电解沉积铜的阴极。在该方法中，金属化衬底与电解铜沉积组合物接触。沉积组合物包括：铜离子源，选自无机酸、有机磺酸及其混合物的酸组分，加速剂，抑制剂，整平剂和氯离子。建立电沉积电路，其包括阳极、电解组合物、上述阴极和电源。在孔填充周期期间在阳极和阴极之间施加电势以产生阴极电沉积电流，该阴极电沉积电流使铜离子在阴极处还原，从而将铜镀到在孔的底部和侧壁处的金属化衬底上，孔优先在底部和下侧壁上进行电镀以从底部开始利用铜填充孔。在填充周期期间，电路的极性反向一时间间隔以在金属化衬底上产生阳极电势以及使整平剂从孔内的铜表面脱附。通过将孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构。
本发明还旨在这样一种方法，其中，至少一个阳极电势间隔持续至所述金属化衬底的总电极区域上总计的平均电荷转移为至少约3×10-4库仑/cm2的程度。
本发明还旨在这样一种方法，其中，填充周期包括多个法拉第材料（faradaicallymaterial）阳极电势间隔，在每一法拉第材料阳极电势间隔中，在所述金属化衬底的总电极区域上总计的平均阳极电荷转移为至少约3×10-4库仑/cm2，且其中，在连续的法拉第材料阳极电势间隔中，在所述金属化衬底的所述总表面区域上总计的平均净正向电流（阴极的）电荷转移至少约1×10-2库仑/cm2。
在另一实施方式中，本发明旨在这样的方法，其中，在填充周期内在铜沉积期间在电路中的累积电荷转移与在全部阳极电势间隔的总和期间的累积电荷转移的比值至少约50:1，并且至少一个阳极电势间隔持续至在所述金属化衬底的总电极区域上总计的平均电荷转移为至少约5×10-5库仑/cm2的程度。
附图说明
在下文中，其它特征将部分地明显且部分地被指出。
图1A至图1D为包含铜离子、加速剂、抑制剂和整平剂的电解溶液的扩散作用对铜电沉积至孔的底部和侧壁上的机制的影响的示意说明；
图1E和图1F示出在整平剂扩散已经显著地抑制自下而上电沉积后，在金属化表面上的阳极电势间隔对恢复孔的底部填充的令人满意的电沉积速率的作用；
图2为根据本发明的用于硅通孔的铜电镀的装置和方法的示意性说明；
图3A为示出通过根据对比方法的电镀方法填充的孔的集成芯片的剖面的显微照片，其中该方法不包括本发明的方法的阳极电势间隔；和
图3B为示出通过本发明的电镀方法填充的孔的集成芯片的剖面的显微照片。
具体实施方式
图1A至图1F示意性示出了铜沉积至金属化衬底的机构，该金属化衬底包括集成芯片1的表面3，该集成芯片具有位于该表面中的孔5。向一起限定金属化衬底的孔的底部和侧壁以及芯片的外表面施加种子层。通过常规的方式（例如，物理气相沉积或化学气相沉积）施加种子层。将包括金属化衬底的芯片浸在包括铜离子、铜离子的平衡阴离子、酸、加速剂、抑制剂、整平剂以及通常地其他电解浴添加剂（例如氯化物盐）的电解组合物中。
在铜电沉积到金属化衬底的过程中，电解浴的加速剂组分、抑制剂组分和整平剂组分共同合作以促进孔的底部填充。该作用在图1A至图1D中示出。
在浸没在电解电镀浴中之前，集成芯片或其他微电子器件优选利用水或其他溶液进行“预湿润”，其中，整平剂和抑制剂的浓度一般低于电解浴中的这些组分的浓度。预湿润有助于当将器件浸没在电解浴中时避免导入所夹带的气泡。预湿润还可用于加速间隙填充。为此，预湿润溶液可包含铜电解质，包括或不包括添加剂。可替选地，溶液可仅包括加速剂组分或者全部添加剂的组合。
优选地，器件利用水预湿润，例如，用不含有功能性浓度的活性组分的水介质预湿润，最优选地用去离子水预湿润。因此，当湿润的器件被浸没在电解浴中时，水膜充当本体电解溶液与器件的外区（外部）上以及孔内的金属化衬底之间的扩散层（边界层）。为了电解方法起作用，铜离子必须从本体溶液穿过边界层扩散至金属化衬底。每一其他活性组分，为了提供其功能，也必须穿过边界层扩散至阴极表面。当最初浸没时，扩散开始且借助浓度梯度而受驱动穿过边界层。在施加电势后，铜离子和其他带正电荷的组分通过电场也被驱至阴极。随着电解过程进行且本体电镀浴的组分被拉入边界层中，边界层的组成发生改变，但相对静止的边界层在整个电解过程中总是作为质量传递的屏障存在。
加速剂通常为起到电子传递剂作用的相对小的有机分子，该有机分子容易扩散至金属化衬底并将其自身粘附至金属化衬底，即使是不存在施加电势的情况下。铜离子是可移动的且通常以比其他组分高得多的浓度存在于电解浴中，其也容易扩散穿过边界层且接触金属化衬底。当向金属化衬底施加阴极电势时，在电场的影响下铜离子的扩散加速。最初，在金属化衬底处和边界层内的抑制剂和整平剂的浓度保持相对低，尤其是在孔内。在芯片外部上的表面处，抑制剂和整平剂穿过边界层的质量传递受对流促进且通常通过搅动进一步促进。但是因为孔非常小，故对流的幅度和搅动的作用被减轻，从而抑制剂和整平剂转移到孔内的铜表面相对于这些组分质量传递至外区中的金属化衬底或者孔的上部内的金属化衬底的速率滞后。实际上，孔的全部容量可被认为构成在孔入口外的本体溶液和孔的内壁（侧壁和底部）之间的边界层。
图1A示出在施加阴极电流至金属化衬底后的相对短的操作时间段后，在孔内和孔上方的加速剂、抑制剂和整平剂的浓度分布图。如图所示，加速剂A从芯片的外表面快速扩散至孔的底部，从而持续促进铜在孔的底部以及沿着孔的下侧壁的电沉积。尽管朝向阴极吸引铜离子的电场具有阻滞效应，但氯离子也扩散至边界层内。抑制剂S是相对较大的分子，其适度地阻滞电荷转移且抑制铜沉积，从而趋向于需要相对更大的负电势以用于铜沉积。由于抑制剂的相关尺寸，抑制剂比加速剂更慢地扩散至孔中，这导致抑制剂浓度梯度，其中在金属化衬底处的边界层中的抑制剂浓度随着孔深度增加而减小。在图1A和图1B中都示出了这些效应。图1A描述了在起始阶段后不久的浓度模式，其中阴离子电流以相对低的密度施加以促进在种子沉积物上镀较厚的保形涂层，以增大金属化层的导电性，同时图1B示出了随着底部填充进行的孔的剖面。抑制剂浓度梯度导致了与抑制剂浓度梯度相反的电沉积电势梯度，其中，铜沉积所需要的负电沉积电势随着孔内的深度而降低，即电沉积电势随着距孔入口的距离的增大而变得有效。因此，在所施加的电势下，用于铜沉积的驱动力随着深度的增加而增大，这导致沉积速率在底部达到最高且随着深度的减小而逐渐下降。优选地，总的电解电流保持在恒定水平，即使由于整平剂和抑制剂吸附在这些表面上而引起沿着导电路径到所述外区和孔的上部的电阻增大时。由于这使通向孔底部的导电路径作为最小电阻的路径，故在孔底部的铜沉积相对于在顶部或在外区上的沉积而被促进。这促进自下而上顺序地填充孔，而不形成缝或孔隙。此外，由于电路中的总电流在任意限定的操作时间段期间维持恒定，故在孔的底部处的电流密度以及随之发生的填充速率实际上随着操作进行而增大，且所述外区的表面处和孔的上部分的表面处的整平剂吸留增加。
如在美国专利7,670,950中所描述的（通过引用并入文中），沉积电势也主要受搅动程度的影响，且尤其受在衬底表面处的湍流程度或相对流动程度影响。在衬底处的较高湍流和/或沿着衬底的相对流动具有需要较大的负电沉积电势用于沉积铜的作用。因此，在受搅动影响的表面处，搅动通过促进来自包含整平剂和/或抑制剂的电解浴的整平剂和/或抑制剂这些组分的吸附，来抑制铜电沉积速率。尽管对于电解溶液的全部活性组分而言，湍流和相对流动倾向于增大在边界层上的质量传递系数，但是在抑制剂和整平剂的缓慢质量传递相对于铜离子和加速剂的相对快速传递方面，搅动具有不成比例的影响，即，与铜离子和加速剂相比，搅动倾向于在更大的程度上促进抑制剂和整平剂的质量传递，这是因为铜离子和加速剂在尺寸上小并且即使在不存在湍流的情况下在电场影响下相对快速扩散。在大多数市售的电解浴中，铜离子也以比溶液的其他组分高得多的浓度存在，这进一步有助于铜离子对于电沉积的可利用性，而与搅动无关。因此，搅动电解浴可增强电沉积至孔的底部的选择性。
因此，在电解浴被搅动的情况下，沿着集成电路器件的表面的衬底上存在最高的湍流或相对流动，其中，湍流的程度随着孔的深度而下降。由于这种下降湍流梯度，搅动增大了从孔的顶部到底部的电沉积电势梯度的坡度，从而在引导沉积过程在孔的底部开始且以按顺序的方式向上进行直到孔被填满期间，增强铜离子和加速剂对抑制剂和整平剂的相对扩散率。
以另一方式表述，由搅动引起的整平剂和抑制剂到沿着外区的面和孔的上部区域的面的阴极表面的质量传递相对于到孔的底部的质量传递加速，增强了从阳极到孔的底部的导电路径和从阳极到外区和孔的上部区域的导电路径之间的传导率差异。换句话说，搅动增强了朝向底部填充的选择性。此外，在恒定的电流条件下（优选地在沉积过程的任何给定阶段期间维持恒定电流），增强的选择性也有助于孔底部的绝对电流密度的增大，而不仅仅是相对于其他区域中的电流密度的增大。
再次参照图1A和图1B，整平剂L是携带强正电荷的极大分子。例如，通常的整平剂分子具有在约100g/mol至约500,000g/mol范围内的分子量。由于其尺寸，整平剂扩散非常慢，显著地慢于抑制剂S。整平剂的缓慢扩散速率结合其强电荷导致整平剂集中在集成电路芯片的表面上的金属化衬底的区域以及孔的非常顶部的范围区域。在整平剂粘附至衬底的情况下，整平剂不容易被加速剂A或抑制剂S所取代。实际上，朝向电解溶液和金属化表面之间的相平衡驱动系统，其中，表面处整平剂的相对浓度比加速剂或抑制剂的浓度高得多。进一步由于其尺寸和电荷，整平剂对电沉积具有强烈的抑制效应，这需要比抑制剂的存在所要求的负电沉积电势更大的负电沉积电势。只要整平剂集中在芯片（或者其他微电子器件）的外表面（外区）以及孔的上部，其对于阻滞那些表面上的电沉积是有效的，从而使不需要的覆盖层最小化以及防止在孔入口处或孔入口附近处发生收聚和形成孔隙。孔中整平剂的浓度过高可通过重新定向最小电阻的电流路径以及由此相对于孔的底部增大外区上的电镀速率从而损害所期望的自下而上填充，而大大地阻碍了自下而上的能力。
当启动电沉积时，整平剂L在边界层中没有立即达到相当大的浓度。在对流和搅动的影响下，整平剂相当容易地被吸引到外区的金属化表面上，但没有立即在任何明显的程度上穿进孔中。然而，随着填充周期的进行，缓慢扩散的整平剂最终进入到孔的上部。由于孔优先从底部开始填充，故在孔顶部附近的整平剂的存在对于底部填充过程并不形成障碍；并且，在电解电路中的恒定电流下，整平剂吸附到孔的上部区域将电流重新定向至孔底部，从而实际上加速了底部的填充速率。随着孔逐渐地用铜填充，整平剂继续沿着孔向下扩散。在整平剂粘附至孔侧壁以及自下而上的铜表面的位置处，需要明显更大的负电沉积电势来用于铜沉积。随着电沉积进行，如图1C所示，填充高度（即，铜填充前端）和整平剂前端所扩散到的位置逐渐彼此靠近。当填充高度和整平剂前端紧密靠近时，尤其当整平剂在很大程度上吸附至填充孔的铜的上表面上时（参见图1D），必然的结果是自下而上的速率急剧下降，电流被重新定向至外区且另一不利影响是增厚了铜覆盖层。结果，此后需要明显更高的施加电势以驱动过程前进，且在这些情况下，源自强加电流的铜沉积模式不是有利的。在给定的施加电势下，自下而上的沉积速率明显下降且铜沉积重新定向至上表面，这延长了沉积周期且显著地降低了孔填充过程的生产率。整平剂到孔的扩散阻碍了自下而上的过程，其阻碍的程度使得可耗费两个小时或更长时间来完成孔的铜填充，从而增加覆盖层。
根据本发明，已经发现整平剂扩散的副作用可通过由在金属化衬底处的阳极电势的一个或多个间隔（导致整平剂且最可能的抑制剂的阳极脱附，如图1E所示）来在填充周期期间中断正向电流而解决。阳极电势间隔在持续时间和电荷转移密度上是足够的，以抑制整平剂初期吸附到孔的下部区域内的铜表面上，从而维持令人满意的填充速率和/或使已经粘附至金属化衬底的整平剂脱附，由此恢复铜离子以及促进铜沉积的辅助剂（例如Cl-和加速剂）到达衬底以及将填充速率恢复至令人满意的目标值。在图1E中示意性示出了在阳极电势间隔的作用下整平剂（和抑制剂）的脱附。通过应用本发明的方法，发现芯片、IC衬底、PWB和其它微电子器件的电镀（包括孔的填充），可以始终如一地以相对快的电沉积速率进行，该电沉积速率相当于在半导体电子电路制造过程中的高生产率。图1F为示出在图1E示出的阳极电势间隔之后的反向电流间隔期间的脱附的示意图。图1F示出无缝且无孔隙的底部填充已进行至相当大程度地超过在图1E中所实现的高度。再发生的阳极电势间隔维持令人满意的电沉积速率且确保孔被完全填充。
图2为用于填充孔的方法的示意性说明。将预湿润的晶片1浸没在槽9容纳的含水的电解液7中。为了简洁，这里晶片1示出为仅具有单个孔；实际上晶片的直径例如4-5"、200mm或300mm且具有成百的孔和沟槽。电解液包括铜离子、铜离子的平衡阴离子、氯离子、酸、加速剂、抑制剂和整平剂。可选地，电解液还包括其他添加剂，例如氯离子、其他卤化物（例如溴化物）和湿润剂。电解液7还与浸没在电解液中的阳极11接触。如所提到的，晶片1包括包含孔5的表面3。种子层13沉积在孔5的底部以及沿着孔5的侧壁沉积，且沉积在晶片的表面3的指定区域D。当电解进行时形成电解电路，其包括阳极11、电解液7、电源15、和为铜的金属化表面，该金属化表面被沉积作为种子层13、13A。在正向电流期间，种子层的铜和沉积在种子层上的电解铜充当电解电路中的阴极。可选地，单元分隔膜（未示出）可置于阳极和用作阴极的金属化衬底之间。
为了促进孔的底部填充，其中浸有预湿润的晶片1的电解浴被搅动，例如借助循环泵19使电解液在槽9和电解液供给容器17之间循环，或者可替选地或另外地，借助机械搅拌器21的作用。当施加来自电源15的足够的直流电势时，铜从电解液沉积到金属化衬底上。由于由抑制剂浓度梯度和整平剂浓度梯度（其由于加速剂和抑制剂的扩散速率之间的差异导致）引起的且通过搅动作用而加剧的孔中的电沉积电势梯度，孔5优先从底部开始填充。
在填充周期期间，根据本发明，电源的极性反向以在至少少数（例如2到5）个间隔期间在金属化衬底上建立阳极电势，以脱附和显著地排斥可能已扩散到孔内的整平剂和/或抑制剂，这倾向于升高需要的负电沉积电势以及使沉积速率下降。维持阳极电势有效的时间段，以脱附和显著地排斥整平剂和/或抑制剂、阻止和/或逆转所需的电沉积电势的增大、优选地维持和/或恢复电沉积的有利速率，而不存在铜从孔的侧壁明显溶解，且最优选地重新定向电流分布，使得孔底部的电流密度相对于在外区和孔的上部范围处的电流密度增大。在阳极间隔期间，带正电荷的整平剂分子和/或抑制剂分子被驱散和排斥为距金属化衬底的目前带正电荷的电极表面有明显的距离，优选被驱散和排斥成这样的足够的程度，即，当恢复阴极电流时，在金属表面和边界层中的整平剂和抑制剂的浓度不立即回到刚好在阳极间隔之前时的水平，并且在阳极脉冲结束后，更为有利的电流密度分布持续适当的时间。例如，在阳极间隔后的至少30秒的时间段、优选地至少60秒的时间段，分布至孔的底部的总电流的比例可超过在阳极间隔发生之前的阴极间隔期间的分布至该位置的电流的比例；并且，与在阳极间隔发生之前的底部电流密度相比，在至少类似的时间段期间，在底部的绝对电流密度通常也增大。
阳极电势的作用可相当于“磁推斥”。电流的有利重新定向也可与维持恒定的总电路电流密度所需的电路电势的减小有关、或者与在恒定电势下的较高的总电路电流密度有关，且这些作用也可以是可测量的且可持续相当长的时间段。但是阳极间隔的目的主要是重新定向电流密度，而不是降低电路的包括除了边界层以及金属化衬底的整平剂吸留之外的电阻因素的总阻抗。
在每一阳极电势间隔之后，电源的正常极性被重新建立，使得金属化衬底再次充当阴极且以恢复的或者增强的速率恢复电沉积。如果阳极电势间隔在持续时间和电荷转移密度上是足够的，则正向电流不仅恢复而且在需要或者想要任一另外的阳极电势间隔之前，以适当的生产水平维持相当长的间隔。
应意识到，填充硅通孔中的铜沉积过程为整平剂驱动的过程。因此，一定量的整平剂对于成功的间隙填充是必需的。然而，当铜沉积物从底部向上生长时，孔的底部或者在金属化的铜前端处的整平剂过量或者累积可损害成功的TSV填充。
需要超过短的毫秒范围的阳极脉冲来实现所需的整平剂的去极化和排斥金属化衬底以当电源的极性返回至其用于铜沉积的正常定向时该金属化衬底进一步用作阴极。因此，本发明的方法所预期的阳极电势间隔截然不同于在常规的脉冲电流电沉积方法中本领域已知的反向脉冲。电沉积方法的操作模式和效率需要足够的时间和电荷转移以脱附和明显排斥大量的高度带电的整平剂分子，该整平剂分子严重地降低了铜沉积速率。阳极电势间隔的持续时间还优选地足以脱附和明显地排斥抑制剂，与整平剂不同，抑制剂不会得到不平衡的正电荷，但在电场的影响下是可极化的。尚未发现在现有技术中常规用于处理阳极或阴极处的浓度极化的短暂但频繁的反向脉冲对于除去和明显排斥所吸附的整平剂是有效的。尽管常规方法中的短暂脉冲可足以瞬时中断整平剂（和/或抑制剂）分子物理吸附贴附和/或静电贴附至铜表面，但这样的短暂脉冲通常不足以在脉冲结束时防止瞬时再吸附、或者不足以恢复有利于（使用本发明的方法可实现的）选择性且快速的底部填充的有差异的电流密度条件。除了持续时间外，本发明的方法的阳极间隔在频率、规律性（周期性）和与正向（阴极的）电流流动的关系（如以持续时间或电荷转移表示）方面与常规的反向脉冲方法的脉冲不同。
通常，现有技术的反向脉冲方法已被设计成防止由于电解液内阴离子氧化而产生的氧气或其他气体的释放导致的阳极的极化、和/或防止或逆转阴极的浓度极化。如本领域技术人员所知，阳极可以可选地由在电解条件下可溶于电解液的材料制成；例如，可使用铜阳极，铜阳极在电解期间被氧化以提供在金属化衬底上沉积的铜离子，该金属化衬底在正向电流操作期间供应电子至溶液。然而，由于在电解过程中消耗可溶的阳极，故阳极尺寸发生变化，阳极面积通常减小，且阳极维持电解电流的能力变差。
在许多应用中，优选使用由在电解电流条件下不溶的材料制成的阳极，或者至少涂覆有在电解电流条件下不溶的材料的阳极。在电镀和孔填充周期期间，这样的阳极在尺寸上是稳定的且保持可预料的用于提供和传导电流、以及维持稳定电场线的性能。然而，尺寸上稳定的阳极的缺陷在于：在阳极处必须发生氧化反应以平衡阴极发生的还原反应的期间，这类阳极由于气体、最通常地是氧气的释放倾向于极化。例如，如Meyer等的US6,793,795参考文献中所描述的，非常短且规则的反向脉冲有助于防止气体聚集和阳极的极化。
如上所讨论的，现有技术的短暂的、周期性的且频繁的反向脉冲通过维持或恢复边界层中的金属离子和辅助剂的浓度还可有效地处理阴极的浓度极化。
尽管在Meyer等以及类似的参考文献中描述的短暂且规则的脉冲能够限制或防止阳极的极化，但是尚未发现这些脉冲能够使阴极去极化，在阴极处，电沉积电势受到高分子量的高度带电的整平剂的扩散和吸附的不利影响。为了可靠地实现通过本发明的方法所提供的结果，已经发现阳极电势间隔必须明显地长于在常规的反向脉冲方法中的反向脉冲的通常毫秒的持续时间（一个、两个或更多个数量级）。此外，还发现，为了脱附整平剂以使由于过量整平剂吸留而极化的阴极去极化，阳极电势间隔的必须数量比根据例如Meyer等描述的方法为了使阳极去极化而在波形上施加的反向脉冲的数量少许多倍。
所施加的阳极间隔的数目可在较大的范围内变化。为了最小化功率效率的任何损耗，通常优选至多执行必须的阳极间隔；但是对于任何系统，通过阳极间隔的数目和持续时间的具体组合可实现总体优异的生产率。因此，相对频繁的阳极间隔的时间表可趋向于通过阳极间隔的作用而在阴极间隔期间最大化平均正向（阴极的）电流密度，尤其是电流优选地指向的孔的底部中的电流密度，然而较少数目的阳极间隔趋向于增大阴极电流持续的时间的比例，从而最大化在任意给定的电解电镀周期中的阴极电流的累积持续时间。对于任一给定的电路，对阳极间隔的数目、持续时间和频率进行特有的（系统特定的）优化。
通常，已经发现从只有一个到数百（例如一个到十个）的阳极电势间隔是足够的。例如，已经发现少至一个至五个、或甚至一个至三个阳极电势间隔可以是足够的。然而，在其他系统中，可优选更大的数目。有经验的操作者可容易地达到实现本发明的方法的有利的优点的时间安排。在任何情况下，使用数十或甚至数百的这样的阳极间隔似乎不存在任何障碍，实际上在一些应用中这样的阳极间隔可证明是可容许的或甚至有效的。但是因为阳极间隔表示在金属的正向沉积中的短暂中断，故使用比实现所需的脱附和排斥所需要的阳极间隔更多的阳极间隔或更长的阳极间隔不存在技术动机。更多的间隔和更长的间隔以及甚至累积地更高的电流传输间隔可在某时刻导致溶解铜的不期望的溶解。该方法可利用在连续的阳极电势间隔之间的正向电流操作的明显间隔而令人满意地进行。
在正向电流例如为0.01mA/cm2至100mA/cm2、优选地为0.25mA/cm2至10mA/cm2的方法中，在阳极电势间隔期间的阳极电流优选地仅为0.1mA/cm2至10mA/cm2、优选地为0.2mA/cm2至1.0mA/cm2。较高的阳极电流密度可是容许的但不是必须的。如果阳极电流密度大于所需的阳极电流密度，或者阳极电势间隔长于所需的阳极电势间隔，随着填充周期的随后扩展和/或孔隙形成，发生铜和/或种子层的不想要的溶解。在阳极电势间隔期间的铜的有限溶解可以是可接受的，但不是优选的，且对于实现期望程度的整平剂脱附不是必须的。
根据本发明，已经发现每一阳极电势间隔应具有至少约0.01秒的持续时间、更一般地至少约0.1秒的持续时间,例如至少约0.5秒或者至少约2秒，且不大于约100秒、最优选地不大于约30秒，例如在约0.1秒和约100秒之间、在0.5秒和约100秒之间、在1秒和约100秒之间、在约0.1秒和约30秒之间、在约0.5秒和约30秒之间、或者在约2秒和约30秒之间。便利地且有利地，在一些实施方式中，单个阳极电势间隔的长度在约2秒和约10秒之间，在金属化表面的全部电极区域上总计的平均阳极电流电荷转移密度至少约5×10-5库仑/cm2、优选在约3×10-4库仑/cm2和约0.3库仑/cm2之间。
在本发明的方法中所提供的阳极电流间隔损耗非常少的功率效率。很少需要长于约15秒的阳极电流间隔，并且阳极电流间隔不需要持续至在所述金属化衬底的全部电极区域上总计的平均电荷转移密度大于约0.3库仑/cm2的程度。作为另一示例，阳极电流间隔的相对稀有性且适度的持续时间转化成在阴极孔填充周期内的铜沉积期间在电解电路中的累积电荷转移密度与在该周期中阳极电流的全部间隔的总和期间的累积电荷转移密度的比值，该比值至少约50:1、更优选地至少约80:1、更优选至少约100:1、最优选至少约300:1、或者甚至大于约1000:1。典型的电荷转移密度比值在约500:1和约100,000:1之间、优选在约1,000:1和约50,000:1之间、最常见地在约3,000:1和约30,000:1之间。
类似地，在填充周期内的累积正向（阴极）电流时间段对阳极电流时间段的比值优选地至少约30:1，更优选地至少约80:1，更优选地至少约150:1，且最优选至少约200:1。典型的时间段比值在约30:1和约500:1之间、更优选在80:1和约300:1之间、更常见地在约150:1和300:1之间。
以其他术语表示的，在某些实施方式中，在填充周期期间全部阳极电流间隔的累积时间段不超过约50秒、和/或阳极的全部间隔的总和中的在电解电路中的阳极电荷转移密度的最大累积程度不超过在金属化衬底的全部电极区域上总计的约1.8库仑/cm2的平均值。
由于仅需要1至50个（例如1至20个）阳极电流间隔，故相对延长的正向（阴极的）电流间隔可保持在连续的阳极电流间隔之间。但是，通过认识到本发明的方法并不排除本领域已知的用以防止在尺寸稳定的阳极处的极化和/或阴极处的浓度极化的交替脉冲波形，这样的正向电流间隔的程度可更确切地表征。在这样的实施方式中，用于阳极去极化的非常短的反向电流脉冲的规则方式可与那些振幅和持续时间足以脱附整平剂且逆转阴极的整平剂吸留的去极化的阳极电流间隔之间的正向电流间隔重叠。
因此，为了清晰，将“材料持续时间”的阳极电流间隔限定为其持续时间优选至少0.6秒和/或至少三倍、优选至少五倍、通常至少10倍或至少100倍于脉冲（其与用于根据本发明的方法脱附整平剂和/或抑制剂的阴极间隔和阳极间隔之间的交替重叠）的加权平均持续时间的阳极间隔是有用的。不论正向电流间隔是否与更短的反向脉冲重叠，在某些实施方式中的方法包括至少一个、通常一到十个、更通常一到五个、最通常一到三个的材料持续时间的阳极电流间隔。更优选地，该方法包括多个（即至少一个）材料持续时间的阳极电流间隔。根据本发明，在连续的材料持续时间的阳极电流间隔之间的正向电流的时间段或间隔优选地至少约5秒、更优选地至少约30秒。然而，如上所述，合适持续时间的阳极电流间隔使连续材料阳极电流间隔之间的正向电流间隔持续比5秒到30秒更长的时间段是可行的且有利的。例如，正向电流间隔在材料持续时间的连续的阳极电流间隔之间持续至少0.5分钟的时间段，例如约5分钟和约20分钟之间。
类似地，“法拉第材料”阳极电流间隔可被限定为这样的间隔，即，在该间隔期间，在金属化衬底的总电极区域上总计的平均阳极电流电荷转移密度至少约5×10-5库仑/cm2和/或至少三倍、优选至少五倍、通常至少10倍或至少100倍于与根据本发明的方法用于脱附整平剂和/或抑制剂的阴极间隔和阳极间隔之间的交替重叠的脉冲的加权平均电流电荷转移密度。不论正向电流间隔是否与更短的反向电流脉冲重叠，该方法优选包括多个（即至少两个）法拉第材料阳极电流间隔。根据本发明，在这些实施方式中，在连续的法拉第材料阳极电流间隔之间的在阴极的总表面积区域上的总计的平均净正向电流电荷转移密度优选至少约1×10-2库仑/cm2，最通常在约3×10-2库仑/cm2和约0.3库仑/cm2之间。
尽管阳极电流间隔的持续时间比在常规的交替脉冲方法中的反向电流脉冲长多个数量级，但是，在本发明的方法中施加的阳极电流密度不必是过多的。与常规的交替脉冲方法（其中，反向电流脉冲通常处于显著高于正向脉冲的密度的电流密度）不同，在本发明的方法的阳极电流间隔期间的电流密度不会高于、通常明显小于在为了完成填充周期所施加的正向电流间隔期间的电流密度。例如，在材料持续时间的阳极电流间隔期间或者在法拉第材料阳极电流的间隔期间，在这些实施方式中的电解电路中在金属化衬底的总电极区域上总计的电流密度优选维持在平均小于约100mA/cm2、更优选地小于约20mA/cm2、最通常在约10mA/cm2和约0.1mA/cm2之间。
尽管电解浴搅动对孔的电解沉积电势分布以及随后的沉积选择性具有有利的影响，但是整平剂在孔侧壁上以及在自下而上边界处的铜上的扩散和吸附可导致现有技术的方法需要超过90分钟、经常2小时或者更长时间以实现令人满意的孔填充。根据本发明，在90分钟或更短的填充周期内、优选地小于约75分钟、有利地不超过约60-10分钟的填充周期内，孔可被填充90%、优选100%。
在从第一次施加电势至电路直到孔至少约90%被填充的时间段期间，在阳极电流间隔期间的累积电荷转移密度应至少约5×10-5库仑/cm2-hr。然而，在某些实施方式中，在这些间隔期间的累积电荷不需要超过3×10-4库仑/cm2-hr且更通常小于约0.3库仑/cm2-hr。文中所用的术语“填充的%”涉及孔中的无铜空隙的体积相对于孔的原始体积。
比较例1
具有8μ×100μ（纵横比=10.6）的小间距的集成电路芯片被播种且使用电镀液进行镀铜，该电镀液包括铜硫酸盐（40g/L至50g/L铜离子）、硫酸（20g/L-80g/L）、在US6,776,893中具有式IA的化合物的3,3'-二硫二钠盐（3ml/L）、整平剂（包括通过使4,4'-亚乙基联吡啶与包括1-氯-2-（2-氯乙氧基）乙烷的烷化剂起反应制备的且对应于US2010/0126872中的式VIII的聚合物）（8ml/L）、分子量约为700g/mol的聚丙二醇（2ml/L）、和氯离子（50ppm）。US6,773,893和US2010/0126872特别通过引用并入文中。
对芯片进行真空脱气、利用去离子水预湿润、然后面朝下放入50rpm的电解浴中。DC电流时间表为0.5mA/cm2持续15分钟、然后1mA/cm2持续60分钟以及1.5mA/cm2持续再60分钟。图3A为已根据该实施例的方法电镀135分钟的时间段的芯片的剖面的显微照片。如在图3A中所示，在电镀135分钟后，孔仅有约60%被填充。
实施例1
使用与比较例1相同的电镀液、样品制备和电镀方法，对与在比较例1中电镀的芯片相同的集成电路芯片根据下列时间安排进行电镀：
-0.5mA/cm2×2分钟 （阴极的）
-1.0mA/cm2×10分钟 （阴极的）
+0.5mA/cm2×5秒 （阳极的）
-0.5mA/cm2×2分钟 （阴极的）
-2.0mA/cm2×10分钟 （阴极的）
+0.5mA/cm2×5秒 （阳极的）
-0.5mA/cm2×30秒 （阴极的）
-4.0mA/cm2×10分钟 （阴极的）
+0.5mA/cm2×5秒 （阳极的）
-0.5mA/cm2×1分钟 （阴极的）
-8.0mA/cm2×30分钟 （阴极的）
每一电流转变作为阶跃变化实现，或者，考虑到电流控制仪器的性能，接近阶跃变化是可行的。尽管电流可从阴极的渐变至阳极的，反之亦然，但并不认为使电流渐变会存在任何材料优势。因此，阶跃变化一般是优选的。
在完成上文列出的电流时间安排后，检查芯片且确定孔100%被填充。图3B为根据该实施例的方法已电镀60分钟的时间段的芯片的剖面的显微照片。如在图3B中所示，孔100%被填充。不存在孔隙或明显的覆盖层或凸起。
实施例2
使用包含40g/L铜离子、20g/L硫酸、和其他与实施例1的电解浴类似的物质的电镀液，制造具有变化的孔构型的集成电路芯片且对其以在实施例1中描述的方式进行电镀。对于具有尺寸为5μ×40μ的孔的芯片，在20分钟内实现孔的100%填充；对于具有尺寸为6μ×60μ的孔的芯片，在30分钟内实现孔的100%填充；对于具有尺寸为8μ×100μ的孔的芯片，在55分钟内实现孔的100%填充。此外，孔和外区不具有孔隙、凸起和覆盖层。
该实施例说明任何正向电流间隔可包括不同电流密度且不同持续时间的多个阶段。应理解，正向（阴极的）间隔和阳极间隔的时间安排会发生各种变化，故上文列出的时间安排仅仅是示例性的，优选的值将根据浓度、溶液搅动、孔结构、电镀工具的性质和其他本领域已知的常规参数发生变化。因此，电流时间安排最佳体现为对阴极电流持续时间和阳极电流持续时间的比值以及金属化衬底的电荷转移、累积的阳极电流持续时间和电荷转移、在作为法拉第材料的阳极电流间隔之间和/或材料持续时间的阳极电流间隔之间的正向电流间隔的持续时间和电荷转移、以及在上文讨论和所附权利要求中定义的其他参数进行限制。
一般来讲，在正向电流间隔中的电流密度可随着沉积过程进行而逐渐增大。在填充周期开始时，阴极仅包括种子层，该种子层的电导率有限且仅为电解电流提供有限的表面。因此，如参照整个金属化表面所限定的，电流相对小，例如在0.5mA/cm2至1.5mA/cm2的范围内。在该最初的较小电流密度阶段，铜沉积通常是适形的，其与“自下而上相反”，该自下而上是由于薄的且有时不连续的铜种子层（其已通过非电解方法预沉积，如化学气相沉积或物理气相沉积）被转化成连续且较厚的更能够携带与自下而上填充相关联的电流的层。由于铜积累且覆盖金属化衬底，从而改变了最初的种子层，故电流密度可显著增大，由此当与起到脱附作用的阳极间隔（其与上文所讨论的另外的组成参数以及过程参数合作）合作作用时，增大了铜沉积的速率以及加速了填充周期的完成。
本发明的方法适用于制造集成电路器件，其中，半导体衬底可为例如半导体晶片或芯片。半导体衬底通常为硅晶片或硅芯片，但其他半导体材料（例如锗、硅锗、碳化硅、硅锗碳化物、和砷化镓）也适合于本发明的方法。半导体衬底可为半导体晶片或其他包括半导体材料层的块状衬底。衬底不仅包括硅晶片（例如单晶硅或多晶硅），而且包括绝缘体上硅（“SOI”）衬底、蓝宝石上硅（“SOS”）衬底、玻璃体上硅（“SOG”）衬底、基本半导体底座上的硅的外延层、以及其它半导体材料，例如硅-锗、锗、红宝石、石英、蓝宝石、砷化镓、金刚石、碳化硅或磷化铟。
半导体衬底上可沉积有介电（绝缘的）膜，例如氧化硅（SiO2）、氮化硅（SiNx）、氮氧化硅（SiOxNy）、掺杂碳的氧化硅、或低κ电介质。低κ电介质指具有比二氧化硅的介电常数（介电常数=3.9）小的介电常数的材料，例如介电常数约3.5、约3、约2.5、约2.2、或者甚至约2.0。由于低κ介电材料具有比相同厚度的SiO2电介质低的寄生电容，这促使结构密度增大、切换速度更快以及较低的散热，故这类低κ介电材料是所期望的。低κ介电材料可按照类型（硅酸盐、氟硅酸盐和有机硅酸盐、有机聚合体等）以及沉积技术（CVD；旋涂）进行分类。通过减小极化率、减小密度、或者引入孔隙度可实现介电常数下降。介电层可为氧化硅层，例如，磷硅酸盐玻璃（“PSG”）、硼硅酸盐玻璃（“BSG”）、硼磷硅酸盐玻璃（“BPSG”）、氟硅酸盐玻璃（“FSG”）或者旋涂电介质（“SOD”）的层。介电层可由二氧化硅、氮化硅、氮氧化硅、BPSG、PSG、BSG、FSG、聚酰亚胺、苯并环丁烯、它们的混合物、或者本领域中已知的另外非传导材料制成。在一个实施方式中，介电层为本领域中已知的SiO2和SiN的夹层结构。介电层可具有在大约0.5微米至10微米的厚度。介电层可通过常规方法形成在半导体衬底上。
在本发明的方法中使用的电解液优选地为酸性的，即pH值小于7。通常，电解液包含铜离子源、铜离子的平衡阴离子、酸、加速剂、抑制剂和整平剂。
优选地，铜离子源为硫酸铜或烷基磺酸（例如甲磺酸）的铜盐。铜离子的平衡阴离子通常也为酸的共轭碱，即电解液可通常包括硫酸铜和硫酸、甲磺酸铜和甲磺酸等。铜源的浓度一般足以提供浓度约1g/L的铜离子至约80g/L的铜离子、更通常约4g/L铜离子至约110g/L的铜离子。硫酸源通常为浓缩硫酸，但也可使用稀释溶液。大体上，硫酸源足以在铜电镀液中提供约2g/L的硫酸到约225g/的硫酸。关于这点，合适的硫酸铜电镀化学包括高酸/低铜系统、低酸/高铜系统、以及中酸/高铜系统。在高酸/低铜系统中，铜离子浓度可大约4g/L至约30g/L，而酸浓度可为硫酸的量大于约100g/L至约225g/L。在一个高酸/低铜系统中，铜离子浓度约为17g/L，其中，H2SO4浓度约为180g/L。在一些低酸/高铜系统中，铜离子浓度可在约35g/L和约85g/L之间，例如在约25g/L和约70g/L之间。在一些低酸/高铜系统中，铜离子浓度可在约46g/L和约60g/L之间，例如在约48g/L和约52g/L之间。（35g/L铜的离子相当于约140g/L的CuSO4·5H2O五水合硫酸铜）。在这些系统中的酸浓度优选小于约100g/L。在一些低酸/高铜系统中，酸浓度可在约5g/L和约30g/L之间，例如在约10g/L和约15g/L之间。在一些低酸/高铜系统中，酸浓度可在约50g/L和约100g/L之间，例如在约75g/L和约85g/L之间。在示例性的低酸/高铜系统中，铜离子浓度约40g/L且H2SO4浓度约10g/L。在另一示例性低酸/高铜系统中，铜离子浓度约50g/L且H2SO4浓度约80g/L。在中酸/高铜系统中，铜离子浓度可大约30g/L至约60g/L，且酸浓度可为硫酸的量大于约50g/L至约100g/L。在一个中酸/高铜系统中，铜离子浓度为约50g/L，其中H2SO4浓度约80g/L。
至今的试验结果表明，利用硫酸铜/硫酸的化学过程在更快的间隙填充方面实现了较好的金属化结果。
利用硫酸铜/硫酸的另一优势在于沉积的铜包含极低的杂质浓度。在这点上，铜金属化可包含元素杂质，例如，ppm浓度或更低浓度的碳、硫、氧、氮和氯化物。例如，铜金属化实现的碳杂质浓度小于约50ppm、小于30ppm、小于20ppm、或甚至小于15ppm。铜金属化实现的氧杂质浓度小于约50ppm、小于30ppm、小于20ppm、小于15ppm、或甚至小于10ppm。铜金属化实现的氮杂质浓度小于约10ppm、小于5ppm、小于2ppm、小于1ppm、或甚至小于0.5ppm。铜金属化实现的氯化物杂质浓度小于约10ppm、小于5ppm、小于2ppm、小于1ppm、小于0.5ppm、或甚至小于0.1ppm。铜金属化实现的硫杂质浓度小于约10ppm、小于5ppm、小于2ppm、小于1ppm、或甚至小于0.5ppm。
甲烷磺酸铜作为铜源的替选使用与其他铜离子源相比，允许电解铜沉积组合物中铜离子的浓度更大。因此，可添加铜离子源以实现铜离子浓度大于约50g/L、大于约90g/L、或者甚至大于约100g/L，例如约110g/L。优选地，添加甲烷磺酸铜以实现铜离子浓度在约70g/L和约100g/L之间。
当使用甲烷磺酸铜时，优选地使用甲磺酸及其衍生物以及其他的有机磺酸作为电解质。当添加甲磺酸时，其浓度可在约1g/L和约50g/L之间，例如在约5g/L和约25g/L之间，例如约20g/L。
在本体溶液中高的铜浓度有利于增强铜扩散到结构内的陡峭的铜浓度梯度。至今的试验证据表明，根据待被铜金属化的结构的高宽比来最佳地确定铜浓度。例如，在实施方式中（其中，结构具有相对低的高宽比（深度：开口直径），如约3:1、约2.5:1、或约2:1或更低），铜离子的浓度增大且被维持在优选的浓度范围（例如，约90g/L和约110g/L之间）的较高端（例如约110g/L）。在一些实施方式中，其中，结构具有相对高的高宽比（深度：开口直径），例如约4:1、约5:1、或约6:1或更大，铜离子的浓度可增大且维持在优选的浓度范围（例如在约50g/L和约90g/L之间）的较低端（例如在约50g/L和70g/L之间）。不受缚于具体理论，认为用在金属化高的高宽比的结构中的铜离子的较高浓度可增大缩颈的可能性（这可引起孔隙）。因此，在结构具有相对高的高宽比的实施方式中，铜离子的浓度优化地减小。类似地，在结构具有相对低的高宽比的实施方式中，可增大铜浓度。
氯离子也可以以高达约200mg/L（约200ppm）的浓度用在电解浴中，优选氯离子浓度约10mg/L至约90mg/L（10ppm至90ppm），例如约50gm/L（约50ppm）。在这些浓度范围中添加氯离子以增强其他电解浴添加剂的功能。尤其是，已经发现氯离子的添加增强无孔隙填充。
电解浴的加速剂组分优选地包括水溶性有机二价硫化合物。加速剂的优选种类具有下列通用结构（1）：
结构（1）
其中,
X为O、S、或S=O；
n为1至6；
M为满足化合价所需的氢、碱金属或铵；
R1为1个到8个碳原子的亚烷基或环状亚烷基、6个到12个碳原子的芳香烃或脂肪族芳香烃；以及
R2为氢、1到8个碳原子的羟烷基、或者MO3SR1，其中M和R1如上文限定。
在某些优选的实施方式中，X为硫，n为2，使得有机硫化合物为有机二硫化物。优选的具有结构（1）的有机硫化合物具有下列结构（2）：
结构（2）
其中，M为具有足以平衡氧原子上的负电荷的电荷的抗衡离子。例如，M可为质子、碱金属离子（例如钠和钾）、或另外的电荷平衡阳离子（例如铵和季胺）。
具有结构（2）的有机硫化合物的一个示例为3,3'-二硫基二(1-丙磺酸)的钠盐，其具有下列结构（3）：
结构（3）
具有结构（2）的有机硫化合物的尤其优选的示例为3,3'-二硫基二(1-丙磺酸)，其具有下列结构（4）：
结构（4）
可适用的另外的有机硫化合物以结构（5）至结构（16）示出：
结构（5）
结构（6）
结构（7）
结构（8）
结构（9）结构（10）
结构（11）
结构（12a）结构（12b）
结构（13）
结构（14）
结构（15a）
结构（15b）
结构（16）
有机硫化合物的浓度可为约0.1ppm至约100ppm，例如约0.5ppm至约20ppm、优选地在约1ppm和约6ppm之间，更优选地在约1ppm和约3ppm之间，例如约1.5ppm。
作为抑制剂组分，电解铜电镀浴优选地包括相对低的适度高分子量（例如200至50,000、通常300至10,000、更通常300至5,000）的聚醚。聚醚一般包括烯化氧重复单元，最通常包括环氧乙烷（EO）重复单元、环氧丙烷（PO）重复单元、或其组合。在那些既包含EO重复单元又包括PO重复单元的聚合链中，重复单元可随机地、交替地、或以嵌段构型排列。包含烯化氧重复单元的聚合链可包含源自用于引发聚合反应的引发剂的残基。适合用在本发明中的化合物包括聚丙二醇胺（PPGA），尤其是聚（丙二醇）二（2-氨丙基醚）（400g/mol）和低分子量的聚丙二醇（PPG）。例如在专利US6,776,893中所描述的，该专利通过引用并入文中，聚醚抑制剂可包括聚氧化乙烯和聚氧化丙烯的嵌段共聚物、多元醇的聚氧化乙烯衍生物或聚氧化丙烯衍生物、和多元醇的聚氧化乙烯衍生物和聚氧化丙烯衍生物的混合物。
如在US6,776,893中所描述的优选的聚醚抑制剂化合物为甘油的聚氧化乙烯衍生物和聚氧化丙烯衍生物。一个这样的示例为分子量约700g/mol的丙氧化甘油。另一这样的化合物为分子量约为2500g/mol的基于EO/PO的甘油。另一示例包括包含萘基残基的EO/PO聚醚链，其中聚醚链末端为磺酸盐部分。这样的材料可来自Raschig的商标名称为RalufonNAPE14-00的材料。
专利US7,303,992（也通过引用并入文中）描述了一种包括环氧丙烷（PO）重复单元和环氧乙烷（EO）重复单元的组合（PO：EO比介于约1:9和约9:1之间且连接至含氮的种类）的抑制剂，其中，抑制剂化合物的分子量在约1000和约30000之间。可替选的抑制剂在现有技术中是公知的。
聚醚聚合物化合物浓度可为约1ppm至约1000ppm，例如约5ppm至约200ppm，优选地在约10ppm和约100ppm之间，更优选地在约10ppm和约50ppm之间，例如在约10ppm和约20ppm之间。
作为整平剂，电解铜电镀组合物还可包括包含含氮重复单元的聚合材料。应该理解可使用其它整平剂，但含氮聚合整平剂是优选的。
作为具体的示例，整平剂可包含氯化苄和羟乙基聚乙烯亚胺的反应产物。这样的材料可通过氯化苄与羟乙基聚乙烯亚胺（可来自纽约的BASF Corporation of Rensselear的商品名称为Lupasol SC61B的材料）反应形成。羟乙基聚乙烯亚胺的分子量通常在50,000至约160,000的范围内。
在一些实施方式中，添加剂包括基于乙烯基吡啶的化合物。在一个实施方式中，化合物为吡啶化合物，尤其为季胺化吡啶盐。吡啶化合物是源自吡啶的化合物，其中吡啶的氮原子被质子化。季胺化吡啶盐与吡啶不同，且基于季胺化吡啶盐的聚合物与基于吡啶的聚合物不同，这是因为吡啶环的氮原子在季胺化吡啶盐和基于季胺化吡啶盐的聚合物中被季胺化。这些化合物包括乙烯基吡啶的衍生物，例如2-乙烯基吡啶的衍生物、3-乙烯基吡啶的衍生物、以及在某些优选实施方式中的4-乙烯基吡啶的衍生物。本发明的聚合物包含乙烯基吡啶的均聚物、乙烯基吡啶的共聚物、乙烯基吡啶的季胺化盐、以及这些均聚物和共聚物的季胺化盐。
例如，季胺化聚(4-乙烯基吡啶)的一些具体示例包括聚(4-乙烯基吡啶)与硫酸二甲酯的反应产物、4-乙烯基吡啶与2-氯乙醇的反应产物、4-乙烯基吡啶与氯化苄的反应产物、4-乙烯基吡啶与烯丙基氯的反应产物、4-乙烯基吡啶与4-氯甲基吡啶的反应产物、4-乙烯基吡啶与1,3-丙磺酸内酯的反应产物、4-乙烯基吡啶与甲苯磺酸甲酯的反应产物、4-乙烯基吡啶与氯丙酮的反应产物、4-乙烯基吡啶与2-甲氧基乙氧基氯甲烷的反应产物、以及4-乙烯基吡啶与2-氯乙基醚的反应产物。
例如，季铵化聚（2-乙烯基吡啶）的一些示例包括2-乙烯基吡啶与甲苯磺酸甲酯的反应产物、2-乙烯基吡啶与硫酸二甲酯的反应产物、乙烯基吡啶与水溶性引发剂的反应产物，尤其是聚(2-甲基-5-乙烯基吡啶)、以及1-甲基-4-乙烯基吡啶三氟甲基磺酸盐等。
共聚物的示例为与乙烯基咪唑共聚合的乙烯基吡啶。
在一个实施方式中，本发明的被取代的吡啶基聚合物化合物添加剂的分子量大约为160,000g/mol或更小。尽管一些较高分子量的化合物难以溶解在电镀浴中或者难以在溶液中维持，但其他较高分子量的化合物由于季铵盐阳离子的添加的溶解能力是可溶解的。在该情形下溶解度的概念指的是相对溶解度，例如，大于60%是可溶解的，或者在这些情况下有效的其他最小溶解度。其并不指绝对溶解度。在某些实施方式中，上述优选160,000g/mol或更低不是严格意义上关键的。在一个实施方式中，被取代的吡啶基聚合物化合物添加剂的分子量约为150,000g/mol或更小。优选地，被取代的吡啶基聚合物化合物添加剂的分子量至少约500g/mol。相应地，被取代的吡啶基聚合物化合物添加剂的分子量可在约500g/mol和约150,000g/mol之间，例如约700g/mol、约1000g/mol、以及约10,000g/mol。所选择的被取代的吡啶基聚合物在电镀浴中是可溶的，在电解条件下维持它们的功能性、且在电解条件下不产生有害的副产物，至少不立即产生也不此后不久产生有害的副产物。
在化合物为乙烯基吡啶或聚（乙烯基吡啶）的反应产物的那些实施方式中，通过使乙烯基吡啶或聚（乙烯基吡啶）与烷化剂（其选自产生可溶的、与电解浴可相容的、以及对于整平有效的产物的那些烷化剂）进行反应而得到该化合物。在一个实施方式中，候选物选自通过使乙烯基吡啶或聚（乙烯基吡啶）与下列结构（17）的化合物反应而得到的反应产物：
R1-L 结构(17)
其中R1为烷基、烯基、芳烷基、杂芳烷基、被取代的烷基、被取代的烯基、被取代的芳烷基、或被取代的杂芳烷基；且L为离去基团。
离去基团为能够脱离碳原子的任何基团。一般来讲，弱碱基为较好的离去基团。示例性的离去基团为卤化物、硫酸二甲酯、甲苯磺酸盐等。
在其他实施方式中，R1为烷基或被取代的烷基；优选地，R1为被取代的或未被取代的甲基、乙基、直链的、支链的或环状的丙基、丁基、戊基或己基；在一个实施方式中，R1为甲基、羟乙基、乙酰甲基、氯乙氧基乙基或甲氧基乙氧基甲基。
在另外的实施方式中，R1为烯基；优选地，R1为：乙烯基；丙烯基；直链的或支链的丁烯基；直链的、支链的或环状的戊烯基；或者直链的、支链的或环状的己烯基；在一个实施方式中，R1为丙烯基。
在另外的实施方式中，R1为芳烷基或被取代的芳烷基；优选地，R1为苄基或被取代的苄基、萘基烷基或被取代的萘基烷基；在一个实施方式中，R1为苄基或萘甲基。
在其他的实施方式中，R1为杂芳烷基或被取代的杂芳烷基；优选地，R1为吡啶烷基；尤其，R1为吡啶甲基。
在多个实施方式中，L为氯化物、硫酸甲酯（CH3SO4 -）、硫酸辛酯（C8H18SO4 -）、三氟甲磺酸酯（CF3SO3 -）、甲苯磺酸盐（C7H7SO3 -）、或者氯醋酸盐（CH2ClC(O)O-）；优选地，L为硫酸甲酯、氯化物或甲苯磺酸盐。
水溶性引发剂可用于制备乙烯基吡啶的聚合物，尽管它们没有用在目前优选的实施方式中或用在工作实施例中。示例性的水溶性引发剂为过氧化物（例如，过氧化氢、过氧化苯甲酰、过氧苯甲酸等）等以及水溶性偶氮引发剂，例如4,4'-偶氮双（4-氰基戊酸)。
在各种实施方式中，整平剂组分包括上述聚合物中的一种聚合物与一些单体的混合物，所述单体例如为单体乙烯基吡啶衍生化合物。在一个这样的实施方式中，通过季胺化单体以产生季胺化盐（该盐然后进行自发聚合）来得到混合物。该季胺化盐不完全进行聚合；而是，其产生单体和自发产生的聚合物的混合物。
该化合物可通过使4-乙烯基吡啶与硫酸二甲酯反应进行季胺化来制备。根据以下的反应流程发生聚合反应（45℃-65℃）：
聚合物的平均分子量通常小于10,000g/mol。单体部分可随着在季胺化反应中使用的甲醇量的增加而增加；即，自发聚合的程度降低。
在一些实施方式中，组合物可包括包含季胺化的联吡啶的化合物。通常，季胺化的联吡啶自联吡啶化合物和烷基化试剂之间的反应而得到。尽管这样的反应流程是季胺化联吡啶的常见方法，但是化合物并不仅限于自联吡啶化合物和烷基化试剂之间的反应而得到的那些反应产物，而是任何具有以下描述的官能性的化合物。
可被季胺化以制备本发明的整平剂的联吡啶具有通用结构（18）：
结构（18）
其中，R1为连接吡啶环的一部分。在结构（18）中，从R1到吡啶环中的一个环的每一直线指示在R1部分中的原子和吡啶环的五个碳原子中的一个碳原子之间的键。在一些实施方式中，R1表示单键，其中来自吡啶环之一的一个碳原子直接与来自另一吡啶环的一个碳原子连接。
在一些实施方式中，R1连接部分可为烷基链，且联吡啶可具有通用结构（19）：
结构（19）
其中，h为0到6的整数，且R2和R3分别独立地选自氢或具有1至约3个碳原子的短的烷基链。在结构（19）中，从烷基链中的碳到吡啶环之一的每一直线表示烷基链中的碳原子和该吡啶环的五个碳原子之一之间的键。在h为0的实施方式中，连接部分为单键，且来自吡啶环中的一个吡啶环的一个碳原子直接与来自另一吡啶环的一个碳原子连接。在某些优选的实施方式中，h为2或3。在某些优选的实施方式中，h为2或3，且R2和R3分别为氢。
在一些实施方式中，R1连接部分可包含羰基，且联吡啶可具有通用结构（20）：
结构（20）
其中，i和j为从0到6的整数，且R4、R5、R6和R6分别独立地选自氢或具有1到约3个碳原子的短的烷基链。在结构（20）中，从连接部分中的碳到吡啶环中的一个吡啶环的每一直线表示在连接部分中的该碳原子和该吡啶环的五个碳原子中的一个碳原子之间的键。在i和j都为0的实施方式中，羰基的碳原子直接与吡啶环中的每一吡啶环中的一个碳原子连接。
在结构（20）的联吡啶的通用类别的两种化合物（其中i和j都为0）为2,2'-联吡啶酮（结构（21））和4,4'-联吡啶酮（结构（22）），其分别有以下示出的结构：
结构（21）
结构（22）
在一些实施方式中，R1连接部分可包含胺，且联吡啶可具有通用结构（23）：
结构（23）
其中，k和l为0到6的整数，且R8、R9、R10、R11、和R12分别独立地选自氢或具有1到约3个碳原子的短的烷基链。在结构（23）中，从连接部分中的碳到吡啶环中的一个吡啶环的每一直线表示在连接部分中的该碳原子和该吡啶环的五个碳原子中的一个碳原子之间的键。在k和l都为0的实施方式中，氮直接与吡啶环中的每一吡啶环中的一个碳原子连接。
结构（23）的联吡啶的通用类别中的一种化合物（其中k和l都为0且R12为氢）为具有以下示出的结构（24）的联吡啶-4-基胺：
结构（24）
在一些实施方式中，R1连接部分包括另外的吡啶。这样的结构实际上为具有通用结构（25）的三联吡啶：
结构（25）
在该结构中，来自每一吡啶环的每一直线表示在一个环上的一个碳原子和另一环上的另一碳之间的键。
结构（25）的通用类别的化合物中的一种这样的化合物为具有结构（26）的三联吡啶：
优选地，联吡啶选自通用结构（19）的联吡啶的通用类别，且其中R2和R3分别为氢。这些联吡啶具有通用结构（27）：
结构（27）
其中，m为0到6的整数。在结构（27）中，从烷基链中的碳原子到吡啶环中的一个吡啶环的每一直线表示烷基链中的碳原子和该吡啶环的五个碳原子中的一个碳原子之间的键。在m为0的实施方式中，连接部分为单键，且来自吡啶环中的一个吡啶环的一个碳原子直接与来自另一吡啶环的一个碳原子连接。在某些优选的实施方式中，m为2或3。
上述通用结构（27）的联吡啶包括2,2'-联吡啶化合物、3,3'-联吡啶化合物和4,4'-联吡啶化合物，如分别在下列结构（28）、结构（29）和结构（30）中所示：
其中，m为0到6的整数。当m为0时，两个吡啶环通过单键彼此直接连接。在优选的实施方式中，m为2或3。
2,2'-联吡啶化合物包括2,2'-联吡啶、2,2’-亚乙基联吡啶（1,2-双(2-吡啶基)乙烷）、二(2-吡啶基)甲烷、1,3-二(2-吡啶基)丙烷、1,4-二(2-吡啶基)丁烷、1,5-二(2-吡啶基)戊烷和1,6-二(2-吡啶基)己烷。
3,3'-联吡啶化合物包括3,3'-联吡啶、3,3'-亚乙基联吡啶(1,2-双(3-吡啶基)乙烷)、二(3-吡啶基)甲烷、1,3-二(3-吡啶基)丙烷、1,4-二(3-吡啶基)丁烷、1,5-二(3-吡啶基)戊烷和1,6-二(3-吡啶基)己烷。
例如，4,4'-联吡啶化合物包括4,4'-联吡啶、4,4'-亚乙基联吡啶(1,2-双(4-吡啶基)乙烷)、二(4-吡啶基)甲烷、1,3-二(4-吡啶基)丙烷、1,4-二(4-吡啶基)丁烷、1,5-二(4-吡啶基)戊烷和1,6-二(4-吡啶基)己烷。
在这些联吡啶化合物中，由于基于4,4'-联吡啶的化合物已经被发现在实现低杂质夹杂以及欠镀和过度镀的减少方面是特别有利的整平剂，故4,4'-联吡啶化合物是优选的。尤其，具有结构（31）的4,4'-联吡啶、具有结构（32）的4,4'-亚乙基联吡啶和具有结构（33）的1,3-二(4-吡啶基)丙烷是更优选的。基于结构（32）的联吡啶和结构（33）的联吡啶的化合物目前是最优选的整平剂。
结构（31）
结构（32）
结构（33）
这些化合物为季胺化的联吡啶化合物，通常通过烷基化至少一个氮原子且优选两个氮原子来制备。通过使上述联吡啶化合物与烷化剂反应而发生烷基化。在一些实施方式中，烷化剂可为特别适合形成聚合物的类型。在一些实施方式中，烷化剂为与联吡啶化合物起反应但不形成聚合物的类型。
适合于与联吡啶化合物（其通常形成非聚合的整平剂）进行反应的烷化剂可具有通用结构（34）：
结构（34）
其中,
A可选自氢、羟基（-OH）、烷氧基（-OR1）、胺（-NR2R3R4）、二元醇基芳基和巯基或硫醚（-SR14）；
o为1和6之间的整数，优选地1或2；和
X为1到约4的整数，优选地1或2；和
Y为离去基团。例如，离去基团可选自氯基、溴基、碘基、甲苯磺酰基、三氟甲磺酸酯基、磺酸酯基、甲磺酸酯基、二甲基磺酸酯基、氟磺酸酯基、甲基甲苯磺酸酯基、对溴苯磺酸酯基、或间硝基苯磺酸酯基（nosylate）。
在上述的每一A基团中，来自官能团部分的单线表示在A部分中的原子（例如氧、氮或碳）和亚烷基-(CH2)o-的碳之间的键。另外地，在结构（34）的A部分中表示的R1基团到R14基团分别独立地为：氢；具有1到6个碳原子、优选地1到3个碳原子的被取代的或未被取代的烷基；具有1到6个碳原子、优选1到3个碳原子的被取代的或未被取代的烯基；或被取代的或未被取代的芳基。芳基可被下列取代基中的一个或多个取代基取代：卤素、杂环基、烷氧基、烯氧基、炔氧基、芳氧基、羟基、受保护的羟基、羟基羰基、酮基、酰基、酰氧基、硝基、氨基、酰胺基、硝基、膦羧基、氰基、硫醇、缩酮、缩醛、酯和醚。通常，各种烷基R为氢或未被取代的烷基。
关于芳基，R6到R10的碳中的任一碳、与相邻的R基团以及其所连接的碳一起可形成芳基，即，芳基包括稠环结构，例如萘基。
示例性的A基团包括：
氢，
羟基（-OH），
甲氧基（-OCH3），
乙氧基（-OCH2CH3），
丙氧基（-OCH2CH2CH3或），
氨基（-NH2），
甲氨基（-NHCH3），
二甲氨基
乙二醇（-O-CH2CH2-OH），
二乙二醇
丙二醇（-OCH2CH2CH2-OH或），
二丙二醇（或），
苯基
萘次甲基（或），和
巯基（-SH），或这些基团的每一基团的衍生物。
优选地，A选自：
氢，
羟基（-OH），
甲氧基（-OCH3），
乙氧基（-OCH2CH3），
丙氧基（-OCH2CH2CH3或），
乙二醇（-O-CH2CH2-OH），
二乙二醇（），
丙二醇（-OCH2CH2CH2-OH或），
苯基和
萘次甲基（或）
或这些基团的每一基团的衍生物。
更优选地，A选自：
羟基（-OH），
乙二醇（-O-CH2CH2-OH），
丙二醇（-OCH2CH2CH2-OH或），和
苯基
或这些基团的每一基团的衍生物。
优选地，在结构（34）的烷化剂中，o为1或2，Y为氯化物。
与联吡啶化合物反应且通常形成聚合化合物的烷化剂可具有通用结构（35）：
其中，
B可选自：
单键、氧原子（-O-）、次甲基氢氧化物羰基氨基亚氨基硫原子（-S-）、亚砜亚苯基和二醇和
p和q可相同或不同的0和6之间的整数，优选地0到2，其中p和q中的至少一个至少为1；
X为1到约4的整数，优选1或2；和
Y和Z为离去基团。例如，离去基团可选自氯基、溴基、碘基、甲苯磺酰基、三氟甲磺酸酯基、磺酸酯基、甲磺酸酯基、硫酸甲酯基、氟磺酸酯基、甲基甲苯磺酸酯基、对溴苯磺酸酯基、或间硝基苯磺酸酯基（nosylate）。
在上述每一B基团中，来自官能团部分的单个直线表示B部分中的原子（例如氧、氮或碳）和亚烷基（-(CH2)p-和-(CH2)q-）的碳之间的键。另外地，在结构（35）的B部分中表示的R1基团到R14基团分别独立地为：氢；具有1到6个碳原子、优选1到3个碳原子的被取代的或未被取代的烷基；具有1到6个碳原子、优选1到3个碳原子的被取代的或未被取代的亚烷基；或被取代的或未被取代的芳基。芳基可被下列取代基中的一个或多个取代基取代：卤素、杂环基、烷氧基、烯氧基、炔氧基、芳氧基、羟基、受保护的羟基、羟基羰基、酮基、酰基、酰氧基、硝基、氨基、酰胺基、硝基、磷酰基（phosphono）、氰基、硫醇、缩酮、缩醛、酯和醚。通常，各种R基团为氢或未被取代的烷基，且甚至更优选地，R基团为氢。
优选地，B选自：
氧原子（-O-），
次甲基氢氧化物
羰基
亚苯基
乙二醇基团和
丙二醇基团
更优选地，B选自：
氧原子（-O-），
次甲基氢氧化物
羰基
亚苯基和
乙二醇基团
优选地，在结构（35）的烷化剂中，p和q都为1或都为2，且Y和Z都为氯化物。
当与联吡啶化合物反应时可形成聚合的整平剂的另一类别的烷化剂包括环氧乙烷环且具有通用结构（36）：
其中，
R11、R12和R13为氢或具有1到6个碳原子、优选具有1到3个碳原子的被取代的或未被取代的烷基；
o为1和6之间的整数，优选1或2；和
Y为离去基团。例如，离去基团可选自氯基、溴基、碘基、甲苯磺酰基、三氟甲磺酸酯基、磺酸酯基、甲磺酸酯基、硫酸甲酯基、氟磺酸酯基、甲基甲苯磺酸酯基、对溴苯磺酸酯基、或间硝基苯磺酸酯基（nosylate）。
优选地，R11、R12和R13为氢且烷化剂具有下列通用结构（37）：
结构（37）
其中，o和Y如结构（36）限定的那样。
优选地，o为1，Y为氯化物，且通用结构（36）的烷化剂为表氯醇。
反应产物使离去基团形成反应混合物中的阴离子。由于氯化物通常被添加到电解铜电镀组合物中，故Y和Z优选地为氯化物。尽管其他的离去基团可用于形成本发明的整平化合物，由于它们可负面影响电解电镀组合物，故这些离去基团不是优选的。例如，用溴化物或碘化物电荷平衡的整平剂优选地在将整平化合物添加到本发明的电解铜电镀组合物之前与氯化物进行离子交换。
例如，上述结构（34）的特定的烷化剂包括2-氯乙醚、苄基氯、2-(2-氯乙氧基)乙醇、氯乙醇、1-(氯甲基)-4-苯乙烯、和1-(氯甲基)萘。
例如，上述结构（35）的特定的烷化剂包括1-氯-2-(2-氯乙氧基)乙烷、1,2-二(2-氯乙氧基)乙烷、1,3-二氯丙酮、1,3-二氯丙醇、1,2-二氯乙烷、1,3-二氯丙烷、1,4-二氯丁烷、1,5-二氯戊烷、1,6-二氯己烷、1,7-二氯庚烷、1,8-二氯辛烷、1,2-二(2-氯乙基)醚、1,4-二(氯甲基)苯、间-二(氯甲基)苯和邻-二(氯甲基)苯。
上述结构（36）的特定的烷化剂为表氯醇。烷化剂可包括溴化物、碘化物、甲苯磺酰基、三氟甲基磺酸盐、磺酸盐、甲磺酸盐、磺酸二甲酯、氟磺酸盐、甲苯磺酸甲酯、对溴苯磺酸盐、或间硝基苯磺酸酯（nosylate）或者上述氯化的烷化剂的衍生物，但由于氯离子通常被添加到电解铜电镀组合物中且其它阳离子可干扰铜沉积，故这些烷化剂不是优选的。
很多种整平剂化合物可由具有结构（18）至结构（33）的联吡啶化合物与具有通用结构（34）至通用结构（37）的烷化剂反应来制备。用于制备整平剂化合物的反应可根据Nagase等的美国专利第5,616,317号描述的条件进行，该专利的全部公开内容在此通过引用并入文中。在该反应中，当吡啶基环上的氮原子与二卤化合物中的亚甲基反应并且连接亚甲基时，离去基团被取代。优选地，在可相容的有机溶剂中，优选地具有高沸点的有机溶剂，例如乙二醇或丙二醇中，进行反应。
在一些实施方式中，本发明的整平剂化合物为聚合物，且整平剂可通过选择反应条件（即温度、浓度、以及联吡啶化合物和烷化剂进行聚合的烷化剂）来制备，其中，聚合物的重复单元包括源自联吡啶化合物的一个部分和源自烷化剂的一个部分。在一些实施方式中，联吡啶化合物具有结构（27）且烷化剂具有在上述结构（35）中描述的通用结构。因此，在一些实施方式中，整平剂化合物为包括下列通用结构（38）的聚合物：
结构（38）
其中，B、m、p、q、Y和Z如根据结构（27）和结构（35）进行限定，X为至少为2的整数。优选地，X在2到约100的范围内，例如从约2到约50、从约2到约25、以及甚至更优选地从约4到约20。
如上所述，优选的联吡啶化合物基于4,4'-联吡啶化合物。在一些优选的实施方式中，整平剂化合物为结构（31）的4,4'-联吡啶与结构（35）的烷化剂的反应产物。反应条件，即温度、相对浓度和烷化剂的选择，可被选择使得4,4'-联吡啶和烷化剂聚合，其中聚合物的重复单元包括源自4,4'-联吡啶的一个部分和源自烷化剂的一个部分。因此，在一些实施方式中，整平剂化合物为包括下列通用结构（39）的聚合物：
结构（39）
其中，B、p、q、Y和Z如根据结构（35）进行限定，X为至少2的整数，优选地从2到100，例如从2到50，更优选地从3到约20。
结构（39）的整平剂类别中的一种特定的整平剂化合物为4,4'-联吡啶和烷化剂的反应产物，其中B为氧原子，p和q都等于2，且Y和Z都为氯化物，即1-氯-2-(2-氯乙氧基)乙烷。该整平剂化合物为包括下列结构（40）的聚合物：
结构（40）
其中，X为至少2的整数，优选从2到100，例如从2到50，且更优选地从3到约20。
在一些优选的实施方式中，整平剂化合物为结构（32）的4,4'-联吡啶和结构（35）的烷化剂的反应产物。反应条件，即温度、相对浓度、和烷化剂的选择，可被选择成使得4,4'-亚乙基联吡啶和烷化剂聚合，其中，聚合物的重复单元包括源自4,4'-亚乙基联吡啶的一个部分和源自烷化剂的一个部分。因此，在一些实施方式中，整平剂化合物为包括下列通用结构（41）的聚合物：
结构（41）
其中，B、p、q、Y和Z如根据结构（35）进行限定，X为至少2的整数，优选从2到100，例如从2到50，更优选从3到约20。
结构（41）的整平剂的类别中一种特定的整平剂化合物为可由4,4'-亚乙基联吡啶和烷化剂反应而制备的聚合物，其中B为氧原子、p和q都为2，且Y和Z都为氯化物，即1-氯-2-(2-氯乙氧基)乙烷。该整平剂化合物为包括下列结构（42）的聚合物：
结构（42）
其中，X为至少2的整数，优选从2到100，例如从2到50，更优选地从3到约20。在结构（42）的一种优选的整平剂中，X为从约3到约12的平均值，例如在约4和约8之间，或者甚至约5到约6。在结构（42）的一种优选的整平剂中，X为从约10到约24的平均值，例如在约12和约18之间，或者甚至约13到约14。
在结构（41）的整平剂的类别中另一整平剂化合物为可通过4,4'-亚乙基联吡啶与烷化剂反应而制备的聚合物，其中B为乙二醇，p和q都为2、且Y和Z都为氯化物，即1,2-二(2-氯乙氧基)乙烷。该整平剂化合物为包括下列结构（43）的聚合物：
结构（43）
其中，X为至少2的整数，优选地从2到100，例如从2到50、且更优选从3到约20。
在结构（41）的整平剂的类别中另一整平剂化合物为可通过4,4'-亚乙基联吡啶与烷化剂反应而制备的聚合物，其中B为羰基，p和q都为1、且Y和Z都为氯化物，即1,3-二氯-丙-2-酮。该整平剂化合物为包括下列结构（44）的聚合物：
结构（44）
其中，X为至少2的整数，优选地从2到100，例如从2到50、且更优选从3到约20。
在结构（41）的整平剂的类别中另一整平剂化合物为可通过4,4'-亚乙基联吡啶与烷化剂反应而制备的聚合物，其中B为次甲基氢氧化物，p和q都为1、且Y和Z都为氯化物，即1,3-二氯-2-丙醇。该整平剂化合物为包括下列结构（45）的聚合物：
结构（45）
其中，X为至少2的整数，优选地从2到100，例如从2到50、且更优选从3到约20。
在结构（41）的整平剂的类别中另一整平剂化合物为可通过4,4'-亚乙基联吡啶与烷化剂反应而制备的聚合物，其中B为亚苯基，p和q都为1、且Y和Z都为氯化物，即1,4-二(氯甲基)苯。该整平剂化合物为包括下列结构（46）的聚合物：
结构（46）
其中，X为至少2的整数，优选地从2到100，例如从2到50、且更优选从3到约20。
在一些优选的实施方式中，整平剂化合物为结构（33）的4,4'-联吡啶和结构（35）的烷化剂的反应产物。反应条件，即温度、相对浓度、和烷化剂的选择，可被选择成使得1,3-二(吡啶-4-基)丙烷和烷化剂聚合，其中聚合物的重复单元包括源自1,3-二(吡啶-4-基)丙烷的一个部分和源自烷化剂的一个部分。因此，在一些实施方式中，整平剂化合物为包括下列通用结构（47）的聚合物：
结构（47）
其中，B、p、q、Y和Z如根据结构（35）进行限定，X为至少2的整数，优选从2到100，例如从2到50，更优选从3到约20。
在结构（47）的整平剂的类别中一种特定的整平剂化合物为可由1,3-二(吡啶-4-基)丙烷和烷化剂反应而制备的聚合物，其中B为氧原子，p和q都为2，且Y和Z都为氯化物，即1-氯-2-(2-氯乙氧基)乙烷。该整平剂化合物为包括下列结构（48）的聚合物：
结构（48）
其中，X为至少2的整数，优选从2到100，例如从2到50，更优选地从3到约20，例如从4到约8，或从约12到约16。在结构（48）的一种优选的整平剂中，X为从约5到约6的平均值。在结构（48）的一种优选的整平剂中，X为从约13到约14的平均值。
在一些实施方式中，整平剂化合物可通过使具有结构（27）的联吡啶化合物与具有结构（35）中的描述的通用结构的烷化剂进行反应（该反应不形成聚合整平剂）而制备。即，整平剂可通过选择反应条件（即温度、浓度）来制备，其中，烷化剂为使得联吡啶化合物与烷化剂反应但不聚合的烷化剂。整平剂化合物可包括下列结构（49）：
结构（49）
其中，B、m、p、q、Y和Z如根据结构（27）和结构（35）进行限定。
如上所述，优选的联吡啶化合物具有通用结构（27），使得优选的整平剂基于4,4'-联吡啶化合物。在一些优选的实施方式中，整平剂化合物为结构（31）的4,4'-联吡啶和结构（35）的烷化剂的反应产物且可包括下列结构（50）：
结构（50）
其中，B、p、q、Y和Z如根据结构（35）进行限定。
在结构（50）的整平剂的类别中一种特定的整平剂化合物为4,4'-联吡啶和烷化剂的反应产物，其中，B为氧原子,p和q都为2，且Y和Z都为氯化物，即1-氯-2-(2-氯乙氧基)乙烷。该整平剂化合物可包括下列结构（51）：
结构（51）
在一些优选的实施方式中，整平剂化合物为结构（32）的4,4'-联吡啶和结构（35）的烷化剂的反应产物。因此，在一些实施方式中，整平剂化合物可包括下列结构（52）：
结构（52）
其中，B、p、q、Y和Z如根据结构（35）进行限定。
在结构（52）的整平剂的类别中一种特定的整平剂化合物为4,4'-亚乙基联吡啶和烷化剂的反应产物，其中，B为氧原子，p和q都为2，且Y和Z都为氯化物，即1-氯-2-(2-氯乙氧基)乙烷。该整平剂化合物可包括下列结构（53）：
结构（53）
在结构（52）的整平剂的类别中的另一整平剂化合物为可通过4,4'-亚乙基联吡啶和烷化剂反应而制备的聚合物，其中B为乙二醇，p和q都为2，且Y和Z都为氯化物，即1,2-二(2-氯乙氧基)乙烷。该整平剂化合物可包括下列结构（54）：
结构（54）
在一些实施方式中，整平剂化合物可通过使具有结构（27）的联吡啶分子与具有结构（34）中描述的通用结构的烷化剂进行反应而制备。该整平剂化合物可包括下列结构（55）：
结构（55）
其中A、m、o、和Y如根据结构(27)和结构（34）进行限定的。
在一些优选的实施方式中，整平剂化合物为结构（32）的4,4'-联吡啶和结构（34）的烷化剂的反应产物。在一些实施方式中，因此，整平剂化合物可包括下列结构（56）：
结构（56）
其中A、o、和Y如根据结构（34）进行限定的。
在结构（56）的整平剂的类别中的一种特定的整平剂化合物为4,4'-亚乙基联吡啶和烷化剂的反应产物，其中A为苯基，o为1且Y为氯化物，即，氯化苄。该整平剂化合物可包括下列结构（57）：
结构（57）
整平剂浓度可在约1ppm至约100ppm的范围内，例如在约2ppm至约50ppm、优选在约2ppm和约20ppm之间、更优选地在约2ppm和约10ppm之间，例如在约5ppm和约10ppm之间。
在制备晶片到晶片堆叠体或者芯片到晶片堆叠体中存在多个涉及硅通孔金属化的处理步骤。用于使用本发明的电解铜沉积溶液进行金属化的晶片衬底（即装置晶片）包括背面、正面、以及孔和硅通孔，所述孔和硅通孔通过常规已知的光刻法和蚀刻法来制备。在本发明的上下文中，正面指装置晶片衬底的作用侧。相应地，孔和硅通孔具有从晶片衬底的正面向由其侧壁的长度限定的深度方向延伸的开口。在典型方法中，常规的光致抗蚀剂材料通过旋涂被应用至装置晶片的洁净的且干燥的表面上。光致抗蚀剂可在约60℃和约100℃之间的温度下被软性烘烤约5到30分钟以除去过多的溶剂。在软性烘烤后，光致抗蚀剂以限定铜金属化图案的形式暴露在紫外光下。然后使用显影剂溶液溶解暴露的光致抗蚀剂。然后，晶片和限定铜金属化图案的光致抗蚀剂通常在约120℃和约180℃之间的温度下被硬烘烤约20到30分钟。然后，暴露的晶片通过现有技术中已知的方法进行蚀刻，以限定具有侧壁和底部的孔的图案。然后，晶片衬底的正面和孔（包括硅通孔）的侧壁和底部涂覆有阻挡层，该阻挡层可为氮化钛、钽、氮化钽、或钌以抑制铜扩散。接下来，阻挡层通常播种有铜或其他金属的种子层以引发在该种子层上的铜超级填充电镀。铜种子层可通过化学气相沉积（CVD）、物理气相沉积（PVD）等来施加。然后，具有阻挡层和铜种子层的孔使用电解铜沉积组合物和本发明的方法进行电镀。在金属化之前，其内具有TSV结构的晶片表面可以可选地进行预处理以确保具有铜填充化学性质的孔的适当湿润。用于使晶片表面脱气的示例性溶液为来自Enthone公司(西汉文,美国康涅狄格州)的。在脱气后，位于晶片上的TSV结构为使用本发明的电解铜沉积组合物金属化的铜。
电镀设备的确切配置对于本发明不是关键的。如果直流电力用于电解，则电解电路包括用于将交流电转换成直流电的整流器以及稳压器，通过整流器和稳压器，电极的极性可被反向且所施加的电势被控制以实现在本发明的方法中利用的电流模式。膜分隔器可用于将包含电解液的室分离成阳极室和阴极室，在阳极室中，包含阳极电解液的电解液的一部分与阳极接触，在阴极室中，包含阴极电解液的电解液的一部分与金属化表面接触，该金属化表面在正向电流电镀过程期间用作阴极。阴极和阳极可水平地或垂直地设置在槽内。
在电解电镀系统的操作过程中，当电源通电且电力通过整流器导向电解电路时，铜金属被电镀到阴极衬底的表面上。电解浴温度通常在约15℃和约60℃之间，优选地在约35℃和约45℃之间。优选地使用约1:1的阳极阴极比，但该比值也可在约1:4至4:1之间宽泛地变化。该方法还使用在电解电镀槽中混合，该混合可通过搅动来提供或者优选地通过循环电解液在电解电镀槽中的循环流动来提供。
当介绍本发明的要素或本发明的优选实施方式时，表达“一”、“该”和“所述”用于指要素中的一个或多个要素。术语“包含”、“包括”和“具有”用于指包括在内且意味着在所列出的要素外还可存在另外的要素。
由于在不偏离本发明的范围的情况下可进行各种变化，因此本发明的意图是，在上述描述中所包含的以及在附图中所示出的全部内容以示例性的且以非限定的方式进行说明。

Claims (54)

1.一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁以及底部，所述侧壁、所述底部和所述表面上具有用于铜沉积的金属化衬底，所述金属化衬底包含种子层，所述方法包括：
使所述金属化衬底与电解铜沉积组合物接触，其中，所述硅通孔结构具有1微米和25微米之间的入口尺寸、50微米和300微米之间的深度尺寸、以及大于2:1的高宽比，所述金属化衬底提供用于在其上电解沉积铜的阴极，所述沉积组合物包括：
铜离子源；
酸组分，该酸组分选自无机酸、有机磺酸及其混合物；
加速剂；
抑制剂；
整平剂；和
氯离子；
建立包括阳极、所述电解铜沉积组合物、所述阴极和电源的电沉积电路；
在孔填充周期期间在所述阳极和所述阴极之间施加电势以产生阴极电沉积电流，所述阴极电沉积电流导致在所述阴极处还原铜离子，从而将铜镀至位于所述孔的底部和侧壁处的所述衬底上，所述孔优先在所述底部和下侧壁上电镀以从底部开始利用铜填充所述孔；
在所述填充周期期间，使电路的极性反向一时间间隔，以在所述金属化衬底上产生阳极电势并使整平剂从所述孔内的铜表面上脱附；
通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构；
其中，所述电路的极性被反向，以在所述填充周期期间的多个间隔中，在所述金属化衬底上提供阳极电势；
其中，每一个所述阳极电势间隔对于将整平剂从电极表面脱附是有效的，由此当恢复正向电流时，即在所述阳极电势间隔后，在总金属化衬底上总计的平均电流密度相对于所述阳极电势间隔之前的电流密度增大，所述正向电流即阴极电流。
2.根据权利要求1所述的方法，其中，在所述填充周期内的铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值至少50:1。
3.根据权利要求1所述的方法，其中，在所述填充周期内的在铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值在500:1和100000:1之间。
4.根据权利要求1所述的方法，其中，在全部所述阳极电势间隔的总和中的在所述金属化衬底处的阳极电荷转移的最大累积程度不大于在所述金属化衬底的总电极区域上总计的阳极电荷转移的平均值，该平均值为1.8库仑/cm2。
5.根据权利要求1的方法，其中，在所述填充周期期间在所述金属化衬底上的全部阳极电势间隔的累积时间段不超过50秒。
6.根据权利要求1或5所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续至少0.1秒的时间段。
7.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续至少0.5秒的时间段。
8.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续在0.1秒和100秒之间的时间段。
9.根据权利要求7所述的方法，其中，所述阳极电势间隔中的至少两个阳极电势间隔分别持续所限定的时间段。
10.根据权利要求8所述的方法，其中，所述阳极电势间隔中的至少两个阳极电势间隔分别持续所限定的时间段。
11.根据权利要求1或5所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续至在所述金属化衬底的总电极区域上总计的平均电荷转移为至少5×10-5库仑/cm2的程度。
12.根据权利要求11所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续至在所述金属化衬底的总电极区域上总计的平均电荷转移为至少3×10-4库仑/cm2的程度。
13.根据权利要求12所述的方法，其中，所述至少一个阳极电势间隔持续至在所述金属化衬底的总电极区域上总计的平均电荷转移不大于0.3库仑/cm2的程度，和/或其中所述阳极电势间隔的任一个都不持续至在所述金属化衬底的总电极区域上总计的平均电荷转移大于0.3库仑/cm2的程度。
14.根据权利要求1或5所述的方法，其中，所述填充周期包括多个材料持续时间的阳极电势间隔，每一这样的材料持续时间的阳极间隔持续至少0.6秒的时间段，在连续的材料持续时间的阳极电势间隔之间的所述金属化衬底上的正向电流的时间段为至少0.5分钟，所述正向电流即阴极电流。
15.根据权利要求1或5所述的方法，其中，所述填充周期包括在所述金属化衬底处的多个法拉第材料阳极电势间隔，在所述多个法拉第材料阳极电势间隔的每一间隔中，在所述金属化衬底的总电极区域上总计的平均阳极电荷转移至少5×10-5库仑/cm2，并且其中，在连续的法拉第材料阳极电势间隔之间，在所述阴极的总表面区域上总计的平均净正向电流电荷转移为至少1.5×10-2库仑/cm2，所述平均净正向电流电荷转移即所述平均净阴极电流电荷转移。
16.根据权利要求14所述的方法，其中，所述填充周期包括在所述金属化衬底处的多个法拉第材料阳极电势间隔，在所述多个法拉第材料阳极电势间隔的每一间隔中，在所述金属化衬底的总电极区域上总计的平均阳极电荷转移至少5×10-5库仑/cm2，并且其中，在连续的法拉第材料阳极电势间隔之间，在所述阴极的总表面区域上总计的平均净正向电流电荷转移为至少1.5×10-2库仑/cm2，所述平均净正向电流电荷转移即所述平均净阴极电流电荷转移。
17.根据权利要求14所述的方法，其中，在每一个所述材料持续时间的阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和100mA/cm2之间。
18.根据权利要求14所述的方法，其中，在每一个所述材料持续时间的阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和20mA/cm2之间。
19.根据权利要求14所述的方法，其中，在每一个所述材料持续时间的阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和10mA/cm2之间。
20.根据权利要求15所述的方法，其中，在每一个所述法拉第材料阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和100mA/cm2之间。
21.根据权利要求15所述的方法，其中，在每一个所述法拉第材料阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和20mA/cm2之间。
22.根据权利要求15所述的方法，其中，在每一个所述法拉第材料阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和10mA/cm2之间。
23.根据权利要求16所述的方法，其中，在每一个所述材料持续时间的阳极电势间隔期间和每一个所述法拉第材料阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和100mA/cm2之间。
24.根据权利要求16所述的方法，其中，在每一个所述材料持续时间的阳极电势间隔期间和每一个所述法拉第材料阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和20mA/cm2之间。
25.根据权利要求16所述的方法，其中，在每一个所述材料持续时间的阳极电势间隔期间和每一个所述法拉第材料阳极电势间隔期间，所述电路中的在所述金属化衬底的总电极区域上总计的电流密度的平均值被保持在0.1mA/cm2和10mA/cm2之间。
26.根据权利要求1或5所述的方法，其中，从向所述电路首次施加电势直到所述孔至少90％被填充，在所述阳极电势间隔期间，在总金属化衬底上总计的平均累积阳极电荷转移在0.2库仑/cm2和1.8库仑/cm2之间。
27.根据权利要求1或5所述的方法，其中，在不超过90分钟的填充周期后，所述孔至少90％被填充。
28.根据权利要求1或5所述的方法，其中，所述孔中的铜填充基本上没有缝和孔隙，和/或基本上没有隆起和凸起。
29.根据权利要求1或5所述的方法，其中，所述阳极电势间隔对于使抑制剂从孔内的铜表面脱附是有效的。
30.根据权利要求1或5所述的方法，其中，在所述填充周期内在铜沉积期间的正向电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的总和的累积时间段的比值至少30:1，所述正向电流即阴极电流。
31.根据权利要求30所述的方法，其中，在所述填充周期内在铜沉积期间的正向阴极电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的累积时间段的比值至少80:1。
32.根据权利要求30所述的方法，其中，在所述填充周期内在铜沉积期间的正向阴极电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的累积时间段的比值至少150:1。
33.根据权利要求30所述的方法，其中，在所述填充周期内在铜沉积期间的正向阴极电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的累积时间段的比值至少200:1。
34.根据权利要求30所述的方法，其中，在所述填充周期内在铜沉积期间的正向阴极电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的累积时间段的比值在30:1和500:1之间。
35.根据权利要求30所述的方法，其中，在所述填充周期内在铜沉积期间的正向阴极电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的累积时间段的比值在80:1和300:1之间。
36.根据权利要求30所述的方法，其中，在所述填充周期内在铜沉积期间的正向阴极电流的累积时间段与在所述金属化衬底处的全部阳极电势间隔的累积时间段的比值在150:1和300:1之间。
37.根据权利要求1所述的方法，其中，在所述填充周期内的铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值至少80:1。
38.根据权利要求1所述的方法，其中，在所述填充周期内的铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值至少100:1。
39.根据权利要求1所述的方法，其中，在所述填充周期内的铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值至少300:1。
40.根据权利要求1所述的方法，其中，在所述填充周期内的铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值至少1000:1。
41.根据权利要求1所述的方法，其中，在所述填充周期内的在铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值在1000:1和50000:1之间。
42.根据权利要求1所述的方法，其中，在所述填充周期内的在铜沉积期间在所述电路中的累积电荷转移与在所述金属化衬底上的全部阳极电势间隔的总和期间的累积电荷转移的比值在3000:1和30000:1之间。
43.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续至少1秒的时间段。
44.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续至少2秒的时间段。
45.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续在0.5秒和100秒之间。
46.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续在1秒和100秒之间的时间段。
47.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续在0.1秒和30秒之间的时间段。
48.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续在0.5秒和30秒之间的时间段。
49.根据权利要求6所述的方法，其中，所述阳极电势间隔中的至少一个阳极电势间隔持续在2秒和30秒之间的时间段。
50.一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁、以及底部，所述侧壁、所述底部和所述表面上具有金属化衬底以用于铜沉积，所述金属化衬底包含种子层，所述方法包括：
使所述金属化衬底与电解铜沉积组合物接触，其中，所述硅通孔结构具有1微米和25微米之间的入口尺寸、50微米和300微米之间的深度尺寸、以及大于2:1的高宽比，所述金属化衬底提供用于在其上电解沉积铜的阴极，所述沉积组合物包括：
铜离子源；
酸组分，所述酸组分选自无机酸、有机磺酸及其混合物；
加速剂；
抑制剂；
整平剂；和
氯离子；
建立包括阳极、所述电解组合物、所述阴极和电源的电沉积电路；
在孔填充周期期间在所述阳极和所述阴极之间施加电势以产生电沉积电流，所述电沉积电流使铜离子在所述阴极处还原，从而将铜镀至位于所述孔的底部和侧壁处的所述衬底上，所述孔优先在所述底部和下侧壁上电镀以从所述底部开始利用铜填充孔；
在所述填充周期期间，使电路的极性反向至少一个时间间隔以在所述金属化衬底上产生阳极电势；
通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构；
在所述填充周期内在铜沉积期间在所述电路中的累积电荷转移与在全部阳极电势间隔的总和期间的累积电荷转移的比值至少80:1。
51.一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁、以及底部，所述侧壁、所述底部和所述表面上具有金属化衬底以用于铜沉积，所述金属化衬底包含种子层，所述方法包括：
使所述金属化衬底与电解铜沉积组合物接触，其中，所述硅通孔结构具有1微米和25微米之间的入口尺寸、50微米和300微米之间的深度尺寸、以及大于2:1的高宽比，所述金属化衬底提供用于在其上电解沉积铜的阴极，所述沉积组合物包括：
铜离子源；
酸组分，所述酸组分选自无机酸、有机磺酸及其混合物；
加速剂；
抑制剂；
整平剂；和
氯离子；
建立包括阳极、所述电解组合物、所述阴极和电源的电沉积电路；
在孔填充周期期间在所述阳极和所述阴极之间施加电势以产生电沉积电流，所述电沉积电流使铜离子在所述阴极处还原，从而将铜镀至位于所述孔的底部和侧壁处的所述衬底上，所述孔优先在所述底部和下侧壁上电镀以从底部开始利用铜填充所述孔；
在所述填充周期期间，使电路的极性反向至少一个时间间隔以在所述金属化衬底上产生阳极电势；
通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构；
在全部阳极电势间隔的总和中，所述电路中的在所述金属化衬底的总电极区域上总计的阳极电荷转移的最大累积程度不大于1.8库仑/cm2的平均值。
52.一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁、以及底部，所述侧壁、所述底部和所述表面上具有金属化衬底以用于铜沉积，所述金属化衬底包含种子层，所述方法包括：
使所述金属化衬底与电解铜沉积组合物接触，其中，所述硅通孔结构具有1微米和25微米之间的入口尺寸、50微米和300微米之间的深度尺寸、以及大于2:1的高宽比，所述金属化衬底提供用于在其上电解沉积铜的阴极，所述沉积组合物包括：
铜离子源；
酸组分，所述酸组分选自无机酸、有机磺酸及其混合物；
加速剂；
抑制剂；
整平剂；和
氯离子；
建立包括阳极、所述电解组合物、所述阴极和电源的电沉积电路；
在孔填充周期期间在所述阳极和所述阴极之间施加电势以产生电沉积电流，所述电沉积电流使铜离子在所述阴极处还原，从而将铜镀至位于所述孔的底部和侧壁的所述衬底上，所述孔优先在所述底部和下侧壁上电镀以从所述底部开始利用铜填充所述孔；
在所述填充周期期间，使电路的极性反向至少一个时间间隔，以在所述金属化衬底上产生阳极电势；
通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构；
所述阳极电势间隔中的至少一个阳极电势间隔持续至在所述金属化衬底的总电极区域上总计的平均电荷转移为至少3×10-4库仑/cm2的程度。
53.一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁、以及底部，所述侧壁、所述底部和所述表面上具有金属化衬底以用于铜沉积，所述金属化衬底包含种子层，所述方法包括：
使所述金属化衬底与电解铜沉积组合物接触，其中，所述硅通孔结构具有1微米和25微米之间的入口尺寸、50微米和300微米之间的深度尺寸、以及大于2:1的高宽比，所述金属化衬底提供用于在其上电解沉积铜的阴极，所述沉积组合物包括：
铜离子源；
酸组分，所述酸组分选自无机酸、有机磺酸及其混合物；
加速剂；
抑制剂；
整平剂；和
氯离子；
建立包括阳极、所述电解组合物、所述阴极和电源的电沉积电路；
在孔填充周期期间在所述阳极和所述阴极之间施加电势以产生电沉积电流，所述电沉积电流使铜离子在所述阴极处还原，从而将铜镀至位于所述孔的底部和侧壁处的所述衬底上，所述孔优先在所述底部和下侧壁上电镀以从所述底部开始利用铜填充所述孔；
在所述填充周期期间，使电路的极性反向至少一个时间间隔，以在所述金属化衬底上产生阳极电势；
通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构；
其中，所述填充周期包括多个法拉第材料阳极电势间隔，在每一个法拉第材料阳极电势间隔中，在所述金属化衬底的总电极区域上总计的平均阳极电荷转移至少3×10-4库仑/cm2，并且其中，在连续的法拉第材料阳极电势间隔之间，在所述金属化衬底的总表面区域上的总计平均净正向电流电荷转移为至少1.5×10-2库仑/cm2，所述平均净正向电流电荷转移为平均净阴极电流电荷转移。
54.一种用于金属化半导体集成电路装置中的硅通孔结构的方法，所述装置包括其中具有孔结构的表面，所述孔结构包括从所述表面延伸的侧壁、以及底部，所述侧壁、所述底部和所述表面上具有金属化衬底以用于铜沉积，所述金属化衬底包含种子层，所述方法包括：
使所述金属化衬底与电解铜沉积组合物接触，其中，所述硅通孔结构具有1微米和25微米之间的入口尺寸、50微米和300微米之间的深度尺寸、以及大于2:1的高宽比，所述金属化衬底提供用于在其上电解沉积铜的阴极，所述沉积组合物包括：
铜离子源；
酸组分，所述酸组分选自无机酸、有机磺酸及其混合物；
加速剂；
抑制剂；
整平剂；和
氯离子；
建立包括阳极、所述电解组合物、所述阴极和电源的电沉积电路；
在孔填充周期期间在所述阳极和所述阴极之间施加电势以产生电沉积电流，所述电沉积电流使铜离子在所述阴极处还原，从而将铜镀至位于所述孔的所述底部和所述侧壁的所述衬底上，所述孔优先在所述底部和下侧壁上电镀以从底部开始利用铜填充所述孔；
在所述填充周期期间，使电路的极性反向至少一个时间间隔以在所述金属化衬底上产生阳极电势；
通过将所述孔内的铜表面重建为电路中的阴极来恢复铜沉积，从而产生铜填充的孔结构；
在所述填充周期内在铜沉积期间在所述电路中的累积电荷转移与在全部阳极电势间隔的总和期间的累积电荷转移的比值至少50:1，且所述阳极电势间隔中的至少一个阳极电势间隔持续至在所述金属化衬底的总电极区域上总计的平均电荷转移为至少5×10-5库仑/cm2的程度。
CN201280015158.5A 2011-01-26 2012-01-26 填充微电子器件中的孔的方法 Active CN103492617B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161436569P 2011-01-26 2011-01-26
US61/436,569 2011-01-26
PCT/US2012/022758 WO2012103357A1 (en) 2011-01-26 2012-01-26 Process for filling vias in the microelectronics

Publications (2)

Publication Number Publication Date
CN103492617A CN103492617A (zh) 2014-01-01
CN103492617B true CN103492617B (zh) 2017-04-19

Family

ID=45592815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280015158.5A Active CN103492617B (zh) 2011-01-26 2012-01-26 填充微电子器件中的孔的方法

Country Status (7)

Country Link
US (2) US10541140B2 (zh)
EP (1) EP2668317B1 (zh)
JP (1) JP5981455B2 (zh)
KR (1) KR101817823B1 (zh)
CN (1) CN103492617B (zh)
ES (1) ES2644268T3 (zh)
WO (1) WO2012103357A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2668317B1 (en) 2011-01-26 2017-08-23 MacDermid Enthone Inc. Process for filling vias in the microelectronics
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
EP2865787A1 (en) * 2013-10-22 2015-04-29 ATOTECH Deutschland GmbH Copper electroplating method
US10147510B1 (en) 2013-11-15 2018-12-04 National Technology & Engineering Solutions Of Sandia, Llc Electroplated AU for conformal coating of high aspect ratio silicon structures
US20150233008A1 (en) * 2014-02-13 2015-08-20 Skyworks Solutions, Inc. Apparatus and methods related to copper plating of wafers
US9809891B2 (en) 2014-06-30 2017-11-07 Rohm And Haas Electronic Materials Llc Plating method
CN113215626A (zh) * 2015-06-30 2021-08-06 麦德美乐思公司 微电子电路中的互连部的钴填充
CN105441994B (zh) * 2015-12-30 2017-09-19 上海新阳半导体材料股份有限公司 一种能用于提高凸点共面性的电镀液组合物
US10519557B2 (en) 2016-02-12 2019-12-31 Macdermid Enthone Inc. Leveler compositions for use in copper deposition in manufacture of microelectronics
JP6573575B2 (ja) * 2016-05-02 2019-09-11 東京エレクトロン株式会社 凹部の埋め込み方法
US9793156B1 (en) * 2016-09-12 2017-10-17 International Business Machines Corporation Self-aligned low resistance metallic interconnect structures
CN109996785B (zh) * 2016-09-22 2021-12-28 麦克德米德乐思公司 集成电路的晶圆级封装中的铜沉积
EP3360988B1 (en) * 2017-02-09 2019-06-26 ATOTECH Deutschland GmbH Pyridinium compounds, a synthesis method therefor, metal or metal alloy plating baths containing said pyridinium compounds and a method for use of said metal or metal alloy plating baths
US10103056B2 (en) * 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
US10508348B2 (en) * 2017-06-15 2019-12-17 Rohm And Haas Electronic Materials Llc Environmentally friendly nickel electroplating compositions and methods
US10458032B2 (en) * 2017-06-15 2019-10-29 Rohm And Haas Electronic Materials Llc Environmentally friendly nickel electroplating compositions and methods
JP6904194B2 (ja) * 2017-09-22 2021-07-14 住友金属鉱山株式会社 配線基板用積層体及びその製造方法
JP6904195B2 (ja) * 2017-09-22 2021-07-14 住友金属鉱山株式会社 フレキシブル配線基板及びその製造方法
CN109244053B (zh) * 2018-09-17 2020-04-14 上海交通大学 一种提高tsv热机械可靠性的复合结构及其制造方法
US11823896B2 (en) * 2019-02-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure formed by cyclic chemical vapor deposition
KR20210000514A (ko) * 2019-06-25 2021-01-05 삼성전기주식회사 인쇄회로기판 도금 방법 및 인쇄회로기판
KR20210079767A (ko) 2019-12-20 2021-06-30 삼성전자주식회사 물질막 형성 방법과, 집적회로 소자 및 그 제조 방법
KR20220124787A (ko) * 2020-01-10 2022-09-14 램 리써치 코포레이션 긴 펄싱 및 램핑에 의한 tsv 프로세스 윈도우 및 충진 성능 향상

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476492A (zh) * 2001-10-16 2004-02-18 �¹������ҵ��ʽ���� 小直径孔镀铜的方法
EP1598449A2 (en) * 2004-04-26 2005-11-23 Rohm and Haas Electronic Materials, L.L.C. Improved plating method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187793A (ja) 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
EP0676437B1 (en) 1992-12-22 1999-09-08 Sagami Chemical Research Center Use of polycationic polymer as bactericidal/algicidal agent
US6024856A (en) 1997-10-10 2000-02-15 Enthone-Omi, Inc. Copper metallization of silicon wafers using insoluble anodes
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
WO2000044042A1 (de) 1999-01-21 2000-07-27 Atotech Deutschland Gmbh Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen
US6773893B1 (en) 2000-04-28 2004-08-10 The Trustees Of Columbia University In The City Of New York Human ABC1 promoter and assays based thereon
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US6432821B1 (en) * 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating
US7316772B2 (en) 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
DE10311575B4 (de) 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
AU2003302261A1 (en) 2003-04-28 2004-11-23 Advanced Micro Devices, Inc. Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure
TW200632147A (zh) * 2004-11-12 2006-09-16
WO2007112971A2 (de) * 2006-03-30 2007-10-11 Atotech Deutschland Gmbh Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen
US20080006850A1 (en) 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
TWI341554B (en) 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
JP5484691B2 (ja) 2008-05-27 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8388824B2 (en) 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US20100206737A1 (en) 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US8268155B1 (en) * 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
US8992757B2 (en) * 2010-05-19 2015-03-31 Novellus Systems, Inc. Through silicon via filling using an electrolyte with a dual state inhibitor
EP2668317B1 (en) 2011-01-26 2017-08-23 MacDermid Enthone Inc. Process for filling vias in the microelectronics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476492A (zh) * 2001-10-16 2004-02-18 �¹������ҵ��ʽ���� 小直径孔镀铜的方法
EP1598449A2 (en) * 2004-04-26 2005-11-23 Rohm and Haas Electronic Materials, L.L.C. Improved plating method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Copper electrodeposition for 3D Integration";Rozalia Beica et al.;《DTIP of MEMS & MOEMS》;20080411;摘要，第128页第II部分，第129页左栏第4段，右栏第1段，第130页右栏第5段，图1-2、9 *
"Through Silicon Via Copper Electrodeposition for 3D Integration";Rozalia Beica etc.,;《Electronic Components and Technology Conference》;20080530(第58期);第577页右栏倒数第1-2段，第580页左栏第1-4段，第582页左栏倒数第1段、右栏第1段，图1-2、7、17 *

Also Published As

Publication number Publication date
US20140120722A1 (en) 2014-05-01
ES2644268T3 (es) 2017-11-28
US10541140B2 (en) 2020-01-21
CN103492617A (zh) 2014-01-01
WO2012103357A1 (en) 2012-08-02
JP2014508859A (ja) 2014-04-10
JP5981455B2 (ja) 2016-08-31
EP2668317A1 (en) 2013-12-04
US20160254156A1 (en) 2016-09-01
EP2668317B1 (en) 2017-08-23
KR20140008517A (ko) 2014-01-21
KR101817823B1 (ko) 2018-02-21
US10103029B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
CN103492617B (zh) 填充微电子器件中的孔的方法
KR101529342B1 (ko) 관통 실리콘 바이어의 구리 금속화
KR101745731B1 (ko) 디피리딜계 평준화제를 이용한 마이크로전자장치의 구리 전착
JP4888913B2 (ja) マイクロ電子機器における銅電気沈積方法
TWI710671B (zh) 微電子技術中銅沈積用之平整劑
JP4816901B2 (ja) 電気銅めっき浴
TW201042095A (en) Composition for metal plating comprising suppressing agent for void free submicron feature filling
TWI673394B (zh) 在微電子件中的銅的電沉積
TW201042096A (en) Composition for metal plating comprising suppressing agent for void free submicron feature filling
US10221496B2 (en) Copper filling of through silicon vias
US20050020068A1 (en) Plating method
TW201920774A (zh) 在微電子製造中金屬化銅柱之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant