TWI710671B - 微電子技術中銅沈積用之平整劑 - Google Patents

微電子技術中銅沈積用之平整劑 Download PDF

Info

Publication number
TWI710671B
TWI710671B TW104130298A TW104130298A TWI710671B TW I710671 B TWI710671 B TW I710671B TW 104130298 A TW104130298 A TW 104130298A TW 104130298 A TW104130298 A TW 104130298A TW I710671 B TWI710671 B TW I710671B
Authority
TW
Taiwan
Prior art keywords
inclusive
copper
group
composition
microns
Prior art date
Application number
TW104130298A
Other languages
English (en)
Other versions
TW201623696A (zh
Inventor
凱利 懷登
文生 小潘尼卡西歐
湯瑪士 理查森
艾瑞克 路亞
Original Assignee
美商麥德美樂思公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商麥德美樂思公司 filed Critical 美商麥德美樂思公司
Publication of TW201623696A publication Critical patent/TW201623696A/zh
Application granted granted Critical
Publication of TWI710671B publication Critical patent/TWI710671B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種在微電子技術中用於電解電鍍之組成物，其含有平整劑，該劑包含脂族二(第三胺)與烷基化劑之反應產物。一種採用該平整劑之電解電鍍方法、一種用於製造該平整劑之方法及該平整劑化合物。

Description

微電子技術中銅沈積用之平整劑 相關申請案之前後參照
本案主張2014年9月15日申請案之美國專利臨時申請案第62/050,574號的優先權，該案之整體揭示內容以引用方式併入本文。
本發明大體上有關使用於電解沈積化學中的添加劑，及用於沈積銅及銅合金之方法，尤其是使用於電解電鍍溶液中之平整劑添加劑及半導體基板中互連特徵之銅金屬化的方法。
對於半導體積體電路(IC)裝置--諸如具有高電路速度及高電路密度的電腦晶片--成為必要之需求使得縮小超大規模積體結構(ULSI)及極大規模積體結構(VLSI)中的特徵尺寸。裝置尺寸愈來愈小且電路密度愈來愈高之趨勢，使得互連特徵之尺寸必需縮小且其密度必需提高。互連特徵為在介電基板中形成且隨後填入金屬(一般為銅)以 使互連點導電的諸如穿孔(via)或溝槽之特徵。銅已取代鋁在半導體基板中形成引線及互連點。由於具有僅次於銀而優於任何其他金屬之導電性，所以銅金屬化可具有較小之特徵且使用較低能量通電，因此銅是金屬之首選。在金屬鑲嵌加工過程中，半導體IC裝置之互連特徵使用電解銅沈積加以金屬化。
在半導體積體電路裝置製造中，基板包括位於半導體晶圓或晶片基板上之經圖型化介電膜，諸如例如位於矽上或矽-鍺上之SiO2或低k介電膜。一般，晶圓具有積體電路層，例如，處理器、可程式化裝置、記憶體裝置、及其類似物，建置於位在半導體基板上的一或多層介電層內。積體電路(IC)裝置已被製成含有亞微米穿孔及溝槽，在互連結構層之間(穿孔)及在裝置之間(溝槽)形成電連。此等特徵一般具有約200奈米或更小，諸如約150奈米，小於約100奈米，或甚至小於約50奈米之大小的尺寸。
銅的使用在IC製程中引進數項要求。首先，銅原子具有擴散至該半導體之接合面內--諸如因為電流感應之遷移--的傾向，因而破壞了其電特性。為克服此種狀況，先於經圖案化之介電質上施加氮化鈦、鉭、氮化鉭或如技術界已知的其他層之障壁層，之後再進行銅金屬化，包括銅種晶層沈積(一般藉由PVD法)，接著電解銅沈積，以達到無隙充填。由於IC結構持續縮小，證明此種需求愈來愈難令人滿意地達成。
有一種習用半導體製造方法是銅金屬鑲嵌系統。詳言之，此系統開始是將電路結構蝕刻至基板介電材料內。該結構是由前述溝槽及穿孔之組合所構成。接著，在介電質上舖上防止後續施加之銅層擴散進入基板接合面的障壁層，之後物理氣相沉積或化學氣相沉積銅種晶層以對連續之電化學製程提供導電性。待填入基板上之穿孔及溝槽內的銅可藉電鍍(諸如無電電鍍或電解電鍍)、濺鍍、電漿氣相沈積(PVD)及化學氣相沉積(CVD)沈積。通常公認施加銅之最佳方法是電化學沈積，因為較其他沈積方法經濟且可無瑕疵地填入互連特徵內(經常稱為"由下往上"增長或超填(superfilling))。在沈積銅層後，藉化學機械拋光自面板移除過量銅，僅留下介電質經蝕刻互連特徵中之銅。同法製得後續各層，之後組合成半導體封裝成品。
鍍銅方法必需符合半導體工業的嚴格要求。例如，銅沈積物必需均勻且可無瑕地填入裝置之小尺寸互連特徵中，例如100nm或更小之開口。
已發展出電解銅系統，其依賴所謂的"超填"或"由下往上增長"將Cu沈積至各種縱橫比之特徵內。超填包括由下往上充填特徵，而非在其所有表面上等速率地充填，以避免會導致空隙的接縫及夾縫(pinching off)。已針對超填發展出作為添加劑之由抑制劑及加速劑組成之多組分系統，如Too等人之美國專利第6,776,893號，其揭示用以加速之以硫化物為主的化合物及用以抑制之以聚醚為主的化合物。由下往上充填之進一步改良是描述於 Paneccasio之美國專利第7,303,992號及第7,815,786號，其描述其中包含聚氧化丙烯(PO)及聚氧化乙烯(EO)組合物之聚醚是鍵結於含氮之化學物種的抑制劑。由下往上增長之動量的結果，位於互連特徵區域之Cu沈積物較不具有特徵的其他場區厚。此等過度增長區通稱為過鍍(overplating)、過載(overburden)、凸丘(mounding)、凸塊或圓峰(hump)。較小特徵因為超填速度較快，產生較高之過鍍圓峰。較大特徵通常充填得較慢，會導致微坑(亦稱為電鍍不足或電鍍不足作用)之形成，因此需要額外鍍銅以達到完全平面性。用以修正電鍍不足作用之額外鍍銅可能使過鍍之情況進一步惡化。過鍍對於後續使Cu表面平面化之化學及機械拋光製程帶來挑戰。第三種稱為“平整劑”之有機添加劑一般是用以解決過度增長及其他問題，如Commander等人之美國專利公開第2003/0168343號及Paneccasio等人美國專利第8,608,933號。
隨著晶片結構愈來愈小，互連點的開口尺寸為100nm及更小，而Cu必需通過其中以充填該互連點，故需改善由下往上充填之速度。即，Cu必需"更快速"地充填，此處意指在由特徵底部往上垂直增長的速率實質大於其他區域增長的速率，甚至比之前較大互連點的超填更快得多。
除了超填及過鍍問題外，當Cu進行電沈積以充填互連特徵時，可能形成微缺陷。可能發生的缺陷是特徵形成內部空隙。當Cu沈積於特徵側壁及特徵頂部入口 時，若該由下往上增長速率不夠快，則該側壁及入口上之沈積會夾合，因而關閉特徵深度方向的出入口，尤其是小型(例如<100nm)特徵及/或縱橫比(深度：寬度)高之特徵。較小尺寸或較高縱橫比之特徵通常需要較快之由下往上增長速度。而且，較小尺寸或較高縱橫比之特徵的穿孔/溝槽之側壁及底部易具有較薄之種晶覆層，此等區域亦會因為銅增長不足而產生空隙。內部空隙會干擾通經該特徵的電連性。
微隙是另一類缺陷，會在電解Cu沈積之期間或之後因為異常之Cu增長而形成，或在Cu電鍍之後，諸如例如在高溫退火步驟期間，由於晶粒再結晶而形成。美國專利公告第2003/0168343號揭示一種使用電解沈積化學之方法，其包含平整劑添加劑，增加互連特徵中銅金屬化之整體雜質(Cl，S，C，O，N)含量。
半導體積體電路裝置之亞微米特徵的金屬鑲嵌銅電鍍已有實質改善。例如，前述Commander及Paneccasio專利文件中描述之添加劑及電鍍組成物即是此技術領域中明顯進展的代表。
微電子裝置中待填入銅之特徵包括貫穿矽穿孔。貫穿矽穿孔是三維積體電路的重要組成部分，可見於RF裝置、MEM、CMOS影像感應器、Flash、DRAM、SRAM記憶體、類比裝置、及邏輯裝置中。
貫穿矽穿孔(TSV)尺寸較亞微米互連點大數個數量級，但代表其間隙充填有本身的一套問題。TSV之深 度視穿孔類型(最初穿孔或最後穿孔)及應用而定。穿孔深度可由3微米改變至500微米，例如，由20微米至500微米，一般是介於約30及約250微米之間，或介於約50微米及約250微米之間。TSV中穿孔開口具有介於約200nm至約200微米之間的大小之入口直徑尺寸，一般介於約25微米及約75微米之間。
充填大尺寸貫穿矽穿孔之可商業化歷程時間對於採用TSV之裝置的商業可行性是一個障礙。目前所得實驗數據指出採用適於金屬鑲嵌金屬化之組成物(即，該組成物包含三組分超填添加劑，包括加速劑、抑制劑、及平整劑)的習用電解銅沈積方法為電流密度限制性(諸如約0.10A/dm2或更低才能得到無缺陷充填)且可能需要長達20小時的電鍍時間才能完成大型尺寸(例如大於50微米直徑之開口貫穿矽穿孔的金屬化。
Arana等人之US 2007/0001266及Lane等人之US 7,081,408描述各種充填貫穿矽穿孔的方法。
銅電鍍為亦描述於例如Eilert(美國專利第7,111,149號)；Rumer等人(美國專利第6,924,551號)；Shi等人(美國專利公開第2007/0085198號)；Ramanathan等人(美國專利公開第2007/0117348號)；Heck等人(美國專利公開第2006/0264029號)；Williams等人(美國專利公開第2006/0273455號)；Rangel(美國專利公開第2006/0278979號)；及Savastiouk等人(美國專利公開第2005/0136635號)。但此等有關貫穿矽穿孔結構及方法之參考資料皆未 揭示可應用之銅金屬化化學或足以充填貫穿矽穿孔特徵之電鍍時間。
Richardson等人US 2013/0199935中所描述之添加劑、組成物及電解電鍍方法代表著充填貫穿矽穿孔的明顯進展。該申請案中，TSV是自含有銅離子來源、氯離子、及平整劑的電鍍溶液充填，該平整劑選自由四級銨化聯吡啶化合物及氯甲苯與羥乙基丙基乙二亞胺之反應產物所組成之群組。
本發明有關新穎之平整劑、新穎之電解電鍍溶液、製備可使用之平整劑的方法、使用含較佳平整劑之電鍍溶液充填積體電路裝置之亞微米特徵的方法、使用含較佳平整劑之電鍍溶液充填矽穿孔的方法、及藉由包含藉由自含有較佳平整劑之電鍍浴電解沈積銅而充填積體電路裝置之亞微米特徵或充填貫穿矽穿孔之方法製備的微電子裝置。本發明進一步有關在晶圓級封裝物中建構銅凸塊及銅柱之新穎方法。
於一態樣中，新穎之平整劑化合物包含脂族二(第三胺)與對應於下式之雙官能性烷基化劑的反應產物：
Figure 104130298-A0305-02-0009-1
其中：G是選自由以下各者所組成之群組：共價單鍵、-O-、O-((A)r-O)s-及-((A)r-O)s-；A具有結構-CR3R4-或-C(R3)(R4)C(R33)(R34)-；p及r各獨立地為介於1(含)及6(含)之間的整數，s為介於1(含)及10(含)之間的整數，q為介於0(含)及6(含)之間的整數；R1、R2、R3、R4、R5、R6及R34各獨立地選自由氫及包含1至4個碳原子之經取代或未經取代烴基所組成之群組；R33為具有1至4個碳原子之經取代或未經取代脂族烴基，Y為選自由以下基團組成之群組的脫離基：氯離子、溴離子、碘離子、甲苯磺酸根、三氟甲磺酸根、磺酸根、甲磺酸根、甲基硫酸根、氟磺酸根、甲基甲苯磺酸根及對溴苯磺酸根，Z是選自由以下各者所組成之群組：R30及獨立選自如同Y之群組的脫離基，且R30是選自由脂族烴基、羥基、烷氧基、氰基、羧基、烷氧基羰基及醯胺基所組成之群組，且當-G-非共價單鍵時，q至少為1。
於另一態樣中，該平整劑化合物包含選自由包含具以下結構之陽離子的鹽類所組成之群組的化合物、寡聚物或聚合物：
Figure 104130298-A0305-02-0010-2
或
Figure 104130298-A0305-02-0010-3
其中：G及A是如前定義；B具有以下結構；
Figure 104130298-A0305-02-0011-4
D具有以下結構；
Figure 104130298-A0305-02-0011-5
是N,N’-二烷基雜環二胺之殘基，兩個第三胺部位個別鍵結於-(CR1R2)p-G-(CR5R6)q]-以形成二(四級銨)陽離子結構；p、r、t、u、w及y各為介於1(含)及6(含)之間的整數，q、v、x、k及z各獨立地為介於0(含)及6(含)之間的整數，s為介於1(含)及10(含)之間的整數，當v或x不為0時，k至少為1，當G非共價單鍵時，q至少為1；R1至R6、R9至R19、R23、R25及R34各獨立地選自由氫或包含1至4個碳原子的低碳烷基所組成之群組，R7、R8、R20、R21、R22、R24及R33各獨立地選自由具有1至4個碳原子之經取代或未經取代脂族烴基所組成之群組；且n是介於1及約30之間。
再一態樣中，該平整劑化合物包含對應於下式之化合物：
Figure 104130298-A0305-02-0012-6
或
Figure 104130298-A0305-02-0012-7
其中：G、A、B及D是如前定義；
Figure 104130298-A0305-02-0012-8
是N,N’-二烷基雜環二胺之殘基，兩個第三胺部位個別鍵結於-(CR1R2)p-G-(CR5R6)q]-以形成二(四級銨)陽離子結構；p、r、t、u、w及y各為介於1(含)及6(含)之間的整數，q、v、x、k及z各獨立地為介於0(含)及6(含)之間的整數，s為介於1(含)及10(含)之間的整數，當v或x不為0時，k至少為1，當G非共價單鍵時，q至少為1；R1至R6、R9至R19、R23、R25及R34各獨立地選自由氫或包含1至4個碳原子的低碳烷基所組成之群組，R7、R8、R20、R21、R22、R24及R33各獨立地選自由具有1至4個 碳原子之經取代或未經取代脂族烴基所組成之群組；且R30是選自由脂族烴基、羥基、烷氧基、氰基、羧基、烷氧基羰基及醯胺基所組成之群組。
當結構III或VII包括第三胺部位時，即x具有至少1之值時，在合成平整劑之過程中，該胺部位與另一個結構III聚合物或結構VII化合物可產生基於與結構I之雙官能性烷基化劑之反應的交聯。該等交聯結構亦在本文所述之應用中作為平整劑。
該新穎之平整劑是使用於將銅電沈積於介電或半導體基底結構上的方法。包含位在基底結構上之導電層的金屬化基板與水性電解沈積組成物接觸；及供應電流至該電解沈積組成物以將銅沈積在該基板上。該水性電解組成物包含銅離子；酸；抑制劑；及如前定義且/或進一步定義於下文的平整劑組成物或化合物。
其他目的及特色有一部分係顯而易見且一部分係陳述於下文。
已發展出新穎電解電鍍組成物及方法，使用於半導體積體電路裝置製造中之銅電解沈積。尤其，該新穎組成物及方法可充填該等裝置之亞微米特徵，以及充填貫穿矽穿孔，例如，使三維晶圓堆疊中兩個或更多個彼此結合的晶圓之間相互電連。該等組成物及方法亦可用於在晶圓級封裝物中建構銅凸塊及銅柱。
該等新穎之組成物含有兩種大體上不同之組成的平整劑。
第一類平整劑包含主要線性之組態，同時包括有醚鍵及四級銨化銨離子。較佳具體實施態樣中，該平整劑可藉由二(第三胺)與對應於下式之烷基化劑反應而製備：
Figure 104130298-A0305-02-0014-10
其中G是選自由以下各者所組成之群組：共價單鍵、-O-、O-((A)r-O)s-及-((A)r-O)s-，A具有以下結構
Figure 104130298-A0305-02-0014-9
p、q及r各獨立地為介於1(含)及6(含)之間的整數，s為介於0(含)及10(含)之間的整數，R1、R2、R3、R4、R5、R6及R34各獨立地選自由氫及包含1至4個碳原子之經取代或未經取代烴基所組成之群組，R33為具有1至4個碳原子之經取代或未經取代脂族烴基，Y為選自由以下基團組成之群組的脫離基：氯離子、溴離子、碘離子、甲苯磺酸根、三氟甲磺酸根、磺酸根、甲磺酸根、甲基硫酸根、氟磺酸根、甲基甲苯磺酸根及對溴苯磺酸根，Z是選自由R30及獨立選自如同Y之群組的脫離基所組成之群 組，且R30是選自由脂族烴基、羥基、烷氧基、氰基、羧基、烷氧基羰基及醯胺基所組成之群組。
特別適當之二(第三胺)反應物包括：N,N’-二烷基雜環及對應於下式之化合物：
Figure 104130298-A0305-02-0015-11
其中B具有以下結構
Figure 104130298-A0305-02-0015-12
且D具有以下結構
Figure 104130298-A0305-02-0015-13
t、u、w及y各獨立地為介於1(含)及6(含)之間的整數，且v、x、z及n各獨立地為介於0(含)及6(含)之間的整數，R7、R8、R13、R20及R21、R22、R24及R33各獨立地選自包含1至4個碳原子之低碳烷基取代基，且R9至R12、R14至R19、R23、R25及R34各獨立地選自由氫及包含1至4個碳原子之經取代或未經取代脂族烴基所組成之群組。
替代性之二(第三胺)反應物包括對應於下式之N,N’-二烷基雜環
Figure 104130298-A0305-02-0016-14
其中R7至R20係如前定義。
適當之平整劑包括含有具以下結構之陽離子的四級銨鹽形式之新穎之化合物、聚合物及寡聚物：
Figure 104130298-A0305-02-0016-18
及
Figure 104130298-A0305-02-0016-17
其中A具有以下結構，
Figure 104130298-A0305-02-0016-15
B具有以下結構，
Figure 104130298-A0305-02-0016-16
D具有以下結構，
Figure 104130298-A0305-02-0017-20
為N,N’-二烷基雜環二胺之殘基，兩個第三胺部位個別鍵結於-(CR1R2)p-G-(CR5R6)q]-以形成二(四級銨)陽離子結構，t、u、w、y及各為介於1(含)及6(含)之間的整數，s為介於0(含)及10(含)之間的整數，v、x、n及q各獨立地為介於1(含)及6(含)之間的整數，s為介於0(含)及10(含)之間的整數，當v或x不為0時，n至少為1，當s不為0時，q至少為1，且R9至R12、R14至R19、R23、R25及R33各獨立地選自由氫或包含1至4個碳原子的低碳烷基所組成之群組，R1、R2、R3、R4、R5、R6、R13、R22、R24及R34各獨立地選自由氫及包含1至4個碳原子之經取代或未經取代烴基所組成之群組，且R7、R8、R20、R21、R23及R33各獨立地選自由具有1至4個碳原子之經取代或未經取代脂族烴基所組成之群組。
在式III及IV之結構中，更佳者為：s之值至少為1，或至少為2；x之值至少為1；R13為烷基；R7、R8、R13、R20、R21、R23及R33各為甲基；且
Figure 104130298-A0305-02-0018-21
是5員或6員N,N’-二烷基雜環之殘基，諸如例如N,N’-二烷基哌
Figure 104130298-A0305-02-0018-74
、N,N’-二烷基六氫嘧啶、及N,N’-二烷基咪唑啶，更佳為N,N’-二烷基哌
Figure 104130298-A0305-02-0018-75
，最佳為N,N’-二甲基哌
Figure 104130298-A0305-02-0018-76
。
例示線性二(第三胺)包括N,N,N’,N’-四甲基-1,2-二胺基乙烷、N,N,N’,N’-四甲基-1,3-二胺基丙烷、雙(N,N-二甲基-2-胺基)乙基醚、N,N,N’,N’-四甲基-1,6-二胺基己烷。N,N,N’,N’-四甲基-1,4-二胺基丁烷、N,N,N’,N’-四甲基-1,4-雙(胺基甲基)環己烷、N,N,N’,N’-四甲基-1,2-雙(2-胺基乙氧)乙烷。
用於式III化合物的例示烷基化劑包括雙(2-氯乙基)醚、雙(2-氯乙氧)乙烷、1,6-二氯己烷、及含有溴離子或其他脫離基之此等化合物的類似物。其他特定之烷基化劑包括雙[2-(2-氯乙氧)乙基]醚、1,3-二氯-2-丙醇、雙(4-氯丁基)醚、1,3-二氯丙-2-酮、1,2-二(2-氯乙基)醚、1,2-二氯乙烷、1,3-二氯丙烷、1,4-二氯丁烷、1,5-二氯戊烷、1,6-二氯己烷、1,7-二氯丁烷、1,8-二氯辛烷、及含有溴離子或其他脫離基之此等化合物的類似物。
式IV化合物之例示烷基化劑包括2-(2-羥基乙氧)乙基氯、2-甲氧乙基氯。1-氯-4-丁醇、己醇、辛醇等，氯化(3-氯-2-經基丙基)三甲基-銨、氯化(2-氯乙基)三 甲基銨、(2-氯乙氧)苯、氯甲苯子、4-甲基氯甲苯子、氯丙烯。
第一類平整劑之特佳化學物種是選自具有下列結構式之化合物中的寡聚物及聚合物(如前述通式，括弧指出所示結構為聚合物或寡聚物之重複單元)：
Figure 104130298-A0305-02-0019-22
Figure 104130298-A0305-02-0019-23
Figure 104130298-A0305-02-0019-24
Figure 104130298-A0305-02-0019-25
Figure 104130298-A0305-02-0020-26
Figure 104130298-A0305-02-0020-27
Figure 104130298-A0305-02-0020-28
Figure 104130298-A0305-02-0020-29
Figure 104130298-A0305-02-0020-30
Figure 104130298-A0305-02-0020-31
 化合物 30
Figure 104130298-A0305-02-0021-32
Figure 104130298-A0305-02-0021-33
Figure 104130298-A0305-02-0021-35
Figure 104130298-A0305-02-0021-36
Figure 104130298-A0305-02-0021-37
其中n是介於1及30之間，例如，介於2及30之間或介於5及30之間，或介於5及20之間，且n-x是介於1及12之間，例如，介於2及12之間，或介於3及12之間，或介於3及8之間。如前文所說明，具有第三胺部位的化合物，例如，聚合物31或32，可經由胺部位與另一聚合物鏈交聯，產生亦可作為平整劑的交聯聚合物結構。
在製備本發明平整劑化合物之方法中，二胺與二官能性烷基化劑反應產生四級銨化結構。在諸如充填 TSV或晶圓級封裝之應用中，較佳是該二胺與烷基化劑在銅自銅電鍍電解沈積的條件下，於與銅電解電鍍浴相容的極性有機溶劑介質中溶解並反應。較佳該極性有機溶劑介質具有高於該四級銨化反應以令人滿意之速率進行的溫度之常壓沸點，例如，至少120℃，至少140℃，至少150℃，或至少160℃。特別適當之極性溶劑是諸如例如乙二醇、二乙二醇或其他具有高於180℃之沸點的類似溶劑。較佳是避免諸如二甲基甲醯胺、N-甲基吡啶或二甲基亞碸之溶劑，因為在將合成平整劑所製得之反應混合物摻入電解銅電鍍溶液中時，可能對電鍍性能有反效應。該二胺存在之較佳起始濃度介於約50及約400g/L之間，更佳是介於約80及約250g/L之間。當平整劑產物為聚合物時，例如，烷基化劑對應於下式：
Figure 104130298-A0305-02-0022-38
 且Y及Z各為前述脫離基，該烷基化劑存在之較佳起始濃度是介於約100及約450g/L之間，更佳是介於約160及約280g/L之間，且烷基化劑對二胺之莫耳比較佳是介於約5：2及約1：2之間，更佳是介於約2：1及約1：1之間。當結構II反應物包含第三胺部位時，如同化合物31及32之前驅物，在該第三胺部位與雙官能性烷基化劑之反應可在該烷基化反應所形成的聚合物及/或寡聚物鏈之間產生恰當之交聯。
當烷基化劑為單官能性時，即Y及Z中僅有一者為官能基，且另一者為R30，烷基化劑之起始濃度較佳是介於約160及約300g/L之間，更佳是介於約220及約260g/L之間，且烷基化劑對二胺之莫耳比較佳是介於約5：2及約1：1之間。反應較佳是在介於約23℃及約190℃之間範圍內之溫度下進行，更一般是約120°及約180℃之間。平整劑反應混合物直接於水中稀釋，產生水溶液，可與加速劑、抑制劑、氯離子、銅鹽及酸結合，產生本發明新穎電鍍浴。
或者，第一類平整劑化合物可為非聚合物化合物，其中二(第三胺)之兩個氮皆以單官能性烷基化劑加以烷基化，否則即類似於前述聚合物合成中所使用者。此等非聚合物平整劑對應於以下結構：
Figure 104130298-A0305-02-0023-39
或
Figure 104130298-A0305-02-0023-40
其中G、A、B及D是如前定義，
Figure 104130298-A0305-02-0023-41
為N,N’-二烷基雜環二胺之殘基，兩個第三胺部位個別鍵結於-(CR1R2)p-G-(CR5R6)q]-以形成二(四級銨)陽離子結構，p、r、t、u、w及y各為介於1(含)及6(含)之間的整數，q、v、x、k及z各獨立地為介於0(含)及6(含)之間的整數，s為介於1(含)及10(含)之間的整數，當v或x不為0時，k至少為1，當G非共價單鍵時，q至少為1，R1至R6、R9至R19、R23、R25及R34各獨立地選自由氫或包含1至4個碳原子的低碳烷基所組成之群組，R7、R8、R20、R21、R22、R24及R33各獨立地選自由具有1至4個碳原子之經取代或未經取代脂族烴基所組成之群組，且R30是選自由脂族烴基、羥基、烷氧基、氰基、羧基、烷氧基羰基及醯胺基所組成之群組。
特佳之非聚合物平整劑包括對應於下式者：
Figure 104130298-A0305-02-0024-44
Figure 104130298-A0305-02-0024-45
 。
使用本文所述之脂族平整劑--聚合物及非聚合物兩者--增進高純度電解銅沈積物之形成，此點對於諸如晶圓級封裝之應用極重要。
可用於新穎電解電鍍方法之另一類平整劑包含藉由聯吡啶或其他二(第三胺)化合物與二官能性烷基化劑反應產生中間物，此中間物與N,N’-四烷基硫脲反應而製備。例如：
Figure 104130298-A0305-02-0025-43
更一般地，反應物A對應於以下結構：Y-(CR26R27)i-Ar-(CR28R29)j-Z
其中Y及Z各為獨立地選自下列各者的脫離基：氯離子、溴離子、碘離子、甲苯磺酸根、三氟甲磺酸根、磺酸根、甲磺酸根、甲基硫酸根、氟磺酸根、甲基甲苯磺酸根及對溴苯磺酸根，Ar為衍生自例如苯、甲苯、二甲苯、萘等之二價芳基殘基，i及j各為介於1(含)及12(含)之間的整數，且R26、R27、R28及R29各獨立地選自氫及具1至4個碳原子之低碳烷基。可構成反應物A之例示化合物有對-二(氯甲基)苯、1,4-雙(2-氯乙基)苯、間-二(氯甲基)苯、及鄰-二(氯甲基)苯。或者，A亦可由結構(I)描述。
反應物B是視情況未經取代之聯吡啶或經各種環取代基中任一者所單取代、二取代、或三取代之聯吡啶，取代基包括例如烷基、芳基、芳烷基、羥基、烷氧基、芳氧基、氰基、醯胺基、或羧基(即，羥基羰基)。可 構成反應物B之例示化合物包括聯吡啶、乙烷、丙烷或丁烷，及結構(II)所述之任何二(第三胺)。反應物C較佳為會在脫離基部位與烷基化劑反應但不會傳遞聚合反應的化合物。實例包括吡啶、硫脲、及N,N,N’,N’-四烷基硫脲。脲氮上之烷基取代基較佳係選自具1至4個碳原子之低碳烷基。
製備以聯吡啶為主之平整劑時，該聯吡啶化合物B及二官能性反應物A--A與B兩者皆溶於溶劑介質例如乙二醇中，且較佳在介於約120℃及約180℃間的溫度下，於該溶劑介質中反應。反應物A存在之較佳起始濃度介於約150及約200g/L之間，更佳是介於約170及約180g/L之間。反應物B存在之較佳起始濃度介於約50及約200g/L之間，更佳是介於約70及約100g/L之間，且反應物A對反應物B之莫耳比較佳是介於約3：1及約2：3之間，更佳是介於約1：1及約2：1之間。反應產生包含聚合物或寡聚物之鹽，其含有包含經四級銨化聯吡啶鎓重複單元及包含反應物A殘基之重複單元的陽離子及自該脫離基Y及Z衍生之陰離子。反應物A及B之反應產生的中間反應混合物冷卻至較佳低於約80℃之溫度，之後添加反應物C。溶液隨後再於約120℃及約180℃之間加熱，以與A+B加合物反應，產生包含該平整劑化合物的反應溶液。
或者，反應物A可先與反應物C反應，產生加合物，與反應物B反應產生平整劑。此情況下，中間反 應產物仍冷卻至較佳低於80℃之溫度，之後添加反應物B，形成之混合物加熱回到介於120℃及180℃之間的溫度，以完成反應。根據再另一替代方式，反應物A、B及C可全部導入反應介質中，同時反應以產生包含平整劑產物的溶液。以硫脲為主之平整劑的重量平均分子量一般在介於約1000及約5000之間範圍內。當反應物C為N,N,N’,N’-四甲基硫脲時，重量平均分子量較佳可在約300至約3000範圍內。
不管反應物結合的實際順序如何，自對-二(氯甲基)苯、聯吡啶及N,N’-四甲基硫脲製得之平整劑化合物皆具有一般結構：
Figure 104130298-A0305-02-0027-46
更一般地，該基於聯吡啶的新穎平整劑對應於上式，不同的是硫脲殘基之氮上的取代基可獨立地選自由氫及C1至C4烷基所組成之群，且該聯吡啶殘基及伸苯基環各可帶有一或多個前文列示之環取代基。經由進一步實例，不同類之平整劑化合物可對應於以下結構：-[-(二(第三胺)殘基))-(CR26R27)i-Ar-(CR28R29)j-]n-S-C(=NR38R39)+-NR40R41
或-[-(二-(第三胺)殘基))-(CR1R27)p-G-(CR5R6)q-]n-S-C(=NR38R39)+-NR40R41
其中R40及R41各獨立地選自由氫及C1至C4烷基所 組成之群組，i、j、p、q、R1、R2、R5、R6、R26、R27、R28、R29、Ar及G各如前所定義，且該二(第三胺)殘基是衍生自例如該二吡啶基或前所列示之其他二-(第三胺)化合物中之任一者。當如前文所述般自反應物A、B及C製備時，聚合物平整劑一般可包含聚合物、寡聚物及非聚合化學物種之混合物。
用於電鍍半導體積體電路裝置之電解電鍍浴較佳包含濃度介於約0.3及約50g/l之間的銅離子，較佳介於約0.5及約20g/l之間，例如，濃度介於約1及約40g/l之間的諸如硫酸銅的銅鹽形式，濃度介於約3及約150g/l之間的較佳為硫酸之酸，較佳介於約5及約50g/l之間，濃度介於約15及約200ppm之間的加速劑，較佳介於約25及約140ppm之間，濃度介於約50及約500ppm之間的抑制劑，及濃度介於約0.5及約30ppm之間的本發明新穎平整劑，較佳是介於約1及約15ppm之間。電鍍浴較佳亦含有氯離子，例如，鹽酸形式，濃度介於約30及約100ppm之間，或介於約50及約100ppm之間。
在電鍍半導體積體電路裝置之方法中，包含初始導電層之金屬化基板最初先順著穿孔及溝槽之底部及側壁沈積，及沈積於待以銅電鍍之區域。一般，該初始導電層包含銅種晶層，或在某些情況下包含導電性聚合物，諸如聚噻吩、聚吡咯或聚苯胺，或為晶圓級封裝，則於半導體基板上形成凸塊下金屬盤。銅種晶層可藉習用方式諸如物理氣相沉積或化學氣相沉積施加於介電或半導體基底 結構。在金屬鑲嵌電鍍中，該基底結構一般為二氧化矽或形成於或結合於矽或其他半導體晶片或晶圓上的其他絕緣層。為防止銅非必要的擴散或電遷移穿過介電層及進入半導體內，較佳是在該基底結構與該金屬化基板之間夾置障壁層。障壁層一般可包含氮化鈦、鉭、氮化鉭、氮化鎢及具有等同之性質的其他金屬和氮化物。
為進行該方法的電鍍步驟，其包含建構包含電解電鍍溶液、浸泡於該電鍍溶液中之陽極、浸泡於該電鍍溶液中且與該陽極分隔之形成於或具備於半導體晶圓或晶片上的介電或半導體基底結構上金屬化基板及DC(直流電)電源的電解電路，該電源具有與陽極電連通之正極端及與於該電解電路中作為陰極之該晶圓或晶片上金屬化基板電連通之負極端。DC電流流過該電路，造成來自電鍍浴之銅離子在陰極表面上還原，充填半導體基板中之亞微米穿孔及溝槽或貫穿矽穿孔。
加速劑、抑制劑及平整劑之組合物於電鍍浴中促進半導體基板中亞微米特徵的由下往上充填。抑制劑及平整劑兩者皆抑制場區中及順著穿孔和溝槽側壁的電鍍速率。
加速劑立即擴散通過本體電解溶液到達該穿孔及溝槽之底部，通過位在金屬化基板表面之液相內的邊界層，附著於該陰極銅基板上，以在種晶層或其他初始導電層上增長後者時作為電子轉移劑。可遷移之銅離子亦在電場作用下立即擴散通經邊界層，並於陰極表面接受電子 而沈積成為金屬銅。抑制劑及平整劑擴散得較慢，因此造成抑制劑及平整劑濃度相對於該穿孔及溝槽內深度漸減的梯度，導致邊界層電阻之反梯度及對應之電流梯度，促使該等亞微米特徵之底部更快速的電鍍。
平整劑是重量平均分子量一般在1000至5000範圍內之相對大分子。很明顯地，由於其尺寸與電荷密度之組合，使得平整劑一般擴散得比抑制劑更慢。擴散速率慢，加上其強電荷，造成平整劑集中在金屬化基板積體電路晶片或晶圓表面處及在穿孔最頂端出入口中。當平整劑附至基板上時，不易被加速劑或抑制劑所置換。由於平整劑尺寸及電荷，另一項結果是對銅在底層基板上之電沈積展現強抑制效果，因此將電流從平整劑濃度最高的穿孔頂部出入口導向平整劑濃度最低的穿孔底部，因而促使穿孔內垂直方向之沈積較水平方向較快速的增長。只要平整劑集中在晶片(或其他微電子裝置)外表面(場區)處及穿孔頂部出入口處，即有效地延滯該等表面上的電沈積，使得不需要的過載(overburden)減至最少，且防止形成在穿孔入口或附近的夾縫及形成空隙。已發現本文所述之新穎平整劑具有在最少形成空隙或過載的情況下促進快速之由下往上充填的有利性質。
該電解沈積方法較佳是在介於約1及約10mA/cm2間之電流密度及10至100rpm晶圓轉速下操作。
含有新穎平整劑之電解溶液可用以充填半導體積體電路裝置之亞微米特徵，例如，尺寸<1微米之穿 孔及溝槽，更一般是<100nm，更佳是介於10至30nm之間，最一般是寬度20至30nm，且深度介於60及150nm之間。即使是寬度在10至20nm範圍內之穿孔及溝槽，仍可使用本發明平整劑、電鍍浴及電鍍方法進行間隙充填。因此，使用新穎平整劑充填之亞微米特徵的縱橫比可>3：1，更典型是>4：1，最典型的是介於約4：1及約10：1之間。
本文所述之新穎脂族平整劑特別可用於產生具有純度之銅沈積，尤其是具有相對最小之雜質含量之沈積，該雜質是諸如碳、氧、氯化物、硫及氮。這是一個訊息且是先前技術的正向背離。雖然具有高度雜質的銅沈積可具有某些優點，諸如改善裝置之應力遷移阻力，但是在特定裝置中以高濃度雜質之銅沈積充填互連特徵可能並非一定有利。相反的是，某些裝置，尤其是記憶體裝置，可能需要以更純的銅沈積進行互連金屬化。據信該種純銅層較不易產生微隙，具有較佳導電性及改善的對電遷移的阻力。含有新穎平整劑之電鍍浴進一步展現對遍布整個晶圓圖型的Cu過鍍之較佳平面化的強效平整性能。當基板存有特小互連部位之致密特徵時，在整個晶圓圖型上，於短時間內，圓峰高度即減至最低且凸丘形成減緩。
以實質如同前述之方式，新穎平整劑、電解電鍍浴及電解沈積方法可用以充填貫穿矽穿孔(TSV)。TSV極小，但遠大於亞微米互連點。一般，TSV具有介於1微米及100微米之間的入口尺寸，介於20微米及750 微米之間的深度尺寸，及大於約2：1之縱橫比，但亦包括稍低及明顯較高之縱橫比。充填TSV時，新穎電解電鍍浴一般可包含介於約30及約80g/L之間，較佳介於約40及約60g/L之間的銅離子，介於約50及120g/L之間，較佳介於約70及約90g/L之間的酸，較佳硫酸，介於約40及約60ppm之間的氯離子，介於約2及約75ppm之間，較佳介於約5及約50ppm之間的加速劑，介於約50及約300ppm之間的抑制劑，及介於約2及約50ppm之間，較佳介於約3及約30ppm之間的平整劑。一般縱橫比是在約10至約25範圍內。該方法較佳不使用熱入口。預備電沈積，在TSV邊壁上沈積初始導電層，一般為種晶層。電流波型可改變。
新穎電解電鍍浴亦可使用於印刷線路板之電鍍，尤其是電鍍封閉穿孔及穿孔邊壁。就印刷線路板而言，電解浴較佳包含介於約15及約80g/L之間，例如介於約30g/l之間的銅離子，介於約70及約225g/L之間，例如介於約150及約225g/L之間的酸，較佳為硫酸，及介於約50及約90ppm之間的氯離子。電流密度較佳在介於約10及約40A/ft2之間的範圍內。
新穎平整劑亦可使用於晶圓級封裝應用，其中亦可使用含該平整劑之電解電鍍組成物建構倒裝晶片封裝之銅凸塊及銅柱，或使用於積體電路之晶圓級封裝的其他方法中。在電沈積之各種應用中，包括形成凸塊及柱、形成重布層或充填TSV，要沈積銅之凹穴先要具備介電內 襯，諸如二氧化矽或氮化矽。該介電內襯可例如藉由化學氣相沉積或物理氣相沉積提供。另外，有機介電質可用以減輕熱膨脹係數的不相配合。凹穴之光阻壁可具有充分之介電性質，以避免需要另一介電層，但氣相沈積法本身的特性亦可在光阻壁上造成另一介電層。隨後藉化學氣相沉積種晶層或藉由施加導電性聚合物而提供初始導電層。在用以形成凸塊及柱之方法中，該初始導電層僅沈積於凹穴底部。該底部可平坦或包含填有促進較佳結合之聚醯亞胺的凹陷。此方法具體實施態樣異於充填TSV，其中初始導電層是形成於凹穴整體表面上，包括底部及側壁，金屬化是在底部及側壁兩者皆沈積銅。
該方法可用以提供倒裝晶片製造中的凸塊下金屬盤，該種情況下，金屬化基板限制於結合墊之面。另外，至於作為底板(即底部)之凸塊下金屬，該方法可用以藉著由下往上增長，充填底板由該凸塊下盤或凸塊下金屬形成且側邊由位於應力緩衝層中及/或光阻中之可通達該下盤或凸塊下金屬的開口之邊壁所形成之凹穴，以形成銅凸塊或銅柱。在稍後之應用中，該凹穴之口徑尺寸約等同於貫穿矽盲孔，建構凸塊或柱之方法的參數類似於充填TSV盲孔。然而，光阻或應力消減材料中開口所具之凹陷壁一般並未施加種晶，因此非導電性。僅有凹穴底板的半導體或介電質凸塊下結構具有初始導電層，一般包含導電性聚合物，諸如聚醯亞胺。該等具體實施態樣中，該方法對加速劑及抑制劑間平衡之相依性不像由下往上充填亞微 米穿孔或TSV那般高。
可使用於晶圓級封裝之電鍍浴類似金屬鑲嵌方法及充填TSV時所使用者。然而，在硫酸極有利於稍後應用的情況下，含有硫酸或烷磺酸(諸如甲烷磺酸)之浴液極有利於形成銅凸塊及銅柱。新穎之組成物及方法可形成變動尺寸之凸塊及柱，直徑或寬度為20至150微米且高度為20至210微米。一般，巨凸塊之直徑或寬度為100至150微米且高度為200至210微米，柱之直徑或寬度為40至60微米且高度為40至100微米，且微凸塊之直徑或寬度及高度兩者皆在20至30微米範圍內。此等應用中之每一種，電解電鍍浴較佳係各含有濃度介於約25及約100g/L之間的硫酸銅或烷磺酸銅，濃度介於約70及約150g/l之間的硫酸，及濃度為約30至約80ppm的氯離子。形成微凸塊及微柱之電鍍浴中，酸濃度較佳是在前述範圍之下端，例如，介於約70及約100g/L之間，而形成巨凸塊之酸濃度較佳是在該範圍之上端，例如，120及約150g/L。而且，微凸塊及微柱應用中，銅鹽濃度較佳是介於約25及約60g/L之間。
巨凸塊應用中，電解浴較佳含有濃度介於約20及約60mg/L之間的加速劑、濃度介於約1000及約3000mg/L之間的抑制劑及濃度介於約1及約60mg/L之間的平整劑。用以充填巨凸塊的較佳平整劑是對應於式III：
Figure 104130298-A0305-02-0035-47
其中v=0，x=0，z=0，t+k是在2至4範圍內，p+q是在3至5範圍內，且G為醚氧-O-。更佳為t+k=3且p+q=4，且R1、R2、R5、R6、R7、R8、R9、R10、R18及R19為氫。此等應用中之特佳平整劑為第18頁所示之化合物27，其中R7、R8、R20及R21亦為氫。使用具有該組成之電鍍浴，可達到約3%之WIF。
使用結構(III)之平整劑所製得的凸塊及柱大體上沒有克根達空隙(Kirkendall void)，亦不含包括Cl、S、O及C之雜質。
用以形成直徑為例如20至80微米之微凸塊及柱時，電鍍浴較佳包含藉由二(第三胺)與二(鹵烷基)芳基化合物共聚且藉鹵烷基芳基殘基與N,N’-四烷基硫脲縮合來終結所製得的平整劑。更一般地，有利於微凸塊及柱之應用的平整劑是對應於下式：-[-(二(第三胺)殘基))-(CR26R27)i-Ar-(CR28R29)j-]n-S-C(=NR38R39)+-NR40R41
或-[-(二-(第三胺)殘基))-(CR1R27)p-G-(CR5R6)q-]n-S-C(=NR38R39)+-NR40R41
其中R40及R41各獨立地選自由氫及C1至C4烷基所組成之群組，i、j、p、q、R1、R2、R5、R6、R26、R27、R28、R29、Ar及G各如前所定義，且該二(第三胺)殘基是衍生自例如該二吡啶基或前所列示之其他二-(第三 胺)化合物中之任一者。用以形成微凸塊及柱之特佳平整劑可自對-二(氯甲基)苯、聯吡啶及N,N’-四甲基硫脲製得，具有以下結構：
Figure 104130298-A0305-02-0036-48
新穎電鍍浴及方法可用以製造在特徵內(WIF)高度變化小於約10%且在晶粒內(WID)高度亦變化小於約10%的凸塊及柱。使用以聯吡啶為主之平整劑可在控制凸塊及柱之組態的情況下達到高電鍍速度，尤其是消除或控制圓頂及微坑之高度、深度及組態。
以下實施例闡釋本發明。
實施例1
在裝有水冷凝器、攪拌棒及溫度計之1公升3頸圓底燒瓶中一次置入500mL之乙二醇、160.3克(1莫耳)之雙[2-(N,N-二甲基胺基)乙基]醚及187.1克之1,2-雙(2-氯乙氧)乙烷。混合物於400rpm下攪拌且使用具有變阻器之加熱罩緩緩加熱至約135℃觀察到放熱現象，最高溫為185-188C。暗紅色混合物在170℃至180℃之間加熱1小時，隨後使之冷卻至室溫。使用高純度去離子水將溶液最終體積調至10公升。
實施例2
將乙二醇(50mL)添加具有攪拌棒、冷凝器及溫度計之3頸250mL圓底燒瓶中。將4,4-聯吡啶(25mmol)、四甲基硫脲(50mmol)、及a,a’-二氯-對-二甲苯(50mmol)添加至反應燒瓶中。溶液於400rpm攪拌且溶液加熱至170℃，並於該溫度攪拌1小時。使溶液冷卻至室溫。將反應溶液倒入1公升量瓶中，反應燒瓶以水潤洗，並倒入量瓶中，隨後將溶液體積調至1公升。
實施例3
將乙二醇(50mL)添加具有攪拌棒、冷凝器及溫度計之3頸250mL圓底燒瓶中。將四甲基硫脲(50mmol)、及a,a’-二氯-對-二甲苯(50mmol)添加至反應燒瓶中。溶液於400rpm攪拌且溶液加熱至170℃，並於該溫度攪拌1小時。使溶液冷卻至<80℃，於其中添加4,4-聯吡啶(25mmol)。反應混合物隨後加熱回至170℃，於該溫度另外攪拌一小時。隨後使溶液冷卻至室溫。將反應溶液倒入100mL量瓶中，以高純度去離子水調整體積。
實施例4
製備含有CuSO4(50g/L Cu++)、硫酸(80g/L)、氯離子(50ppm)、加速劑(80mg/L)、包含氧化丙烯與氧化乙烯重複單元之組合物的乙氧基化芳基抑制劑(400mg/L)及由對-二(氯甲基)苯、聯吡啶共聚且後續如前文所 述般地與N,N’-四甲基硫脲反應製得的平整劑化合物(28mg/L)之電沈積浴。在倒裝晶片晶粒裝配中使此浴與凸塊下金屬部位陣列接觸，施加可於1及8微米/分鐘速率沈積銅的密度之電流，更一般是2及3.5微米/分鐘之間。在20至45℃浴溫下進行電鍍，尤其是在室溫下。在凸塊下金屬部位上形成銅柱陣列，每一銅柱各具有約40至60微米之直徑及約60至80微米之高度，且其遠側端點具有圓頂結構。微凸塊陣列之WID是<10%。每個微凸塊中圓頂之高度各自延伸不會比由圓頂基部所界定之平面高出於4至6微米以上，即，WIF不大於10%。
實施例5
微凸塊是以實施例4所述方式形成於倒裝晶片組合體之凸塊下部位上，例外的是電鍍浴之銅鹽組分是甲烷磺酸銅，Cu++離子濃度為80g/L，且酸組分是甲烷磺酸(80g/L)。WID及WIF仍各不大於10%。
實施例6
製備含有CuSO4(50g/L Cu++)、硫酸(80g/L)、氯離子(50ppm)、加速劑(3mg/L)、包含鍵結於含氮化學物種之氧化丙烯與氧化乙烯重複單元的組合物之抑制劑(2,500mg/L)及由化合物27組成之平整劑化合物(15mg/L)之電沈積浴。在倒裝晶片晶粒裝配中使此浴與凸塊下金屬部位陣列接觸，施加可於1及8微米/分鐘速率沈積銅的 密度之電流，例如2至3.5微米/分鐘之速率。在20至45℃浴溫下進行電鍍，尤其是在室溫下。在凸塊下金屬部位上形成銅巨凸塊陣列，每一巨凸塊各具有200微米之直徑及約200微米之高度，且其遠側端點具有圓頂結構。巨凸塊陣列之WID是<10%。每個巨凸塊中圓頂之高度各自延伸不會比由圓頂基部所界定之平面高出於20微米以上，即，WIF不大於10%。
實施例7
巨凸塊是以實施例4所述方式形成於倒裝晶片組合體之凸塊下部位上，例外的是電鍍浴之銅鹽組分是甲烷磺酸銅，Cu++離子濃度為80g/L，且酸組分是甲烷磺酸(80g/L)。WID及WIF仍各不大於10%。
當導入本發明元素或其較佳具體實施態樣時，項目"一"與"該"係用以意指有一或多個元素。術語"包含"、"包括"及"具有"係為內含式，表示可有除所列元素以外的額外元素。
就前文而言，發現達成數項本發明標的且達到其他較佳結果。
因為可在不偏離發明範圍下於前述組成物及方法中進行各種改變，故前文描述及附圖中所含之所有事物皆應視為說明而非限制。

Claims (22)

  1. 一種水性電解組成物，其可用於充填半導體積體電路裝置之亞微米特徵或貫穿矽穿孔(through silicon via)，該組成物係包含：酸；銅離子；及平整劑，該平整劑包含選自由包含具以下結構之陽離子的鹽類所組成之群組的寡聚物和/或聚合物化合物：
    Figure 104130298-A0305-02-0040-49
     其中：G係選自由-O-、O-((A)r-O)s-及-((A)r-O)s-所組成之群組，A具有以下結構，
    Figure 104130298-A0305-02-0040-50
     B具有以下結構，
    Figure 104130298-A0305-02-0040-51
     D具有以下結構，
    Figure 104130298-A0305-02-0041-52
     p、q、r、t、u、w及y各為介於1(含)及6(含)之間的整數，v、x、k及z各獨立地為介於0(含)及6(含)之間的整數，s為介於1(含)及10(含)之間的整數，當v或x不為0時，k至少為1，R1至R6、R9至R19、R23、R25及R34各獨立地選自由氫或包含1至4個碳原子的低碳烷基所組成之群組，R7、R8、R20、R21、R22、R24及R33各獨立地選自由具有1至4個碳原子之經取代或未經取代的脂族烴基所組成之群組，且n是大於1至30；其限制條件為，當藉由結構(I)之烷基化劑
    Figure 104130298-A0305-02-0041-53
     與結構(II)之胺化合物反應而製備時，
    Figure 104130298-A0305-02-0041-54
     其中R13為氫，該平整劑可包含對應於結構(III)之聚合物或寡聚物鏈或由該鏈構成，惟由於與結構(I)烷基化劑反應以使該聚合物或寡聚物鏈交聯，使得在某些或所有的重複 單元中之R13被置換。
  2. 如請求項1之組成物，其中s至少為2。
  3. 如請求項1之組成物，其中R7、R8、R20、R21、R23及R33為甲基。
  4. 如請求項1之組成物，其中R13為烷基。
  5. 如請求項4之組成物，其中R13為甲基。
  6. 如請求項1之組成物，其中x至少為1。
  7. 如請求項1之組成物，其中R7、R8、R13、R20、R21、R23及R33各為甲基。
  8. 如請求項1之組成物，其中n是介於1及12之間。
  9. 如請求項1之組成物，其中該平整劑是選自由以下各者所組成之群組：
    Figure 104130298-A0305-02-0042-55
    Figure 104130298-A0305-02-0042-56
    Figure 104130298-A0305-02-0043-57
    Figure 104130298-A0305-02-0043-58
    Figure 104130298-A0305-02-0043-59
    Figure 104130298-A0305-02-0043-60
    Figure 104130298-A0305-02-0043-61
    Figure 104130298-A0305-02-0044-62
    Figure 104130298-A0305-02-0044-63
    Figure 104130298-A0305-02-0044-64
    Figure 104130298-A0305-02-0044-65
    Figure 104130298-A0305-02-0044-66
    Figure 104130298-A0305-02-0045-67
    Figure 104130298-A0305-02-0045-68
    Figure 104130298-A0305-02-0045-69
     其中n是介於1及30之間，例如，介於2及30之間或介於5及30之間，或介於5及20之間，且n-x是介於1及12之間，例如，介於2及12之間，或介於3及12之間，或介於3及8之間。
  10. 一種選自由包含具以下結構之陽離子的鹽類所組成之群組的化合物，
    Figure 104130298-A0305-02-0045-70
     其中：G係選自由-O-、O-((A)r-O)s-及-((A)r-O)s-所組成之群組，A具有以下結構，
    Figure 104130298-A0305-02-0045-71
     B具有以下結構，
    Figure 104130298-A0305-02-0046-72
     D具有以下結構，
    Figure 104130298-A0305-02-0046-73
     p、q、r、t、u、w及y各為介於1(含)及6(含)之間的整數，v、x、k及z各獨立地為介於0(含)及6(含)之間的整數，s為介於1(含)及10(含)之間的整數，當v或x不為0時，k至少為1，R1至R6、R9至R19、R23、R25及R34各獨立地選自由氫或包含1至4個碳原子的低碳烷基所組成之群組，R7、R8、R20、R21、R22、R24及R33各獨立地選自由具有1至4個碳原子之經取代或未經取代的脂族烴基所組成之群組，且n是大於1至30。
  11. 如請求項10之化合物，其中G為-O-、O-((A)r-O)s-或-((A)r-O)s-。
  12. 如請求項11之化合物，其中G為O-((A)r-O)s-或-((A)r-O)s-。
  13. 如請求項12之化合物，其中s至少為2。
  14. 一種於介電質或半導體基底結構上電沈積銅之方法，該方法包含： 使在該基底結構上之包含初始(seminal)導電層的金屬化基板與水性電解沈積組成物接觸；且在該電解沈積組成物上供應電流，以於該基板上沈積銅；該水性電解組成物係包含：銅離子；酸；抑制劑；及請求項1中所定義之平整劑組成物或化合物。
  15. 如請求項14之方法，其包含將銅沈積於該基底結構表面中之凹陷處。
  16. 如請求項15之方法，其中該凹陷處為半導體基底結構中之封閉穿孔(blind via)或通孔(through hole)，該凹陷處具有介約0.2微米及約200微米之間或介於約25微米及約75微米之間的入口尺寸，及介於約20微米及約500微米或介於約50微米及約250微米之間的深度。
  17. 如請求項15之方法，其包含充填介電質或半導體基底結構中之亞微米特徵，該亞微米特徵具有至少3：1之縱橫比，或至少4：1，或介於4：1及10：1之間的縱橫比。
  18. 如請求項14至17中任一項之方法，其中該初始導電層是選自由銅種晶層及導電性聚合物層所組成之群組。
  19. 如請求項15之方法，其中該凹陷處包括包含凸塊 下盤或凸塊下金屬盤的底板及包含在光阻及/或應力緩衝層中可通達該凸塊下盤或金屬的開口之邊壁，該水性電解組成物進一步包含加速劑。
  20. 如請求項19之方法，其中該初始導電層包含凸塊下金屬或位於半導體凸塊下盤上之銅種晶或導電性聚合物層。
  21. 如請求項14之方法，其中於該導電層與該基底結構之間夾置障壁層。
  22. 如請求項14之方法，其中該基底結構為印刷線路板之介電支架。
TW104130298A 2014-09-15 2015-09-14 微電子技術中銅沈積用之平整劑 TWI710671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462050574P 2014-09-15 2014-09-15
US62/050,574 2014-09-15

Publications (2)

Publication Number Publication Date
TW201623696A TW201623696A (zh) 2016-07-01
TWI710671B true TWI710671B (zh) 2020-11-21

Family

ID=55454197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130298A TWI710671B (zh) 2014-09-15 2015-09-14 微電子技術中銅沈積用之平整劑

Country Status (9)

Country Link
US (1) US10294574B2 (zh)
EP (1) EP3195708B1 (zh)
JP (1) JP6776228B2 (zh)
KR (1) KR101927687B1 (zh)
CN (1) CN107079591B (zh)
ES (1) ES2819839T3 (zh)
MY (1) MY187476A (zh)
TW (1) TWI710671B (zh)
WO (1) WO2016042485A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632147A (zh) 2004-11-12 2006-09-16
WO2018057707A1 (en) * 2016-09-22 2018-03-29 Macdermid Enthone Inc. Copper electrodeposition in microelectronics
CN114420633A (zh) 2016-09-22 2022-04-29 麦克德米德乐思公司 集成电路的晶圆级封装中的铜沉积
WO2018057490A1 (en) * 2016-09-22 2018-03-29 Macdermid Enthone Inc. Copper plating method and composition for semiconductor substrates
US10483221B2 (en) * 2017-10-30 2019-11-19 Micron Technology, Inc. 3DI solder cup
EP3508620B1 (en) * 2018-01-09 2021-05-19 ATOTECH Deutschland GmbH Ureylene additive, its use and a preparation method therefor
US10590541B2 (en) * 2018-06-15 2020-03-17 Rohm And Haas Electronic Materials Llc Electroless copper plating compositions and methods for electroless plating copper on substrates
CN110642731A (zh) * 2019-10-30 2020-01-03 苏州清飙科技有限公司 盲孔全铜电镀用整平剂及其制备方法、以及电镀液
CN110938847B (zh) * 2019-10-30 2021-11-12 苏州清飙科技有限公司 电镀铜整平剂及其制备方法、以及电镀液
EP4127025A1 (en) 2020-04-03 2023-02-08 Basf Se Composition for copper bump electrodeposition comprising a polyaminoamide type leveling agent
KR102339868B1 (ko) * 2021-07-30 2021-12-16 와이엠티 주식회사 레벨링제 및 이를 포함하는 비아홀 충진을 위한 전기도금 조성물
CN113981495B (zh) * 2021-09-30 2022-05-27 深圳市联合蓝海黄金材料科技股份有限公司 用于晶圆电镀的无氰电镀金液及其应用和晶圆电镀金的方法
CN118043502A (zh) 2021-10-01 2024-05-14 巴斯夫欧洲公司 用于铜电沉积的包含聚氨基酰胺型流平剂的组合物
WO2024008562A1 (en) 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060016693A1 (en) * 2004-07-22 2006-01-26 Rohm And Haas Electronic Materials Llc Leveler compounds
US8388824B2 (en) * 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US20130175179A1 (en) * 2004-03-04 2013-07-11 Coventya, Inc. Polyamine brightening agent

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770598A (en) 1972-01-21 1973-11-06 Oxy Metal Finishing Corp Electrodeposition of copper from acid baths
BE833384A (fr) * 1975-03-11 1976-03-12 Electrodeposition du cuivre
US4036711A (en) * 1975-12-18 1977-07-19 M & T Chemicals Inc. Electrodeposition of copper
CA1105045A (en) * 1977-05-04 1981-07-14 Hans G. Creutz (Deceased) Electrodeposition of copper
JP2001073182A (ja) * 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US7316772B2 (en) 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7081408B2 (en) 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
TW200632147A (zh) 2004-11-12 2006-09-16
US20060264029A1 (en) 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US20060278979A1 (en) 2005-06-09 2006-12-14 Intel Corporation Die stacking recessed pad wafer design
US7528006B2 (en) 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
EP2302103A4 (en) * 2008-06-12 2014-05-28 Furukawa Electric Co Ltd COPPER ELECTROLYTIC COATING AND MANUFACTURING METHOD THEREOF, AND COPPER ELECTROLYTE FOR THE MANUFACTURE OF COPPER ELECTROLYTIC COATINGS
EP2547731B1 (en) * 2010-03-18 2014-07-30 Basf Se Composition for metal electroplating comprising leveling agent
TWI572750B (zh) 2010-05-24 2017-03-01 安頌股份有限公司 直通矽穿孔之銅充填
US20140238868A1 (en) 2013-02-25 2014-08-28 Dow Global Technologies Llc Electroplating bath

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175179A1 (en) * 2004-03-04 2013-07-11 Coventya, Inc. Polyamine brightening agent
US20060016693A1 (en) * 2004-07-22 2006-01-26 Rohm And Haas Electronic Materials Llc Leveler compounds
US8388824B2 (en) * 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US20130241060A1 (en) * 2008-11-26 2013-09-19 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers

Also Published As

Publication number Publication date
KR20170054498A (ko) 2017-05-17
WO2016042485A1 (en) 2016-03-24
ES2819839T3 (es) 2021-04-19
EP3195708A4 (en) 2018-07-18
EP3195708A1 (en) 2017-07-26
JP2017532452A (ja) 2017-11-02
JP6776228B2 (ja) 2020-10-28
CN107079591A (zh) 2017-08-18
KR101927687B1 (ko) 2018-12-12
TW201623696A (zh) 2016-07-01
MY187476A (en) 2021-09-23
CN107079591B (zh) 2020-06-05
EP3195708B1 (en) 2020-07-01
US20160076160A1 (en) 2016-03-17
US10294574B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
TWI710671B (zh) 微電子技術中銅沈積用之平整劑
JP5620397B2 (ja) ジピリジル系レベリング剤によるマイクロエレクトロニクスにおける銅の電子沈積
JP4888913B2 (ja) マイクロ電子機器における銅電気沈積方法
JP5683698B2 (ja) 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法
KR20120051721A (ko) 무보이드 서브마이크론 피쳐 충전을 위한 억제제를 포함하는 도금용 조성물
CN102318041A (zh) 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
TW201042096A (en) Composition for metal plating comprising suppressing agent for void free submicron feature filling
KR20140008517A (ko) 마이크로전자장치의 비아를 충진시키는 방법
TWI572750B (zh) 直通矽穿孔之銅充填
JP2019510875A (ja) マイクロエレクトロニクスの製造における銅析出に使用するためのレベラー組成物
TWI688680B (zh) 在微電子製造中金屬化銅柱之方法
KR102445575B1 (ko) 도금용 평활제, 이를 포함하는 도금용 조성물 및 구리 배선의 형성방법
CN117795135A (zh) 用于电沉积纳米孪晶铜的组合物和方法