CN107079591B - 在微电子中用于铜沉积的流平剂 - Google Patents

在微电子中用于铜沉积的流平剂 Download PDF

Info

Publication number
CN107079591B
CN107079591B CN201580049614.1A CN201580049614A CN107079591B CN 107079591 B CN107079591 B CN 107079591B CN 201580049614 A CN201580049614 A CN 201580049614A CN 107079591 B CN107079591 B CN 107079591B
Authority
CN
China
Prior art keywords
copper
composition
group
inclusive
carbon atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580049614.1A
Other languages
English (en)
Other versions
CN107079591A (zh
Inventor
K·惠滕
V·小帕内卡西欧
T·理查森
E·鲁亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Enthone Inc
Original Assignee
Enthone Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enthone Inc filed Critical Enthone Inc
Publication of CN107079591A publication Critical patent/CN107079591A/zh
Application granted granted Critical
Publication of CN107079591B publication Critical patent/CN107079591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

在微电子中用于电解镀敷的组合物，其含有流平剂，该流平剂包含脂族二(叔胺)与烷化剂的反应产物。使用该流平剂的电解镀敷方法，制造该流平剂的方法，和该流平剂化合物。

Description

在微电子中用于铜沉积的流平剂
相关申请的交叉参考
本申请要求2014年9月15日提交的美国临时申请62/050,574 的优先权，其全部公开内容通过引用而并入。
发明领域
本发明整体上涉及在电解沉积化学中使用的添加剂和用于沉积铜与铜合金的方法；和更具体地涉及在电解镀敷溶液中使用的流平剂 (leveler)添加剂和用于半导体衬底中互连特征的铜金属化的方法。
发明背景
对半导体集成电路(IC)器件，例如具有高电路速度和高电路密度的计算机芯片的需求要求在超大规模集成(ULSI)和甚大规模集成 (VLSI)结构中特征尺寸的按比例减小。较小的器件尺寸和增加的电路密度的趋势要求降低互连特征的尺度并增加它们的密度。互连特征是在电介质衬底内形成的诸如孔道或沟槽之类的特征，然后用金属(典型地铜)填充该电介质衬底，使得互连体导电。在半导体衬底内，引入铜替代铝以形成连接线和互连体。比除了银以外的任何金属具有更好导电率的铜是金属的选择，因为铜的金属化提供较小的特征并使用较少的能量通过电。在镶嵌加工中，使用电解铜沉积将半导体IC器件的互连特征金属化。
在半导体集成电路器件制造的上下文中，衬底包括在半导体晶片或芯片衬底上的图案化的电介质膜，例如在硅或硅-锗上的SiO2或低-κ电介质膜。典型地，晶片具有在半导体衬底上的一个或多个电介质层上建造的集成电路层，例如处理器，可编程器件，存储器件和类似物。制造集成电路器件(IC)，以包含在互连结构的层之间(孔道)和在器件之间(沟槽)形成电连接的亚微米孔道和沟槽。这些特征典型地具有数量级为小于或等于约200纳米的尺度，例如约150纳米，小于约100 纳米，或甚至小于约50纳米。
使用铜在IC制造工艺中引入了许多要求。首先，例如借助电流诱导的迁移，铜原子具有扩散到半导体的接点(junction)内的倾向，由此干扰它们的电特征。为了防止其发生，施加阻挡层(例如氮化钛，钽，氮化钽)或本领域已知的其他层到图案化的电介质，之后金属化铜，所述金属化铜牵涉铜晶种(seed)层沉积(典型地通过PVD工艺)，接着电解沉积铜以实现无孔隙的填充。由于IC的结构持续缩小，因此这一要求证明愈加难以满足。
一种常规的半导体制造工艺是铜的镶嵌体系。具体地，这一体系始于在衬底的电介质材料内部蚀刻电路结构。该结构包含前述沟槽和孔道的组合。接下来，在电介质上方铺设阻挡层，防止后续施加的铜层扩散到衬底的接点内，接着物理或化学气相沉积铜晶种层，提供用于后续电化学工艺的导电率。可通过镀敷(例如无电或电解的)，溅射，等离子体气相沉积(PVD)和化学气相沉积(CVD)来沉积填充到衬底上的孔道和沟槽内的铜。通常认为电化学沉积是施加Cu的最好方法，因为它比其他沉积方法更加经济，且可无瑕疵地填充到互连特征内(常常称为“自底向上”生长或超级填充(superfilling))。在沉积铜层之后，通过化学机械抛光从电介质的面部平面除去过量铜，从而仅仅在电介质的蚀刻过的互连特征内留下铜。类似地生产后续的层，之后组装到最终的半导体封装内。
铜的镀敷方法必须满足半导体工业的严格要求。例如，铜的沉积物必须均匀且能无瑕疵地填充例如具有小于或等于100nm开口 (openings)的器件的小的互连特征。
开发了电解铜体系，它依赖于所谓的“超级填充”或“自底向上生长”，将Cu沉积到各种纵横比的特征内。超级填充牵涉自底向上填充特征，而不是在它的所有表面上以同样的速率填充，以避免可导致无效(voiding)的接缝和夹断(pinching off)。开发了由抑制剂和促进剂作为添加剂组成的多部分体系用于超级填充，如Too等人的美国专利No.6,776,893所述，它公开了用于促进的硫化物-基化合物和用于抑制的聚醚-基化合物。在Paneccasio的美国专利7,303,992和 7,815,786中描述了自底向上填充方面的进一步改进，它描述了其中含环氧丙烷(PO)和环氧乙烷(EO)的组合的聚醚键合到含氮物质上的抑制剂。由于自底向上生长的动力，Cu沉积物在互连特征的区域上比不具有特征的场区域上厚。这些过度生长的区域常常称为过度镀敷 (overplating)，过载(overburden)，成垄(mounding)，隆起物(bumps)，或丘状物(hump)。较小的特征生成较高的过度镀敷的丘状物，这是因由较快的超级填充速度所致。较大的特征通常填充较慢，这可导致形成微凹(也称为镀敷不足或不足镀敷)，且因而要求额外的镀铜，以实现完整的平面度。额外的镀铜以校正镀敷不足可进一步加剧过度镀敷。过度镀敷对随后使Cu表面平面化的化学和机械抛光工艺产生挑战。典型地使用称为“流平剂”的第三种有机添加剂以解决过生长和其他问题，如Commander等人的美国公布专利No.2003/0168343和 Paneccasio等人的美国专利8,608,933中所述。
随着芯片结构变得较小，且互连体具有数量级为100nm和更小的开口以及Cu必须经其生长以填充互连体，需要加强的自底向上速度。也就是说，Cu必须“较快速地”填充，在这一意义上来说，从特征底部的垂直生长速率必须显著大于在该区域其余部分上的生长速率，且甚至大于较大互连体的常规超级填充。
除了超级填充和过度镀敷问题以外，当电沉积Cu以供填充互连特征时，可形成微缺陷。可能出现的一种缺陷是，在特征内形成内部孔隙。由于在特征的侧壁上和特征的顶部入口上沉积Cu，因此在特征的侧壁和入口上沉积可夹断并进而紧密接近特征的深处，特别地在特征小(例如，<100nm)和/或特征具有高的纵横比(深度:宽度)时，若自底向上的生长速率没有足够快的话。较小的特征尺寸或较高的纵横比通常要求较快速的自底向上速度，以避免夹断。而且，较小的尺寸或较高的纵横比特征倾向于在孔道/沟槽的侧壁和底部上具有较薄的晶种覆盖率，在所述孔道/沟槽上，由于在这些区域内铜的生长不足导致也可产生孔隙。内部孔隙可干扰经由该特征的电连接。
微孔隙是在电解Cu沉积过程中或之后可形成的另一类缺陷，它是在Cu镀敷之后(例如在高温退火步骤过程中)发生的不正常的Cu生长或晶粒再结晶导致的。美国公布专利No.2003/0168343公开了一种使用电解沉积化学的方法，该方法包括在互连特征内增加铜金属化中总体杂质(Cl,S,C,O,N)含量的流平剂添加剂。
在镶嵌铜镀敷半导体集成电路器件的亚微米特征中，做出了显著的改进。例如，在前述Commander和Paneccasio专利文献中描述的添加剂和镀敷组合物代表在这一技术领域的显著进步。
用铜填充的微电子器件的其他特征包括硅通孔(Through Silicon Via)。硅通孔是三维集成电路的关键部件，且它们可在RF器件，MEM， CMOS图像传感器，Flash，DRAM，SRAM存储器，模拟器件和逻辑器件中找到。
硅通孔(TSV)的尺度比亚微米互连体大几个数量级，但在间隙填充中具有它们自己的一组问题。TSV的深度取决于孔道类型(先通孔(via first)或后通孔(via last))和应用。孔道深度可从3变化到500 微米，例如从20微米变化到500微米，典型地在约30微米和约250 微米之间变化，或者在约50微米和约250微米之间变化。在TSV内的孔道开口具有入口尺度，例如直径，数量级为约200nm至约200微米之间，典型地约25微米和约75微米之间。
在商业上可实践的持续时间内填充大尺寸的硅通孔是使用TSV的器件的商业可行性的障碍。迄今为止获得的实验数据表明使用适合于镶嵌金属化的组合物(即组合物包括三组分的超级填充添加剂，其中包括促进剂，抑制剂和流平剂)的常规电解铜沉积方法受限于电流密度 (例如小于或等于约0.10A/dm2，以得到无缺陷的填充)，且可要求长至20小时的镀敷持续时间，以完全金属化大尺度(例如，直径大于50 微米的开口)的硅通孔。
Arana等人的US 2007/0001266和Lane等人的US 7,081,408描述了填充硅通孔的各种方法。
例如，根据Eilert(美国专利No.7,111,149)；Rumer等人(美国专利No.6,924,551)；Shi等人(美国公布专利 No.2007/0085198)；Ramanathan等人(美国公布专利No.2007/0117348)；Heck等人(美国公布专利No.2006/0264029)； Williams等人(美国公布专利No.2006/0273455)；Rangel(美国公布专利No.2006/0278979)；和Savastiouk等人(美国公布专利 No.2005/0136635)，镀铜也是已知的。但是这些文献没有一篇涉及硅通孔结构和方法，公开了可应用的铜金属化化学组成或足以填充硅通孔特征的镀敷持续时间。
在Richardson等人的US 2013/0199935中描述的添加剂，组合物和电解镀敷方法代表在填充硅通孔领域中显著的进步。在该申请中，由镀敷溶液填充TSV，所述镀敷溶液含有铜离子源，氯离子，和选自季铵化二吡啶基化合物以及苄基氯和羟乙基聚乙烯亚胺的反应产物中的流平剂。
发明概述
本发明涉及新型流平剂，新型电解镀敷溶液，制备有用的流平剂的方法，使用含有优选流平剂的镀敷溶液填充集成电路器件的亚微米特征的方法，使用含有优选流平剂的镀敷溶液填充硅通孔的方法，和经由包括通过从含优选流平剂的镀敷浴电解沉积铜来填充集成电路器件的亚微米特征或者填充硅通孔的方法制备的微电子器件。本发明进一步涉及在晶片级封装中建造铜隆起物和柱状物(pillar)的新型方法。
在一个方面中，新型的流平剂化合物包含脂族二(叔胺)与对应于下式的双官能烷化剂的反应产物：
Figure BDA0001246101080000051
其中：G选自单一共价键，-O-，O-((A)r-O)s-和-((A)r-O)s-；A 的结构为-CR3R4-或-C(R3)(R4)C(R33)(R34)-；p和r各自独立地为1 和6之间的整数，包括端值，s是1和10之间的整数，包括端值，q 是0和6之间的整数，包括端值；R1，R2，R3，R4，R5，R6和R34各自独立地选自氢和含1至4个碳原子的取代或未取代的脂族烃基；R33是具有1至4个碳原子的取代或未取代的脂族烃基，Y是选自氯离子，溴离子，碘离子，甲苯磺酰基，三氟甲磺酸根，磺酸根，甲磺酸根，甲硫酸根，氟代磺酸根，甲基甲苯磺酸根和对溴苯磺酸根的离去基团，Z 选自R30和独立地选自与Y相同基团的离去基团，和R30选自脂族烃基，羟基，烷氧基，氰基，羧基，烷氧羰基和酰氨基，和当-G-不是单一共价键时，q为至少1。
在另一方面中，流平剂化合物包含选自包含具有下述结构的阳离子的盐中的低聚物和/或聚合物化合物：
Figure BDA0001246101080000061
其中：G和A如上定义；B的结构为：
Figure BDA0001246101080000062
D的结构为：
Figure BDA0001246101080000071
Figure BDA0001246101080000072
是在各叔胺位置处键合到 -(CR1R2)p-G-(CR5R6)q]-以形成二(季铵)阳离子结构的N,N'-二烷基杂环二胺的残基；
p,r,t,u,w和y各自为1和6之间的整数，包括端值，q,v, x,k和z各自独立地为0和6之间的整数，包括端值，s是1和10 之间的整数，包括端值，当v或x不是0时，k是至少1，当G不是单一共价键时，q为至少1；R1至R6，R9至R19，R23，R25和R34各自独立地选自氢或含1至4个碳原子的低级烷基，R7，R8，R20，R21，R22，R24和R33各自独立地选自具有1至4个碳原子的取代或未取代的脂族烃基；和
n在1和约30之间。
在又一个方面中，流平剂化合物包含对应于下式的化合物：
Figure BDA0001246101080000073
其中：G，A，B和D如上定义；
Figure BDA0001246101080000081
是在各叔胺位置处键合到-(CR1R2)p-G-(CR5R6)q]-以形成二(季铵) 阳离子结构的N,N'-二烷基杂环二胺的残基；p，r,t,u,w和y各自为1和6之间的整数，包括端值，q,v,x,k,和z各自独立地为0 和6之间的整数，包括端值，s是1和10之间的整数，包括端值，当 v或x不是0时，k是至少1，当G不是单一共价键时，q为至少1； R1至R6，R9至R19，R23，R25和R34各自独立地选自氢或含1至4个碳原子的低级烷基，R7，R8，R20，R21，R22，R24和R33各自独立地选自具有1至4个碳原子的取代或未取代的脂族烃基；和
R30选自脂族烃基，羟基，烷氧基，氰基，羧基，烷氧羰基和酰氨基。
在结构III或VII包括叔胺位置的情况下，即在x的数值为至少 1的情况下，在流平剂的合成过程中，基于与结构I的双官能烷化剂反应，可在胺位置处与另一结构III的聚合物或结构VII的化合物发生交联。在本文描述的应用中，这种交联结构与流平剂一样也是功能性的。
在介质或半导体基础结构上电沉积铜的工艺中使用新型流平剂。使在基础结构上含导电层的金属化衬底与水性电解沉积组合物接触；和将电流供应到电解沉积组合物以在衬底上沉积铜。该水性电解组合物包含铜离子；酸；抑制剂；和以上定义和/或下文进一步定义的流平剂组合物或化合物。
其他目的和特征将部分显而易见且部分在下文中指出。
优选实施方案的说明
开发了在半导体集成电路器件的制造中电解沉积铜使用的新型电解镀敷组合物和方法。更特别地，该新型组合物和方法有效地填充这样的器件的亚微米特征，以及填充硅通孔，这例如允许在三维晶片堆叠体中彼此结合的两个或更多个晶片之间的电连接。该组合物与方法也可用于在晶片级封装中建造铜隆起物和柱状物。
该新型镀敷组合物含有两种类属不同的组成的流平剂。
第一类流平剂包含包括含醚键和季铵离子二者的主要直链的结构。在优选的实施方案中，可通过使二(叔胺)与对应于下式的烷化剂反应来制备流平剂：
Figure BDA0001246101080000091
其中G选自共价单键，-O-，O-((A)r-O)s-和-((A)r-O)s-；A的结构为：
Figure BDA0001246101080000092
p,q和r各自独立地为1和6之间的整数，包括端值，s是0和 10之间的整数，包括端值，R1，R2，R3，R4，R5，R6和R34各自独立地选自氢和含1至4个碳原子的取代或未取代的脂族烃基；R33是具有1至 4个碳原子的取代或未取代的脂族烃基，Y是选自由氯离子，溴离子，碘离子，甲苯磺酰基，三氟甲磺酸根，磺酸根，甲磺酸根，甲硫酸根，氟代磺酸根，甲基甲苯磺酸根和对溴苯磺酸根组成的组中的离去基团， Z选自R30和独立地选自与Y相同的组中的离去基团，和R30选自脂族烃基，羟基，烷氧基，氰基，羧基，烷氧羰基和酰氨基。由于制造流平剂化合物的方法得到低聚物和/或聚合物化合物，加上小部分 (<2wt％)单一反应物质(它是单一的二(叔胺)和烷化剂的产物)，因此在许多情况下，除了该低聚物和/或聚合物以外，流平剂化合物还包含单一反应物质。
特别合适的二(叔胺)反应物包括：N,N'-二烷基杂环和对于下式的化合物：
Figure BDA0001246101080000101
其中B的结构为：
Figure BDA0001246101080000102
和D的结构为：
Figure BDA0001246101080000103
t,u,w和y各自独立地为1和6之间的整数，包括端值，v,x, z和n各自独立地为0和6之间的整数，包括端值，R7，R8，R13，R20和R21，R22，R24和R33各自独立地选自含1至4个碳原子的低级烷基取代基，和R9至R12，R14至R19，R23，R25和R34各自独立地选自氢和含1 至4个碳原子的取代或未取代的脂族烃基。
替代性的二(叔胺)反应物包括对应于下式的N,N'-二烷基杂环：
Figure BDA0001246101080000104
其中R7和R20如上定义。
合适的流平剂包括含具有下述结构的阳离子的季铵盐形式的新型化合物、聚合物和低聚物：
Figure BDA0001246101080000105
Figure BDA0001246101080000111
其中A的结构为：
Figure BDA0001246101080000112
B的结构为：
Figure BDA0001246101080000113
D的结构为：
Figure BDA0001246101080000114
是在各叔胺位置处键合到-(CR1R2)p-G-(CR5R6)q]-以形成二(季铵) 阳离子结构的N,N'-二烷基杂环二胺的残基；t,u,w,y和各自是1 和6之间的整数，包括端值，s是0和10之间的整数，包括端值，v, x,n和q各自独立地为1和6之间的整数，包括端值，s是0和10 之间的整数，包括端值，当v或x不为0时，n为至少1，当s不为 0时，q为至少1，和R9至R12，R14至R19，R23，R25和R33各自独立地选自氢或含1至4个碳原子的低级烷基，R1，R2，R3，R4，R5，R6，R13， R22，R24和R34各自独立地选自氢和含1至4个碳原子的取代或未取代的脂族烃基，和R7，R8，R20，R21，R23和R33各自独立地选自具有1至4 个碳原子的取代或未取代的脂族烃基。
在式III和IV的结构中，进一步优选的是：s的值为至少1，或至少2；x的值为至少1；R13是烷基；R7，R8，R13，R20，R21，R23和R33各自为甲基；和
Figure BDA0001246101080000121
是5-或6-元N,N'-二烷基杂环的残基，例如N,N'-二烷基哌嗪，N,N'-二烷基六氢嘧啶，和N,N'-二烷基四氢咪唑，更优选N,N'-二烷基哌嗪，最优选N,N'-二甲基哌嗪。
示例性直链二(叔胺)包括N,N,N',N'-四甲基-1,2-二氨基乙烷, N,N,N',N'-四甲基-1,3-二氨基丙烷，双(N,N-二甲基-2-氨基)乙醚， N,N,N',N'-四甲基-1,6-二氨基己烷，N,N,N’,N’-四甲基-1,4-二氨基丁烷，N,N,N’,N’-四甲基-1,4-双(氨甲基)环己烷，N,N,N’,N’-四甲基 -1,2-双(2-氨基乙氧基)乙烷。
用于式III化合物的示例性烷化剂包括双(2-氯乙基)醚，双(2- 氯代乙氧基)乙烷，1,6-二氯己烷，和含有溴离子或其他离去基团的这些化合物的类似物。其他具体的烷化剂包括双[2-(2-氯代乙氧基)乙基] 醚，1,3-二氯-2-丙醇，双(4-氯丁基)醚，1,3-二氯丙-2-酮，1,2-二 (2-氯乙基)醚，1,2-二氯乙烷，1,3-二氯丙烷，1,4-二氯丁烷，1,5- 二氯戊烷，1,6-二氯己烷，1,7-二氯丁烷，1,8-二氯辛烷，和含有溴离子或其他离去基团的这些化合物的类似物。
式IV化合物的示例性烷化剂包括2-(2-羟基乙氧基)乙基氯，2- 甲氧基乙基氯，1-氯-4-丁醇，己醇，辛醇等，(3-氯-2-羟丙基)三甲基氯化铵，(2-氯乙基)三甲基氯化铵，(2-氯代乙氧基)苯，苄基氯， 4-甲基苄基氯，烯丙基氯。
第一类流平剂的特别优选的物质是选自具有下述结构式的化合物当中的低聚物和聚合物(如同在以上列出的通式中一样，括号表示所描绘的结构是聚合物或低聚物的重复单元)：
Figure BDA0001246101080000131
Figure BDA0001246101080000141
Figure BDA0001246101080000151
1.
Figure BDA0001246101080000152
其中n在1和30之间，例如在2和30之间，或在5和30之间，或在5和20之间，和n-x在1和12之间，例如在2和12之间，或在 3和12之间，或在3和8之间。如上所述，具有叔胺位置的化合物，例如聚合物31或32可通过胺位置与另一聚合物链交联以产生也可充当流平剂的交联聚合物结构。
在本发明制备流平剂化合物的方法中，二胺与双官能烷化剂反应以产生季铵化结构。优选地，使二胺和烷化剂溶解在极性有机溶剂介质中并反应，该极性有机溶剂介质与铜电解镀敷浴和在诸如填充TSV 或晶片级封装之类的应用中从铜镀敷浴电解沉积铜的条件相容。优选地，极性有机溶剂介质具有比在满意的速率下进行季铵化反应时的温度高的常压沸点，例如至少120℃，至少140℃，至少150℃，或至少160℃。特别合适的是极性溶剂，例如乙二醇，二甘醇，或沸点高于 180℃的其他类似的溶剂。优选避免诸如二甲基甲酰胺，N-甲基吡啶或二甲亚砜之类的溶剂，因为在将通过流平剂合成生产的反应混合物掺入到电解铜镀敷溶液内的情况下，可能对镀敷性能具有负面影响。二胺优选以约50和约400g/L之间，更优选约80和约250g/L之间的起始浓度存在。在流平剂产品是聚合物、例如在其中烷化剂对应于下式：
Figure BDA0001246101080000161
且Y与Z各自是以上描述的离去基团的情况下，烷化剂优选以约 100和约450g/L之间，更优选约160和约280g/L之间的起始浓度存在，和烷化剂与二胺的摩尔比优选为在约5:2和约1:2之间，更优选在约2:1和约1:1之间。在其中结构II的反应物如同在化合物31 和32的前体中一样，包含叔胺位置的情况下，在叔胺位置处与双官能烷化剂反应可导致在烷化反应中形成的聚合物和/或低聚物链之间的适度交联。
在其中烷化剂是单官能的情况下，即在其中Y与Z仅一个是官能团和另一个是R30的情况下，烷化剂的起始浓度优选在约160和约300 g/L之间，更优选在约220和约260g/L之间，和烷化剂对二胺的摩尔比优选在约5:2和约1:1之间。优选在范围为约23℃和约190℃之间，更典型地约120℃和约180℃之间的温度下进行反应。流平剂反应混合物直接在水中稀释以产生可与促进剂，抑制剂，氯离子，铜盐和酸组合的水溶液，从而得到本发明的新型镀敷浴。
或者，第一组的流平剂化合物可以是非聚合物化合物，其中二(叔胺)在两个氮处用单官能烷化剂烷化，所述单官能烷化剂与在其他情况下在合成以上描述的聚合物流平剂中所使用的那种相当。这些非聚合物流平剂对应于下述结构：
Figure BDA0001246101080000171
其中G,A，B和D如上定义，
Figure BDA0001246101080000172
是在各叔胺位置处键合到-(CR1R2)p-G-(CR5R6)q]-以形成二(季铵) 阳离子结构的N,N'-二烷基杂环二胺的残基；p,r,t,u,w和y各自为1和6之间的整数，包括端值，q,v,x,k和z各自独立地为0和 6之间的整数，包括端值，s是1和10之间的整数，包括端值，当v 或x不是0时，k是至少1，当G不是单一共价键时，q为至少1；R1至R6，R9至R19，R23，R25和R34各自独立地选自氢或含1至4个碳原子的低级烷基，R7，R8，R20，R21，R22，R24和R33各自独立地选自具有1至 4个碳原子的取代或未取代的脂族烃基；和R30选自脂族烃基，羟基，烷氧基，氰基，羧基，烷氧羰基和酰氨基。
特别优选的非聚合物流平剂包括对应于下式的那些：
Figure BDA0001246101080000173
Figure BDA0001246101080000182
使用本文描述的脂族流平剂(聚合和非聚合的)促进形成高纯度电解铜沉积物，这在诸如晶片级封装之类的应用中可为重要的。
在新型的镀敷方法中有用的单独一类的流平剂包含通过使联吡啶或其他二(叔胺)化合物与双官能烷化剂反应以产生与N,N'-四烷基硫脲反应的中间体而制备的化合物。例如：
Figure BDA0001246101080000181
更一般地，反应物A对应于下述结构：
Y-(CR26R27)i-Ar-(CR28R29)j-Z
其中Y和Z各自为独立地选自氯离子，溴离子，碘离子，甲苯磺酰基，三氟甲磺酸根，磺酸根，甲磺酸根，甲硫酸根，氟代磺酸根，甲基甲苯磺酸根和对溴苯磺酸根中的离去基团，Ar是例如由苯，甲苯，二甲苯，萘等衍生的二价芳基残基，i和j各自为1和12之间的整数，包括端值，和R26，R27，R28,和R29各自独立地选自氢和具有1至4个碳原子的低级烷基。可构成反应物A的示例性化合物是对-二(氯甲基) 苯，1,4-双(2-氯乙基)苯，间-二(氯甲基)苯，和邻-二(氯甲基)苯。或者，A也可以用结构(I)描述。
反应物B是任选未取代的联吡啶或被任何各种环取代基(包括例如烷基，芳基，芳烷基，羟基，烷氧基，芳氧基，氰基，酰氨基或羧基(即羟基羰基))单-，二-或三-取代的联吡啶。可构成反应物B的示例性化合物包括联吡啶，乙烷，丙烷或丁烷，和结构(II)描述的任何二(叔胺)。反应物C优选是将在离去基团位置处与烷化剂反应，但不会促进聚合反应的化合物。实例包括吡啶，硫脲，和N,N,N',N'-四烷基硫脲。在脲氮上的烷基取代基优选选自具有1至4个碳原子的低级烷基。
在联吡啶-基流平剂，联吡啶化合物B和双官能反应物A的制备中，将A和B二者溶解在溶剂介质(例如乙二醇)中，并在该溶剂介质中优选在约120℃和约180℃之间的温度下反应。反应物A优选以约150 和约200g/L之间，更优选约170和约180g/L之间的起始浓度存在。反应物B优选以约50和约200g/L之间，更优选约70和约100g/L 之间的起始浓度存在，和反应物A与反应物B的摩尔比优选在约3:1 至约2:3之间，更优选在约1:1和约2:1之间。该反应生成含聚合物或低聚物的盐，所述盐包括含季铵化联吡啶
Figure BDA0001246101080000191
重复单元和含反应物A 的残基的重复单元的阳离子，及由离去基团Y和Z衍生的阴离子。将通过反应物A和B反应而产生的中间体反应混合物冷却到优选小于约 80℃的温度，之后添加反应物C。然后再次在约120℃和约180℃之间加热该溶液以与A+B加合物反应，从而得到含流平剂化合物的反应溶液。
或者，反应物A可最初与反应物C反应以产生加合物，该加合物与反应物B反应以产生流平剂。在这一情况下，再次冷却中间体反应产物到优选低于80℃的温度，之后添加反应物B，并将所得混合物加热回到120℃和180℃之间的温度以完成反应。根据仍然进一步的备选方案，可将反应物A，B和C全部引入到反应介质中，并同时反应以产生含流平剂产物的溶液。硫脲-基流平剂的重均分子量范围典型地在约 1000和约5000之间。在反应物C为N,N,N',N'-四甲基硫脲的情况下，重均分子量范围优选可以是约300至约3000。
与反应物组合的确切顺序无关，由对-二(氯甲基)苯，联吡啶和 N,N'-四甲基硫脲生产的流平剂化合物具有下述通式结构：
Figure BDA0001246101080000192
更一般地，基于联吡啶的新型流平剂对应于上述式，所不同的是硫脲残基的氮上的取代基可以独立地选自氢和C1-C4烷基，和联吡啶残基和亚苯基环各自可以带有一个或多个以上列举的环取代基。作为进一步的实例，单独一类的流平剂化合物可对应于下述结构：
-[-(二(叔胺)残基)-(CR26R27)i-Ar-(CR28R29)j-]n-S-C(＝NR38R39)+-NR40R41
或
-[-(二(叔胺)残基)-(CR1R27)p-G-(CR5R6)q-]n-S-C(＝NR38R39)+-NR40R41
其中R40和R41各自独立地选自氢和C1-C4烷基，i,j,p,q,R1, R2,R5,R6,R26,R27,R28,R29,Ar和G各自如上定义，和二(叔胺)残基例如衍生于以上列举的任何联吡啶或其他二-(叔胺)化合物。当由以上所述的反应物A，B和C制备时，该聚合物流平剂可以典型地包含聚合物、低聚物和非-聚合物质的混合物。
用于镀敷半导体集成电路器件的电解镀敷浴优选包括浓度为约 0.3和约50g/l之间、优选约0.5和约20g/l之间的铜离子(例如浓度为约1和约40g/l之间的铜盐例如硫酸铜的形式)，浓度在约3 和约150g/l之间、优选在约5和约50g/l之间的酸(优选硫酸)，浓度在约15和约200ppm之间、优选在约25和约140ppm之间的促进剂，浓度在约50和约500ppm之间的抑制剂，和浓度在约0.5和约 30ppm之间、优选在约1和约15ppm之间的本发明的新型流平剂。优选地，该镀敷浴还含有浓度在约30和约100ppm之间或在约50和约100ppm之间的氯离子，例如盐酸形式。
在电解镀敷半导体集成电路器件的方法中，最初沿着孔道和沟槽的底部与侧壁，和在待用铜镀敷的场所的那些区域上沉积含种子 (seminal)导电层的金属化衬底。典型地，种子导电层包含铜晶种层，或者在一些情况下包含导电聚合物例如聚噻吩，聚吡咯或聚苯胺，或者在晶片级封装情况下包含在半导体衬底上形成的下部隆起物金属垫。可在电介质或半导体基础结构上通过常规方式(例如物理或化学气相沉积)施加铜晶种层。在镶嵌镀敷中，基础结构通常是在硅或其他半导体芯片或晶片上形成或结合的二氧化硅或其他隔绝层。为了防止不想要的铜经电介质层扩散或电迁移并进入到半导体内，优选将阻挡层置于基础结构和金属化衬底之间。阻挡层可典型地包括氮化钛，钽，氮化钽，氮化钨和具有相当性能的其他金属与氮化物。
为了实施该方法的镀敷步骤，建立电解电路，其包含电解镀敷溶液的在该镀敷溶液内浸渍的阳极，在介质或半导体基础结构上的金属化衬底(它在电解溶液内浸渍的半导体晶片或芯片上形成或者由其提供，且与阳极隔开)，和DC电源，所述DC电源具有与阳极电连通的正端部和与在电解电路中充当阴极的晶片或芯片上的金属化衬底电连通的负端部。引起DC电流流过电路，从而引起来自镀敷浴的铜离子在阴极表面处被还原并填充半导体衬底内的亚微米孔道和沟槽或硅通孔。
在镀敷浴内促进剂、抑制剂和流平剂的组合促进半导体衬底内的亚微米特征自底向上填充。抑制剂和流平剂二者均抑制场所内及沿着孔道和沟槽的侧壁的镀敷速率。
促进剂经由本体电解溶液容易扩散到孔道和沟槽的底部，并在金属化衬底表面处经过液相内部的边界层，以充当附着到阴极铜衬底的电子转移剂，当后者在种子层或其他种子导电层上生长时。在电解场影响下，移动的铜离子还容易扩散经过边界层且在阴极表面处接受电子，以金属性铜形式沉积。抑制剂和流平剂比较缓慢地扩散，进而在孔道和沟槽内部导致逐渐降低的抑制剂和流平剂浓度对深度的梯度，从而导致边界层电阻的反向梯度和在亚微米特征的底部处促进更加快速镀敷的相应电流梯度。
流平剂是重均分子量范围典型地为1000至5000的相对大的分子。显然由于它的尺寸和电荷密度的组合，流平剂典型地比抑制剂扩散更加缓慢。缓慢的扩散速度与其强电荷结合，在集成电路芯片或晶片的表面处和在孔道的非常顶部段(reaches)内引起流平剂在金属化衬底的区域集中。当它附着到衬底时，流平剂不容易被促进剂或者抑制剂替代。其尺寸和电荷的进一步的结果是，在底下的衬底处，流平剂对铜的电沉积显示出强烈的抑制效果，进而将电流从其中流平剂的浓度最高的孔道的上部段导引离开到达其中流平剂浓度最低的孔道的底部，并进而促进沉积物在孔道内在竖直方向上的生长比水平方向上的生长快。只要流平剂在芯片(或其他微电子器件)的外表面(场所) 和孔道的上部段集中，则有效地延迟在这些表面处/上电沉积，由此最小化非所需的过载并在孔道入口处或其附近防止夹断和形成孔隙。已发现，本文中描述的新型流平剂在促进快速的自底向上填充方面拥有有利的性能且最小化孔隙或过载的形成。
优选地，电解沉积方法在约1和约10mA/cm2之间的电流密度和 10至100rpm的晶片旋转速率下操作。
含有新型流平剂的电解溶液可用于填充半导体集成电路器件的亚微米特征，例如尺度<1μ，更典型地<100nm，更优选10至30nm，最典型地20至30nm宽度，和60和150nm之间深度的孔道和沟槽。宽度范围为10至20nm的均匀的孔道和沟槽可使用本发明的流平剂、镀敷浴和镀敷方法填充间隙。因此，使用该新型流平剂填充的亚微米特征可具有>3:1，更典型地>4:1，和最典型地范围在约4:1和约10:1 之间的纵横比。
本文中描述的新型脂族流平剂特别有效地用于生产纯铜沉积物，和尤其具有相对最小杂质(例如碳，氧，氯化物，硫和氮)含量的沉积物。这是对现有技术的显著和有利背离。尽管具有高杂质的铜沉积物可具有一些优点，例如改进器件的应力迁移抗性，但它不可能总是有利地用具有高杂质水平的铜沉积物来填充某些器件内的互连特征。相反，一些器件，尤其存储器件可要求具有更纯的铜沉积物的互连金属化。认为这样的纯铜层对微孔隙不那么敏感，具有较好的导电率和改进的抗电迁移性。含有该新型流平剂的镀敷浴进一步显示出强烈的流平性能以供更好地平面化整个晶片图案当中的Cu过度镀敷。在衬底具有特别小的互连位置的致密图案情况下，在整个晶片图案当中隆起物的高度最小化并且成垄在短时间框架内缓和。
按照与以上所述基本上相同的方式，新型流平剂，电解镀敷浴和电解沉积方法有效地填充硅通孔(TSV)。TSV非常小，但比亚微米互连体大得多。典型地，TSV具有1微米和100微米之间的入口尺度，20 微米和750微米之间的深度尺度，和大于约2:1的纵横比，但也会遇到稍微较低和显著较高的纵横比。对于填充TSV来说，新型的电解镀敷浴可典型地包含约30和约80之间、优选约40和约60g/L之间的铜离子，约50和120之间、优选约70和约90g/L之间的酸(优选硫酸)，约40和约60ppm之间的氯离子，约2和约75之间、优选约5 和约50ppm之间的促进剂，约50和约300ppm之间的抑制剂，和约 2和约50之间、优选约3和约30ppm之间的流平剂。典型的纵横比范围为约10至约25。该方法优选不使用热的入口。作为电沉积的准备，在TSV壁上沉积种子导电层，通常种子层。电流波的形式可以变化。
也可在镀敷印刷线路板中，和特别地对于镀敷通孔的盲孔道和壁来说，使用新型的电解镀敷浴。对于印刷线路板来说，电解浴优选包括约15和约80g/L之间、例如约30g/l的铜离子，约70和约225g/L 之间、例如约150和约225g/L之间的酸(优选硫酸)，和约50至约90ppm之间的氯离子。电流密度范围优选在约10和约40A/ft2之间。
该新型流平剂在晶片级封装应用中也是有效的，其中含有这样的流平剂的电解镀敷组合物也可在倒装晶片封装或者晶片级封装集成电路的其他方法中用于建造铜隆起物和柱状物。在电沉积方法的各种应用(包括形成隆起物或柱状物，形成再分布层或填充TSV)中，铜将要在其内沉积的空腔首先提供有电介质衬里，例如二氧化硅或氮化硅。例如可通过化学气相沉积或等离子体气相沉积提供电介质衬里。或者，有机电介质可用于缓和热膨胀系数的错配。空腔的光致抗蚀剂壁可具有充足的电介质性能，以省去对进一步的电介质层的需求，但气相沉积工艺的性质可同样引起在光致抗蚀剂壁上形成进一步的电介质层。然后通过化学气相沉积种子层或者通过施加导电聚合物，提供种子导电层。在形成隆起物和柱状物的方法中，种子导电层仅仅在空腔底部处沉积。底部可以是平坦的，或者包括用聚酰亚胺填充的凹坑，所述凹坑促进更好地结合。这一工艺的实施方案不同于填充TSV，其中种子导电层在空腔的全部表面(包括底部和侧壁)上方形成，且进行金属化以在底部和侧壁二者上沉积铜。
可使用该方法提供下部隆起物金属垫用于倒装晶片制造，在此情况下，金属化衬底被限制于结合垫的面。或者，提到下部隆起物金属作为底，即底部，可使用该方法形成铜隆起物或柱状物：通过自底向上填充形成的空腔，在其底面(floor)通过下部隆起物垫或下部隆起物金属和在其侧面处通过在应力缓冲层和/或光致抗蚀剂内的开口的壁 (它允许接近垫或下部隆起物金属)。在后一应用中，空腔的孔尺寸与盲硅通孔大致相当，且建造隆起物或柱状物的工艺参数类似于填充盲 TSV所使用的那些。然而，由光致抗蚀剂或应力减少材料内的开口提供的凹面壁通常不是有晶种的，和因此是非-导电的。仅仅半导体或在空腔底面处的电介质下部隆起物结构提供有种子导电层，所述导电层典型地包括导电聚合物，例如聚酰亚胺。在这样的实施方案中，该方法不是如同在底部填充亚微米孔道或TSV的情况一样依赖于促进剂和抑制剂的平衡。
在晶片级封装中有用的镀敷浴类似于镶嵌工艺和填充TSV所使用的那些。然而，尽管在后一应用中强烈优选硫酸，但含有硫酸或者链烷磺酸(例如甲磺酸)的浴对于形成铜隆起物和柱状物来说是高度有利的。该新型组合物和方法有效地形成各种尺度的隆起物和柱状物，其中直径或宽度范围为20至150μ和高度范围为20-210μ。典型地，大隆起物(megabump)具有100至150μ的直径或宽度和200至210μ的高度，柱状物具有40至60μ的直径或宽度和40至100μ的高度，和微隆起物具有范围为20至30μ的直径或宽度和高度二者。对于这些应用中的每一种来说，电解镀敷浴优选含有浓度为约25和约100 g/L之间的硫酸铜或链烷磺酸铜，浓度为约70和约150g/l之间的硫酸或链烷磺酸，和浓度为约30至约80ppm的氯离子。在形成微隆起物和柱状物的镀敷浴中，酸的浓度优选在前述范围的较低端内，例如在约70和约100g/L之间，而在形成大隆起物中，酸的浓度优选在该范围的较高端内，例如120至约150g/L。此外，在微隆起物和柱状物应用中，铜盐的浓度优选在约25和约60g/L之间。
对于应用来说，电解浴优选含有浓度在约20和约60mg/L之间的促进剂，浓度在约1000和约3000mg/L之间的抑制剂，和浓度在约1 和约60mg/L之间的流平剂。用于填充大隆起物的优选的流平剂对应于式III：
Figure BDA0001246101080000251
其中v＝0,x＝0,z＝0,t+k的范围为2至4，p+q的范围为 3至5，和G是醚氧-O-。进一步优选的是t+k＝3和p+q＝4，以及R1， R2，R5，R6，R7，R8，R9，R10，R18和R19是氢。用于这样的应用的尤其优选的流平剂是在第14页上描绘的化合物27，其中R7，R8，R20和R21也是氢。使用这样的组合物的浴，可实现约3％的WIF。
使用结构(III)的流平剂产生的隆起物和柱状物通常不含 Kirkendall孔隙，也不含包括Cl,S,O和C的杂质。
为了形成直径为例如20至80μ的微隆起物和柱状物，镀敷浴优选包含通过共聚二(叔胺)和二(卤代烷基)芳基化合物而产生并通过缩合卤代烷基芳基残基与N,N'-四烷基硫脲而封端的流平剂。更一般地，对于微隆起物和柱状物应用来说优选的流平剂对应于下式：
-[-(二(叔胺)残基)-(CR26R27)i-Ar-(CR28R29)j-]n-S-C(＝NR38R39)+-NR40R41
或
-[-(二(叔胺)残基)-(CR1R27)p-G-(CR5R6)q-]n-S-C(＝NR38R39)+-NR40R41
其中R40和R41各自独立地选自氢和C1-C4烷基，i,j,p,q，R1， R2，R5，R6，R26，R27，R28，R29,Ar和G各自如上定义，和二(叔胺)残基例如衍生于以上列举的任何联吡啶或其他二-(叔胺)化合物。用于形成微隆起物和柱状物的特别优选的流平剂可由对-二(氯甲基)苯、联吡啶和具有下述结构的N,N'-四甲基硫脲生产：
Figure BDA0001246101080000252
该新型镀敷浴和方法有效地生产具有小于约10％的特征内(WIF) 高度变化和同样小于约10％的模片内(WID)高度变化的隆起物和柱状物。使用联吡啶基流平剂有效地实现高的镀敷速度，并同时控制了隆起物和柱状物的构造，和尤其消除或控制圆顶和微凹的高度、深度和构造。
下述实施例阐述本发明。
实施例1
在具有水冷凝器、搅拌棒和温度计的1升三颈圆底烧瓶内全部一次放置500mL乙二醇，160.3g(1mol)双[2-(N,N-二甲基氨基)乙基]醚和187.1g 1,2-双(2-氯代乙氧基)乙烷。在400rpm下搅拌该混合物并使用具有电阻器的加热罩缓慢地加热，直到在约135℃下观察到放热且最大温度为185-188C。在170-180℃之间加热暗红色混合物1小时，然后使其冷却到室温。使用高纯去离子水，使该溶液达到 10L的最终体积。
实施例2
将乙二醇(50mL)加入到配有搅拌棒、冷凝器和温度计的250mL 三颈圆底烧瓶中，并将4,4-联吡啶(25mmol)、四甲基硫脲(50mmol)和 a,a’-二氯-对二甲苯(50mmol)加入到该反应烧瓶中。在400rpm下搅拌该溶液，并加热该溶液到170℃，且允许在该温度下搅拌1小时。使该溶液冷却到室温。将反应溶液倾倒在1L体积的容量瓶内，用水漂洗该反应烧瓶，并倾倒在该容量瓶内，然后使该溶液达到1L的体积。
实施例3
将乙二醇(50mL)加入到配有搅拌棒，冷凝器和温度计的250mL 三颈圆底烧瓶中。将四甲基硫脲(50mmol)和a,a’-二氯-对二甲苯 (50mmol)加入到该反应烧瓶中。在400rpm下搅拌该溶液，并加热该溶液到170℃，且允许在该温度下搅拌1小时。使该溶液冷却到<80℃，在该温度下添加4,4-联吡啶(25mmol)。然后将反应混合物加热回到 170℃，并允许在该温度下搅拌额外1小时。然后使该溶液冷却到室温。将该反应溶液倾倒在100mL容量瓶内并用高纯去离子水达到体积。
实施例4
制备电沉积浴，所述电沉积浴含有CuSO4(50g/L Cu++)，硫酸(80 g/L)，氯离子(50ppm)，促进剂(80mg/L)，含环氧丙烷和环氧乙烷重复单元的组合的芳基乙氧基化物抑制剂(400mg/L)，和由共聚对-二 (氯甲基)苯、联吡啶和随后与本文以上描述的N,N'-四甲基硫脲反应而生产的流平剂化合物(28mg/L)。在倒装芯片的模片组装中，使这个浴与下部隆起物金属位置的阵列接触，并在对于以1和8μ/min之间、更典型地2和3.5μ/min之间的速率有效地沉积铜的密度下施加电流。在范围为20-45℃的浴温，尤其在室温下进行镀敷。在下部隆起物金属位置上形成铜柱状物的阵列，每个柱状物的直径为约40-60μ和高度为约60-80μ，且在其远端部具有圆顶构造。微隆起物阵列的WID <10％。每个微隆起物内的圆顶高度延伸超出隆起物结构内的圆顶基底所定义的平面不大于4至6μ，即WIF不大于10％。
实施例5
按照实施例4中描述的方式，在倒装芯片组装的下部隆起物位置上形成微隆起物，所不同的是镀敷浴中铜盐组分是Cu++离子浓度为80 g/L的甲磺酸铜，和酸组分是甲磺酸(80g/L)。再一次，WID和WIF 各自不大于10％。
实施例6
制备电沉积浴，所述电沉积浴含有CuSO4(50g/L Cu++)，硫酸(80 g/L)，氯离子(50ppm)，促进剂(3mg/L)，含键合到含氮物质的环氧丙烷和环氧乙烷重复单元的组合的抑制剂(2,500mg/L)，和由化合物 27组成的流平剂化合物(15mg/L)。在倒装晶片的小片组装中，使这个浴与下部隆起物金属位置的阵列接触，并在对于以1至8μ/min的速率有效地沉积铜的密度下施加电流。在范围为20-45℃的浴温，尤其在室温下进行镀敷。在下部隆起物金属位置上形成铜大隆起物的阵列，每个大隆起物的直径为200μ和高度为约200μ，且在其远端部具有圆顶构造。大隆起物阵列的WID<10％。每个大隆起物内的圆顶高度延伸超出隆起物结构内的圆顶基底所定义的平面不大于20μ，即WIF不大于10％。
实施例7
按照实施例4中描述的方式，在倒装芯片组装的下部隆起物位置上形成大隆起物，所不同的是镀敷浴中铜盐组分是Cu++离子浓度为80 g/L的甲磺酸铜，和酸组分是甲磺酸(80g/L)。再一次，WID和WIF 各自不大于10％。
当引入本发明的要素或其优选实施方案时，冠词“一个”，“一种，“该”和“所述”意图指存在一个或多个该要素。术语“含”，“包括”和“具有”意图为开放式的且是指可存在除了所列举的要素以外的额外要素。
鉴于上述，将看出实现了本发明的若干目的且达到了其他有利的结果。
由于可在没有脱离本发明范围的情况下在上述组合物和方法中做出许多变化，因此意图在上述说明书中包含的所有物质应当以阐述性而不是在限制的意义上解释。

Claims (17)

1.在填充硅通孔或半导体集成电路器件的亚微米特征中有用的水性电解组合物，该组合物包含：
酸；
铜离子；和
包含以下的流平剂：
(A)对应于下式的脂族二(叔胺)
Figure FDA0002377035080000011
其中R7和R20独立地选自具有1至4个碳原子的取代或未取代的脂族烃基，
或
Figure FDA0002377035080000012
其中B的结构为：
Figure FDA0002377035080000013
和D的结构为：
Figure FDA0002377035080000014
t,u,w和y各自独立地为1和6之间的整数，包括端值，v,x,z和n各自独立地为0和6之间的整数，包括端值，R7，R8，R13，R20和R21，R22和R24各自独立地选自含1至4个碳原子的低级烷基取代基，和R9至R12，R14至R19，R23和R25各自独立地选自氢和含1至4个碳原子的取代或未取代的脂族烃基
与对应于下式的烷化剂的反应产物：
Figure FDA0002377035080000021
其中：
G选自-O-，O-((A)r-O)s-和-((A)r-O)s-
A的结构为：
Figure FDA0002377035080000022
p和r各自独立地为1和6之间的整数，包括端值，s是1和10之间的整数，包括端值，q是0和6之间的整数，包括端值；
R1，R2，R3，R4，R5，R6和R34各自独立地选自氢和含1至4个碳原子的取代或未取代的脂族烃基；
R33是具有1至4个碳原子的取代或未取代的脂族烃基，Y是选自由氯离子，溴离子，碘离子，甲苯磺酰基，三氟甲磺酸根，磺酸根，甲磺酸根，甲硫酸根，氟代磺酸根，甲基甲苯磺酸根和对溴苯磺酸根组成的组中的离去基团，Z选自R30和独立地选自与Y相同的组中的离去基团，和R30选自脂族烃基，羟基，烷氧基，氰基，羧基，烷氧羰基和酰氨基，和
当-G-不是单一共价键时，q为至少1。
2.如权利要求1所述的水性电解组合物，其中所述脂族二(叔胺)对应式(II)。
3.如权利要求1所述的组合物，其中Z是选自与Y相同的组中的离去基团。
4.如权利要求3所述的组合物，其中Z是R30。
5.如权利要求4所述的组合物，其中R30是羟基。
6.如权利要求1所述的组合物，其中所述流平剂选自：
Figure FDA0002377035080000031
Figure FDA0002377035080000041
Figure FDA0002377035080000051
其中n在1和30之间，和n-x在1和12之间。
7.如权利要求6所述的组合物，其中n在2和30之间，和n-x在2和12之间。
8.如权利要求6所述的组合物，其中n在5和30之间，和n-x在3和12之间。
9.如权利要求6所述的组合物，其中n在5和20之间，和n-x在3和8之间。
10.在电介质或半导体基础结构上电沉积铜的方法，该方法包括：
使在所述基础结构上含种子导电层的金属化衬底与水性电解沉积组合物接触；和
施加电流到所述电解沉积组合物以在所述衬底上沉积铜；
所述水性电解组合物包含：
铜离子；
酸；
抑制剂；和
如权利要求1所述的流平剂组合物或化合物。
11.如权利要求10所述的方法，包括在所述基础结构的表面内的凹面中沉积铜，
其中所述凹面是在半导体基础结构内的盲孔道或通孔，所述凹面具有0.2μm和200μm之间的入口尺度，和20μm和500μm之间的深度，并且其中所述种子导电层选自铜晶种层和导电聚合物层。
12.如权利要求11所述的方法，其中所述凹面具有25μm和75μm之间的入口尺度，和50μm和250μm之间的深度。
13.如权利要求11或12所述的方法，包括填充在电介质或半导体基础结构内的亚微米特征，所述亚微米特征具有至少3:1的纵横比。
14.如权利要求13所述的方法，所述亚微米特征具有至少4:1的纵横比。
15.如权利要求13所述的方法，所述亚微米特征具有4:1和10:1之间的纵横比。
16.如权利要求11或12所述的方法，其中将阻挡层置于所述导电层和所述基础结构之间。
17.如权利要求16所述的方法，其中所述基础结构是印刷线路板的电介质支持体。
CN201580049614.1A 2014-09-15 2015-09-15 在微电子中用于铜沉积的流平剂 Active CN107079591B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462050574P 2014-09-15 2014-09-15
US62/050,574 2014-09-15
PCT/IB2015/057097 WO2016042485A1 (en) 2014-09-15 2015-09-15 Levelers for copper deposition in microelectronics

Publications (2)

Publication Number Publication Date
CN107079591A CN107079591A (zh) 2017-08-18
CN107079591B true CN107079591B (zh) 2020-06-05

Family

ID=55454197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580049614.1A Active CN107079591B (zh) 2014-09-15 2015-09-15 在微电子中用于铜沉积的流平剂

Country Status (9)

Country Link
US (1) US10294574B2 (zh)
EP (1) EP3195708B1 (zh)
JP (1) JP6776228B2 (zh)
KR (1) KR101927687B1 (zh)
CN (1) CN107079591B (zh)
ES (1) ES2819839T3 (zh)
MY (1) MY187476A (zh)
TW (1) TWI710671B (zh)
WO (1) WO2016042485A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632147A (zh) 2004-11-12 2006-09-16
WO2018057490A1 (en) * 2016-09-22 2018-03-29 Macdermid Enthone Inc. Copper plating method and composition for semiconductor substrates
US20190390356A1 (en) * 2016-09-22 2019-12-26 Macdermid Enthone Inc. Copper Electrodeposition in Microelectronics
US11124888B2 (en) 2016-09-22 2021-09-21 Macdermid Enthone Inc. Copper deposition in wafer level packaging of integrated circuits
US10483221B2 (en) * 2017-10-30 2019-11-19 Micron Technology, Inc. 3DI solder cup
ES2881029T3 (es) * 2018-01-09 2021-11-26 Atotech Deutschland Gmbh Aditivo de ureileno, su uso y un método para su preparación
US10590541B2 (en) * 2018-06-15 2020-03-17 Rohm And Haas Electronic Materials Llc Electroless copper plating compositions and methods for electroless plating copper on substrates
CN110938847B (zh) * 2019-10-30 2021-11-12 苏州清飙科技有限公司 电镀铜整平剂及其制备方法、以及电镀液
CN110642731A (zh) * 2019-10-30 2020-01-03 苏州清飙科技有限公司 盲孔全铜电镀用整平剂及其制备方法、以及电镀液
EP4127025A1 (en) 2020-04-03 2023-02-08 Basf Se Composition for copper bump electrodeposition comprising a polyaminoamide type leveling agent
KR102339868B1 (ko) * 2021-07-30 2021-12-16 와이엠티 주식회사 레벨링제 및 이를 포함하는 비아홀 충진을 위한 전기도금 조성물
CN113981495B (zh) * 2021-09-30 2022-05-27 深圳市联合蓝海黄金材料科技股份有限公司 用于晶圆电镀的无氰电镀金液及其应用和晶圆电镀金的方法
CN118043502A (zh) 2021-10-01 2024-05-14 巴斯夫欧洲公司 用于铜电沉积的包含聚氨基酰胺型流平剂的组合物
WO2024008562A1 (en) 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1733978A (zh) * 2004-07-22 2006-02-15 罗门哈斯电子材料有限公司 匀涂剂化合物
CN102105622A (zh) * 2008-06-12 2011-06-22 古河电气工业株式会社 电解铜涂层及其制造方法，用于制造电解铜涂层的铜电解液

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770598A (en) * 1972-01-21 1973-11-06 Oxy Metal Finishing Corp Electrodeposition of copper from acid baths
IT1046971B (it) * 1975-03-11 1980-09-10 Oxy Metal Industries Corp Begno per l elettrodeposizione di rame e metodo per prepararlo
US4036711A (en) * 1975-12-18 1977-07-19 M & T Chemicals Inc. Electrodeposition of copper
CA1105045A (en) * 1977-05-04 1981-07-14 Hans G. Creutz (Deceased) Electrodeposition of copper
JP2001073182A (ja) * 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US7316772B2 (en) 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7964083B2 (en) * 2004-03-04 2011-06-21 Taskem, Inc. Polyamine brightening agent
US7081408B2 (en) 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
TW200632147A (zh) 2004-11-12 2006-09-16
US20060264029A1 (en) 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US20060278979A1 (en) 2005-06-09 2006-12-14 Intel Corporation Die stacking recessed pad wafer design
US7528006B2 (en) 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US8388824B2 (en) * 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
TWI567251B (zh) * 2010-03-18 2017-01-21 巴地斯顏料化工廠 包含整平劑之金屬電鍍用組合物
TWI572750B (zh) 2010-05-24 2017-03-01 安頌股份有限公司 直通矽穿孔之銅充填
US20140238868A1 (en) 2013-02-25 2014-08-28 Dow Global Technologies Llc Electroplating bath

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1733978A (zh) * 2004-07-22 2006-02-15 罗门哈斯电子材料有限公司 匀涂剂化合物
CN102105622A (zh) * 2008-06-12 2011-06-22 古河电气工业株式会社 电解铜涂层及其制造方法，用于制造电解铜涂层的铜电解液

Also Published As

Publication number Publication date
KR20170054498A (ko) 2017-05-17
US20160076160A1 (en) 2016-03-17
TWI710671B (zh) 2020-11-21
KR101927687B1 (ko) 2018-12-12
US10294574B2 (en) 2019-05-21
EP3195708A1 (en) 2017-07-26
TW201623696A (zh) 2016-07-01
JP2017532452A (ja) 2017-11-02
JP6776228B2 (ja) 2020-10-28
CN107079591A (zh) 2017-08-18
ES2819839T3 (es) 2021-04-19
WO2016042485A1 (en) 2016-03-24
EP3195708A4 (en) 2018-07-18
MY187476A (en) 2021-09-23
EP3195708B1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
CN107079591B (zh) 在微电子中用于铜沉积的流平剂
US9869029B2 (en) Composition for metal plating comprising suppressing agent for void free submicron feature filling
CN102362013B (zh) 用基于联吡啶的整平剂在微电子装置中电沉积铜
EP2199315B1 (en) Composition for metal electroplating comprising leveling agent
TWI489011B (zh) 包含供無空隙次微米結構特徵填充之抑制劑的金屬電鍍用組合物
US9617647B2 (en) Composition for metal plating comprising suppressing agent for void free submicron feature filling
TW201211321A (en) Composition for metal electroplating comprising leveling agent
CN108779240B (zh) 在制造微电子品的铜沉积中使用的调平组合物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant