KR20080020460A - 구리 배선의 제조 방법 및 구리 도금용 전해액 - Google Patents

구리 배선의 제조 방법 및 구리 도금용 전해액 Download PDF

Info

Publication number
KR20080020460A
KR20080020460A KR1020070064357A KR20070064357A KR20080020460A KR 20080020460 A KR20080020460 A KR 20080020460A KR 1020070064357 A KR1020070064357 A KR 1020070064357A KR 20070064357 A KR20070064357 A KR 20070064357A KR 20080020460 A KR20080020460 A KR 20080020460A
Authority
KR
South Korea
Prior art keywords
copper
wiring
acetonitrile
vol
concentration
Prior art date
Application number
KR1020070064357A
Other languages
English (en)
Inventor
도시아키 오노
야스오 고모다
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20080020460A publication Critical patent/KR20080020460A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Abstract

본 발명은 첨가제를 첨가하지 않고도 미세한 구멍 또는 홈 내에 구리를 매립할 수 있는 구리 도금용 전해액, 및 구리 배선의 제조 방법을 제공한다.
배선 접속 구멍 또는 배선 홈 내에 전기 도금에 의해 구리를 매립할 때에 사용하는 구리 도금용 전해액으로서, 1vol% 이상의 아세트니트릴과, 1vol% 이상의 물을 함유하는 것을 특징으로 하는 구리 도금용 전해액을 제안하는 동시에, 이러한 구리 도금용 전해액을 사용하여, 배선 접속 구멍 또는 배선 홈 내에 구리를 전기 도금함으로써, 구리 배선을 형성하는 것을 특징으로 하는 구리 배선의 제조 방법을 제안한다.
절연막, 배리어 메탈막, 하지 도전막, 홈 또는 구멍

Description

구리 배선의 제조 방법 및 구리 도금용 전해액{METHOD FOR MANUFACTURING COPPER WIRING AND ELECTROLYTE FOR COPPER PLATING}
도 1의 (a) 내지 (d)는 구리 배선의 제조 방법을 공정순으로 설명한 단면도.
도 2는 실시예·비교예에서 사용한 셀의 구성을 설명한 도면.
도 3은 실시예·비교예에서 사용한 캐소드의 구성을 설명한 도면.
도 4는 시험 2의 결과로서, 아세트니트릴의 농도마다, 양극으로부터의 거리에 따른 음극의 색 변화를 나타내는 도면.
도 5는 시험 3의 결과로서, Cu(II) 농도와 부식 속도의 관계를 나타내는 그래프.
도면의 주요 부분에 대한 부호의 설명
1A: 기판 1B: 절연막
2: 홈 또는 구멍 3: 배리어 메탈막
4: 하지(下地) 도전막 5: 구리층
6: 구리 배선
본 발명은 배선 접속 구멍(비아홀 또는 콘택트홀)이나 배선 홈(트렌치) 내에, 전기 도금에 의해 구리를 매립하여 구리 배선을 제조하는 방법, 및 이것에 사용하는 구리 도금용 전해액에 관한 것이다.
반도체 디바이스에는 소자 사이를 접속하는 배선 홈(트렌치)이나, 다층 배선 사이를 전기적으로 접속하는 배선 접속 구멍(비아홀 또는 콘택트홀)이 다수 형성된다.
이들 배선 홈이나 배선 접속 구멍 내에 매립하는 도전성 재료로서는, 종래, 알루미늄이 사용되어 왔지만, 반도체 디바이스의 고집적화, 미세화에 따라, 이제까지의 알루미늄 대신에, 전기 저항률이 낮고(저(低)저항이라고도 함), 일렉트로마이그레이션 내성에도 뛰어난 구리가 주목받고, 실용화가 진행되고 있다.
구리 배선은 알루미늄 배선과는 상이하게, 건식 에칭으로 미세한 배선 패턴을 형성하는 것이 곤란하기 때문에, 실리콘웨이퍼 등으로 이루어지는 기판 상에 형성된 절연막에서의 배선 패턴 형성 예정 개소(箇所)에 홈이나 구멍을 형성하여 두고, 그 위에 배리어 메탈(확산 방지막) 및 Cu막(도통(導通)을 얻기 위한 하지(下地) 도전막)을 순차 형성한 후, 전기 도금에 의해 상기 홈이나 구멍 내에 구리를 매립하면서 표면에 구리층을 형성하고, 그리고, 화학 기계 연마(CMP) 등에 의해 여분의 구리층을 연마하여 구리 배선을 노출시켜 구리 배선을 형성한다는, 소위 다마신법이 채용되고 있다.
이러한 전기 도금(전해 도금이라고도 함)에 의해 형성된 구리 배선은, 막 내의 불순물 농도가 낮고, 전기 저항이 낮기 때문에, 반도체 디바이스의 고속화에 유 리하다.
종래, 이러한 구리 배선의 형성에 사용되는 구리 도금용 전해액으로서, 황산구리 용액에 3종류의 유기계 첨가제, 즉 폴리에틸렌글리콜(PEG) 등의 캐리어, 비스(3-술포프로필)디술파이드2나트륨(SPS) 등의 브라이트너, 야누스그린B(JGB) 등의 레벨러라는 3종류의 유기계 첨가제와, 염화물이온을 첨가한 전해액이 사용되어 왔다.
그런데, 이와 같이 3종류의 유기계 첨가제와 염화물이온을 함유하는 전해액은, 첨가물의 농도를 각각 엄밀하게 관리할 필요가 있고, 그 농도 관리가 매우 어렵다는 과제를 안고 있었다. 특히, 유기계 첨가제는, 전극 상에서 반응하여 분해되기 쉽고, 농도가 저하되기 쉽기 때문에, 농도 관리가 매우 어려울뿐 아니라, 유기계 첨가제의 분해 생성물에 의해, 미세 구멍으로의 매립이 불량해지거나, 막 두께의 균일성이 악화되는 등의 문제를 안고 있었다. 또한, 유기계 첨가제에 포함되는 카본(C)이 도금막 내에 불순물로서 받아들여짐으로써, 구리막의 순도가 저하되어 일렉트로마이그레이션 내성이 악화된다는 문제도 지적되고 있었다.
그래서 최근에는, 이러한 과제를 감안하여, 유기계 첨가제나 염화물이온 등의 첨가제를 될 수 있으면 사용하지 않고, 가능한 한 단순한 조성의 구리 도금용 전해액의 개발이 진행되고 있다.
예를 들어 특허문헌 1에는, 단일 유기 화합물만으로 미세 구멍에 구리를 매립하는 기술이 개시되어 있다. 그러나, 이 전해액은 알칼리성 피롤린산계, 시안계, 술파민계이기 때문에, pH 조정제(인산 또는 수산화칼륨 등)가 더해져 있고, 실 시예를 보아도, 암모니아가 첨가되어 있는 등, 실질적으로는 수 종류의 첨가제가 필요한 것이었다.
또한, 특허문헌 2에는, 황산구리 수용액에 적정량의 염산을 첨가함으로써, 미세 구멍으로의 양호한 매립 특성을 실현하는 방법이 개시되어 있다. 그러나, 이 방법에서도, 염소 농도가 낮으면 매립을 달성할 수 없고, 염산 농도가 지나치게 진하면 구리가 녹기 쉬워지고, 성막성(成膜性)이 저하되기 때문에, 특히 불용성 애노드를 사용한 경우, 염화물이온의 소모가 심하고, 염화물이온의 관리가 어렵다는 문제가 있었다.
또한, 특허문헌 3에는, 첨가제를 함유하지 않는 도금액을 사용하여, 펄스 전류에서의 듀티(duty) 비를 적당히 제어함으로써, 치밀한 도금막을 배선 홈이나 배선 구멍 내에 균일하게 형성하는 방법이 개시되어 있다. 그러나, 이 방법은, 설비비가 고가일뿐 아니라, 전류 컨트롤이 매우 어렵다는 과제를 안고 있었다. 또한, 펄스 전류를 사용하여 확산층을 얇게 하기 때문에, 미세 구멍으로의 균일한 석출은 기대할 수 있지만, 균일하게 석출하기 위한 보이드나 심(seam)이 발생할 우려가 있었다.
[특허문헌 1] 일본국 공표특허2003-533867호 공보
[특허문헌 2] 일본국 공개특허2002-332589호 공보
[특허문헌 3] 일본국 공개특허 평11-97391호 공보
본 발명은, 이러한 과제를 감안하여, 유기계 첨가제나 염화물이온 등의 할로 겐계 첨가제를 첨가하지 않고도, 매우 미세한 구멍 또는 홈(예를 들어 직경 0.15㎛∼0.2㎛이고 깊이 0.7㎛) 내에 보이드나 심(seam)을 발생시키지 않고 구리를 매립할 수 있는 새로운 조성의 구리 도금용 전해액을 제공하는 동시에, 이러한 구리 도금용 전해액을 사용한 새로운 구리 배선의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 배선 접속 구멍 또는 배선 홈 내에 전기 도금에 의해 구리를 매립할 때에 사용하는 구리 도금용 전해액으로서, 1vol% 이상의 아세트니트릴과, 1vol% 이상의 물을 함유하는 것을 특징으로 하는 구리 도금용 전해액을 제안하는 동시에, 이러한 구리 도금용 전해액을 사용하여, 배선 접속 구멍 또는 배선 홈 내에 구리를 전기 도금함으로써, 구리 배선을 형성하는 것을 특징으로 하는 구리 배선의 제조 방법을 제안한다.
이하, 본 발명의 실시예의 바람직한 일례로서, 구리 배선의 제조 방법에 대해서 설명하지만, 본 발명이 이하에 설명하는 실시예에 한정되는 것은 아니다.
여기서는, 본 발명의 실시예의 일례로서, 1vol% 이상의 아세트니트릴과, 1vol% 이상의 물과, 구리이온을 함유하는 전해액을 사용하여 전기 도금함으로써, 배선 접속 구멍 또는 배선 홈 내에 구리를 매립하여 구리 배선을 형성하는 구리 배선의 제조 방법에 대해서 설명한다.
더 구체적으로는, 도 1에 나타낸 바와 같이, 실리콘웨이퍼 등으로 이루어지는 기판(1A) 상에, 절연 물질로 이루어지는 산화막 등의 절연막(1B)을 형성하고, 절연막(1B)에서의 배선 패턴을 형성할 예정 개소(箇所)에 홈 또는 구멍(2)을 설치하고(도 1의 (a) 참조), 다음으로 Ti, Ta, W 또는 이들 질화물 등으로 이루어지는 배리어 메탈막(확산 방지막)(3), 및 Cu 하지(下地) 도전막(도통을 얻기 위한 하지 도전막)(4)을 순차 형성하고(도 1의 (b) 참조), 또한 상기 전해액을 사용하여 전기 도금함으로써, 상기 홈 또는 구멍(2) 내에 구리를 매립하면서 기판(1) 표면에 구리층(5)을 형성하고(도 1의 (c) 참조), 다음으로, 예를 들어 화학 기계 연마(CMP) 등에 의해 여분의 구리층(5)을 제거하여 구리 배선(6)을 노출시켜 구리 배선을 형성(도 1의 (d) 참조)한다는 제법(製法)이다. 또한, 내(耐)마이그레이션성을 향상시키기 위해, 노출된 구리 배선(6) 상에 금속이나 산화물, 유기물을 적층하는 경우도 있다.
배선 접속 구멍(비아) 또는 배선 홈(트렌치)의 크기는 특별히 한정하지는 않지만, 본 발명의 제조 방법은, 예를 들어 구멍 직경 또는 홈 폭이 0.15㎛∼0.2㎛이고 깊이 0.7㎛라는 매우 미세한 구멍 또는 홈에 대해서도, 충분히 매립이 가능하다. 따라서, 적어도 그 이상으로 직경이 크거나, 또는 깊이가 얕은 구멍이나 홈에 대해서는 충분히 매립할 수 있다. 예를 들어 구멍 직경 또는 홈 폭이 100㎛이고 깊이가 200㎛인 SoC(System on Chip)나 SiP(System in package), MEMS(멤스, 기계 전기 마이크로 시스템) 등의 관통 전극용 구멍 또는 홈에 대해서도 충분히 매립할 수 있다. 또한, 예를 들어 구멍 직경 또는 홈 폭이 200㎛이고 깊이가 50㎛인, 프린트 배선판의 비아 필링(Via filling) 도금의 구멍 또는 홈에 대해서도 충분히 매립할 수 있다. 반대로, 본 발명의 한계가 상기한 구멍 직경 또는 홈 폭 0.15㎛∼ 0.2㎛, 깊이 0.7㎛라는 의미는 아니다.
배선 접속 구멍(비아) 또는 배선 홈(트렌치)의 형상에 대해서도 특별히 한정하지 않는다. 또한, 구멍 직경 또는 홈 폭이 0.15㎛∼0.2㎛의 매우 미세한 구멍 또는 홈이 되면, 개구부로부터 안쪽까지 동일한 직경의 구멍이나 홈을 설치하는 것 자체가 곤란하기 때문에, 통상은, 도 1에 나타낸 바와 같이, 개구부로부터 저부(底部)를 향하여 좁아지는 단면 형상이 된다.
(전해액)
본 실시예에서 사용하는 구리 도금용 전해액(이하 「본 전해액」이라고 함)으로서는, 1vol% 이상의 아세트니트릴과 1vol% 이상의 물의 혼합 용매인 아세트니트릴 수용액에, 전기 석출시키는 구리이온을 첨가하여 이루어지는 용액, 특히 용매로서의 물 및 아세트니트릴 중에 황산 이온 및 구리이온을 함유하고, 또한 할로겐이온 및 유기계 첨가제를 실질적으로 함유하지 않는 전해액을 사용하는 것이 바람직하다.
이 때, 「실질적으로 함유하지 않는」이라는 것은, 적극적으로 첨가하지 않는다는 의미이고, 불가피하게 함유되는 정도를 허용하는 의미이다. 구체적 농도로 말하면 1ppm 이하인 것이 바람직하다.
아세트니트릴(CH3CN)은 에탄니트릴 또는 시안화메틸이라고 불리는 수용성 유기시안화합물이다.
또한, 아세트니트릴 대신에, 다른 수용성 유기물을 주성분으로 사용했다고 해도, 아세트니트릴의 효과와 동일한 효과를 기대할 수 있다. 이 경우의 「수용성 유기 용매」, 즉 물과 서로 용해되는 유기 용매로서는, 예를 들어 메탄올, 에탄올, n-프로판올, 이소프로판올, 이소부탄올, 에틸렌글리콜, 디프로필렌글리콜, 프로필렌글리콜 등의 알코올류, 예를 들어 아세톤, 에틸메틸케톤 등의 케톤류, 그 밖에, 디에틸렌글리콜, 테트라히드로푸란, 디옥산, 또는 아세트니트릴 등의 시안계 유기 용매 등을 들 수 있지만, 본 발명은 이들 중에서 특히 바람직한 「수용성 유기 용매」로서 아세트니트릴을 제안하는 것이다.
본 전해액에서의 아세트니트릴의 농도는, 상술한 바와 같이 1vol% 이상인 것이 중요하고, 바람직하게는 아세트니트릴과 물의 합계량에 대한 아세트니트릴의 혼합 비율이 1∼40vol%, 특히 1∼26vol%로 되도록 조정 내지 제어하는 것이 바람직하다.
또한, 구리이온을 제공하는 구리 화합물로서는, 예를 들어 알칼리성 시안화구리, 피롤린산구리나 산성 붕불화구리, 황산구리 등의 수용성 구리염이 바람직하고, 그 중에서도 황산구리 및 황산을 함유하는 황산구리 수용액이 바람직하다.
이것들은, 미리 아세트니트릴과 혼합시킬 수 있다.
본 전해액의 바람직한 구체예로서, 황산구리 수용액과 아세트니트릴을 함유하는 전해액을, 순수(純水)에 의해 희석하여, 목적에 맞춘 원하는 조성 농도로 조정하여 이루어지는 전해액을 들 수 있다.
상기와 같은 물과 아세트니트릴의 혼합 용매를 구리 도금용 전해액으로서 사용함으로써, 유기계 첨가제 및 염화물이온 등의 할로겐 첨가제를 더하지 않은 단순 한 조성의 전해액으로서도, 매우 미세한 구멍이나 홈에 구리를 매립하는 것이 가능해진다.
다만, 유기계 첨가제나 할로겐 첨가제, 그 밖의 첨가제를 적절한 조합으로 더하는 것은 임의이다. 예를 들어 광택제, 착화제, 완충제, 도전제, 유기 화합물(아교, 젤라틴, 페놀 술폰산, 백당 꿀 등), 다가(多價) 알코올, 티타늄 등의 첨가제를 전해액에 첨가하는 것은 가능하다.
(음극)
본 실시예에서 사용하는 음극, 즉 피(被)도금체로 이루어지는 기판의 소재는 특별히 한정되지 않는다. 반도체 디바이스의 기판 재료는, 통상 실리콘웨이퍼 등으로 이루어지는 기판 상에 산화막 등의 절연막을 형성하여 이루어지는 구성의 것이기 때문에, 그것 만으로는 도통이 얻어지지 않고 전기 도금할 수 없다. 그래서, 통상은 상기 절연막 상에 도전성 재료, 예를 들어 구리 등을 스퍼터링 외의 수단에 의해 적층시켜 하지 도전막을 형성하는 것이 일반적이다.
(양극)
본 실시예에서 사용하는 양극 즉 대극(對極)으로서의 소재는 특별히 한정되지 않는다. 예를 들어 구리 외에, 백금, 백금 도금 티타늄 등의 불용성 전극, 그 외의 전극판을 예시할 수 있지만, 그 중에서도 구리가 바람직하다.
(전해 조건 등)
본 실시예에서의 전해 조건 등에 대해서 설명한다.
(아세트니트릴의 양)
전해액 중의 아세트니트릴 농도는, 1vol% 이상으로 제어하는 것이 중요하고, 바람직하게는 5vol% 이상, 특히 10vol% 이상인 것이 바람직하다. 상한값은 특별히 한정하지 않지만, 40vol%정도라고 생각된다.
전해액 중의 아세트니트릴 농도는, 균일 전착성(電着性), 즉 대극과 도금면의 거리가 변화해도 전착성이 변화되지 않는 성질에 영향을 준다. 환언하면, 대극과 도금면의 거리가 변하면 전류 밀도가 변화되기 때문에, 전류 밀도가 변화되어도 전착성이 변화되지 않는 성질에 영향을 준다. 구멍 또는 홈 내로의 전착을 생각하면, 개구부 부근과 구멍 또는 홈의 안쪽에서는 대극으로부터의 거리 및 전류 밀도가 상이하기 때문에, 균일 전착성이 뛰어나면, 더 균일한 두께로 도금막을 형성할 수 있고, 더 적합하게 매립할 수 있게 된다. 이 관점으로부터, 전해액 중의 아세트니트릴 농도는 5vol% 이상인 것이 바람직하고, 특히 10vol% 이상인 것이 더 바람직하다.
(H2SO4 농도)
H2SO4 농도는 적당히 조정할 수 있지만, 통상 0.01㏖/L 이상, 특히 0.1㏖/L∼2㏖/L로 하는 것이 바람직하다.
(+1가(價) 금속(구리)의 전해액 중 농도)
+1가 금속(구리)의 전해액 중 농도, 즉 2개 이상의 가수(價數)를 갖는 금속에서의 가장 저가수 금속의 전해액 중 농도는 0∼0.05㏖/L로 제어하는 것이 중요하고, 그 중에서도 0.02㏖/L보다 낮아지도록 제어하는 것이 특히 바람직하다.
또한, +1가 금속(구리)의 전해액 중 농도의 조절은, 예를 들어 전해액의 순환(+1가 금속(구리)이 함유되지 않은 전해액) 량의 조정이나, 전해 시간의 조정, 불용성 양극의 사용 등에 의해 조절할 수 있다. 다만, 이들 방법에 한정되지는 않는다.
(+2가 금속(구리)의 전해액 중 농도)
+2가 금속(구리)의 전해액 중 농도, 즉 2개 이상의 가수를 갖는 금속에 있어서, 가장 저가수의 금속 이외의 금속의 전해액 중 농도는 전류 밀도에도 따르지만 0.01㏖/L∼0.2㏖/L의 범위로 제어하는 것이 바람직하다.
또한, 본 전해액은, 배선 접속 구멍 또는 배선 홈의 표면에 형성되는 Cu 하지 도전막을 부식하는 성질이 있고, 부식 속도가 커지면 Cu 하지 도전막이 부식되어 전기 도금 시에 충분한 도통이 얻어지지 않아 매립 불량으로 될 가능성이 있다. 본 발명자의 연구 결과, +2가 금속(구리)의 전해액 중 농도는, 부식 속도에 영향을 주고, +2가 금속(구리)의 전해액 중 농도가 높아지면 부식 속도가 커지는 경향이 있기 때문에, 이 관점으로부터, +2가 금속(구리)의 전해액 중 농도는, 더 바람직하게는 0.01∼0.15㏖/L의 범위, 그 중에서도 0.05∼0.10㏖/L의 범위로 제어하는 것이 특히 바람직하다.
(전해 온도)
전해 온도, 즉 전해액의 온도는 특별히 한정되지 않고, 25℃ 이상이면 된다. 그 중에서도, 제조 비용이나 유기 성분의 증발을 적게 하기 위해 25∼45℃로 되도록 제어하는 것이 바람직하다.
(전류 밀도)
전류 밀도는 특별히 한정되지 않지만, 바람직하게는 0.005A/㎠ 이상으로 제어하는 것이 좋다. 상한값은 특별히 한정되지 않지만, 0.5A/㎠정도가 현실적인 상한값이 된다고 생각된다. 더 바람직하게는, 전해 온도에 따라 전류 밀도를 제어하는 것이 바람직하고, 구체적으로는 전해 온도가 25℃ 이상 35℃ 미만일 경우에는 0.005∼0.02A/㎠, 전해 온도가 35℃ 이상일 경우에는 0.02A/㎠ 이상으로 제어하는 것이 바람직하다.
(전해 시간)
전해 시간(통전 시간)은 특별히 한정되지 않는다. 구멍이나 홈의 크기나 형상 등에 따라 적당히 조정하면 된다.
(바람직한 전해 조건)
이상의 점을 종합하면, 바람직한 전해 조건의 일례로서, 전해액 중의 아세트니트릴 농도를 8∼12vol%로 하고, 또한 전해액 중의 +1가 구리 농도를 0∼0.02㏖/L로 하고, 또한 전해액 중의 +2가 구리 농도를 0.05∼0.15㏖/L로 하고, 또한 전해 온도를 25∼45℃로 하고, 또한 전류 밀도를 0.005A/㎠∼0.035A/㎠로 할 수 있다.
(장치)
전기 도금 장치의 구성은 적당히 설계할 수 있고, 특별히 한정되지 않는다. 예를 들어 전해액을 수용하는 도금조를 구비하고, 이 도금조는 전해액 배수부와 전해액 공급부를 구비하고, 도금조 내에는 기판(예를 들어 반도체 웨이퍼)을 유지하는 기판 홀더와, 전원의 양극이 접속된 애노드 전극이 배열 설치되어 이루어지는 전기 도금 장치를 들 수 있다.
(얻어지는 구리 배선의 특징)
본 전해액에 의하면, 유기계 첨가제나 염화물이온 등의 할로겐계 첨가제를 실질적으로 함유하지 않고도, 매우 미세한 구멍 또는 홈(예를 들어 직경 0.15㎛∼0.2㎛이고 깊이 0.7㎛) 내에 보이드나 심 등의 결함을 발생시키지 않고 구리를 매립할 수 있고, 매우 미세한 구리 배선을 형성할 수 있다.
또한, 본 실시예에서 얻어지는 구리 배선은, 순도가 높다는 특징을 갖고 있고, 아세트니트릴을 전해액에 첨가해도, 얻어지는 구리 배선 중에 아세트니트릴이 남지 않는 것도 본 발명의 특징 중 하나이다. 따라서, 불순물의 농도가 낮고, 또한 비저항이 충분히 낮은 구리 박막을 얻을 수 있다.
또한, 본 실시예에서 얻어지는 구리 배선의 배향성은, (111)면이 우선 배향으로 되기 때문에, 일렉트로마이그레이션 내성이 뛰어난 배선으로 되는 것을 기대할 수 있다.
따라서, 본 발명에 의해 형성되는 구리 배선은, 전자 재료, 예를 들어 IC, LSI, CPU 등의 집적 회로나 그것을 실장하는 회로 기판 등의 제조에 유효하게 이용할 수 있다.
[실시예]
이하, 시험 결과(실시예에 상당)에 기초하여 본 발명에 대해서 설명하지만, 본 발명의 범위가 하기 시험 결과에 한정되는 것은 아니다.
(시험 1)
하기 장치를 사용하여, 하기 샘플(피(被)도금체)에 대하여, 표 1에 나타낸 바와 같이 전해 조건을 다양하게 변화시키면서 전기 도금을 행하고, 각 샘플에 대해서 배선 홈 내의 매립성을 비교 검토했다.
도금용 셀에는, 도 2에 나타낸 바와 같이, (주)야마모토 도금 시험기 제 마이크로셀 Model I형을 사용하고, 애노드에는 함인동(含燐銅)을 사용했다.
캐소드에는, 도 3에 나타낸 바와 같이, 표면을 산화막 처리한 실리콘웨이퍼판(11㎜×15㎜×0.8㎜)에, 홈 폭 190㎚, 깊이 700㎚의 배선 홈을, 190㎚ 간격으로 185개 형성하고, 그 표면에 TaN 및 Cu를 순차 스퍼터링하여 Ta배리어층, Cu시드층을 형성한 것을 사용했다.
전류 제어에는 북두전공(주)제(製) 퍼텐쇼스탯(potentiostat)(HA-151)를 사용하고, 약 0.8㎐로 캐소드를 요동(搖動)시키면서, 표 1에 나타내는 조건에서 전기 도금을 행했다.
또한, 전해액은 황산구리 수용액과 아세트니트릴을 혼합한 후, 순수(純水)에 의해 희석하거나, 첨가제를 더하거나 하여, 표 1에 나타내는 조성으로 조제했다.
도금 후 샘플의 매립성은 에스아이아이나노테크놀로지(주)제 수렴 이온빔 가공 관찰 장치/주사형 이온 현미경을 사용하여 단면 관찰하고, 다음의 기준으로 평가하고, 표 1에 나타냈다.
◎: 홈 내로의 구리의 매립률이 거의 100%
○: 홈 내로의 구리의 매립률이 80% 이상 100% 미만
△: 홈 내로의 구리의 매립률이 50% 이상 80% 미만
×: 홈 내로의 구리의 매립률이 50% 미만
[표 1]
Figure 112007047307710-PAT00001
샘플의 매립성이 △ 이하로 평가된 것에 대해서는, 그 원인을 검토했다.
샘플 1 및 2는 Cu(II) 농도가 낮고 일부 수소 발생을 수반하기 때문에, 매립성이 약간 저하됐다고 생각된다.
샘플 4는, 아세트니트릴이 혼합되어 있지 않기 때문에, 균일 전착성이 나쁘고, 매립성이 저하됐다고 생각된다.
샘플 5는, 아세트니트릴 농도가 낮기 때문에, 균일 전착성이 나쁘고, 매립성이 저하됐다고 생각된다.
샘플 8은, 전류 밀도가 높고, 일부 수소 발생을 수반하기 때문에, 매립성이 약간 저하됐다고 생각된다.
샘플 9는, 전류 밀도가 지나치게 높아 수소 발생을 수반하기 때문에, 매립성이 저하됐다고 생각된다.
샘플 14는, Cu(I)의 전해액에서는 균일 전착성이 저하되기 때문에, 매립성이 저하된 것이라고 생각된다.
샘플 15는, Cu(I)가 균일 전착성을 저하시키고, 매립성이 약간 저하된 것이라고 생각된다.
샘플 17은, Cu(II) 농도가 지나치게 높기 때문에, 부식성이 증가하고, 매립성이 저하된 것이라고 생각된다.
샘플 18은, Cl-가 아세트니트릴이 가지는 효과를 저해하고, 매립성이 저하된 것이라고 생각된다.
샘플 22는, MPS(3-메르캅토-1-프로판술포네이트)가 아세트니트릴이 가지는 효과를 저해하고, 매립성이 약간 저하된 것이라고 생각된다.
표 1의 결과로부터, 예를 들어 다음과 같은 점을 알았다.
전해액 중의 아세트니트릴 농도는 1.0vol% 이상으로 제어하는 것이 중요하고, 전해액 중의 염화물이온이나 MPS는 아세트니트릴의 효과를 저해하기 때문에, 실질적으로 함유시키지 않는 것이 바람직함을 알았다. 반대로, 폴리에틸렌글리콜 등의 유기계 첨가제는 첨가해도 매립성은 저해되지 않음을 알았다.
+1가 금속(구리)의 전해액 중 농도는 0.1㏖/L보다 낮아지도록 제어하는 것이 중요하고, 바람직하게는 0∼0.05㏖/L로 제어하는 것이 중요하고, 그 중에서도 0.02㏖/L보다 낮아지도록 제어하는 것이 바람직함을 알았다.
+2가 금속(구리)의 전해액 중 농도는 0.24㏖/L보다 낮아지도록 제어하는 것이 바람직하고, 0.05∼0.1㏖/L의 범위로 제어하는 것이 바람직함을 알았다.
전류 밀도는 40㎃/㎠보다 낮게 설정하는 것이 중요하고, 30㎃/㎠ 이하로 설정하는 것이 바람직함을 알았다.
(시험 2: 헐셀 시험에서의 아세트니트릴 농도 의존성)
(주)야마모토 도금 시험기 제의 헐셀 수조를 사용하고, 음극에 구리판, 양극에 무산소 구리판을 사용하고, 전해액의 아세트니트릴 농도를 변화시키고, 1A의 전류를 10분간 인가함으로써 얻어지는 구리 도금막의 외관을 디지털 카메라로 촬영했다.
이 결과, 전해액 중의 아세트니트릴 농도는 5vol% 이상인 것이 바람직하고, 특히 10vol% 이상인 것이 더 바람직함을 알았다.
(시험 3: 부식 속도에 대한 Cu(II) 농도 의존성)
터프 피치 구리판의 주위를, 노출 면적이 7.5㎠로 되도록 마스킹테이프로 피 복한 것을 부식 속도 측정용 샘플로서 사용했다.
이 부식 측정용 샘플을, H2SO4 농도 0.1㏖/L, 아세트니트릴 농도 11vol%, + 1가 구리이온 농도 0㏖/L이고, +2가 구리이온 농도가 상이한 전해액(21℃)에 12시간 침지시켰다. 12시간 후에 전해액으로부터 취출한 샘플의 침적 전후의 중량 차로부터 부식 속도를 산출했다.
이 결과, Cu(II) 농도, 즉 +2가 구리이온의 전해액 중 농도는 부식 속도에 영향을 주고, +2가 구리이온의 전해액 중 농도가 높아지면 부식 속도가 커진다. 이 관점으로부터, Cu(II) 농도, 즉 +2가 구리이온의 전해액 중 농도는 0.01∼0.15㏖/L의 범위, 그 중에서도 0.05∼0.10㏖/L의 범위로 제어하는 것이 바람직함을 알았다.
물과 아세트니트릴의 혼합 용매를 사용한 구리 도금용 전해액을 사용함으로써, 유기계 첨가제 및 염화물이온 등의 할로겐 첨가제를 더하지 않는 단순한 조성의 전해액일지라도, 매우 미세한 구멍이나 홈(예를 들어 직경 0.15㎛∼0.2㎛, 깊이 0.7㎛) 내에도, 보이드나 심(seam) 등의 결함을 발생시키지 않고 구리를 매립할 수 있다. 따라서, 전해액 성분의 엄밀한 농도 관리를 하지 않아도, 매우 미세한 구리 배선을 형성할 수 있다.
또한, 유기첨가제 등을 함유하는 전해액을 사용하여 전기 도금에 의해 형성한 구리막은, 유기첨가제에 포함되는 카본(C)이 도금막 내에 불순물로서 받아들여 짐으로써 구리막의 순도가 저하되고, 전기 저항의 증대나 신뢰성의 저하를 초래한다고 하지만, 본 발명의 구리 도금용 전해액에 의하면, 유기계 첨가제나 할로겐 첨가제를 함유하지 않는 조성으로 할 수 있으며, 또한 아세트니트릴은 구리막 내에 남지 않기 때문에, 특히 구리 배선의 불순물 농도가 낮고, 전기 저항을 더 낮게 하는 것을 기대할 수 있다. 또한, 본 발명의 구리 도금용 전해액을 사용하여 매립한 구리 배선의 배향성은, (111)면이 우선 배향으로 되기 때문에, 일렉트로마이그레이션 내성이 뛰어난 배선으로 되는 것도 기대할 수 있다.
따라서, 본 발명에 의해 형성한 구리 배선은 집적 회로나, 인쇄 기판 등의 전자 회로 기판에서 특히 적합하게 이용할 수 있다.
또한, 본 발명에서 「전기 도금」은, 이온화한 금속을 함유하는 전해액에 통전(通電)하고, 음극 표면에 도금 금속을 석출시키는 방법을 모두 포함한다.
또한, 본 발명에 있어서, 「X∼Y」(X, Y는 임의의 숫자)라고 기재한 경우, 특별히 한정하지 않는 한 「X 이상 Y 이하」의 의미이고, 「바람직하게는, X보다 크고, Y보다 작은」의 의미를 포함하는 것이다.

Claims (6)

1vol% 이상의 아세트니트릴과, 1vol% 이상의 물을 함유하는 구리 도금용 전해액을 사용하여, 배선 접속 구멍 또는 배선 홈 내에 구리를 전기 도금함으로써, 구리 배선을 형성하는 것을 특징으로 하는 구리 배선의 제조 방법.
제 1 항에 있어서,
물, 아세트니트릴, 황산 및 구리이온을 함유하고, 또한 할로겐이온 및 유기계 첨가제를 실질적으로 함유하지 않는 구리 도금용 전해액을 사용하여 전기 도금하는 것을 특징으로 하는 구리 배선의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
아세트니트릴과 물의 합계량에 대한 아세트니트릴의 혼합 비율이 1∼40vol%로 되도록 제어하여 전기 도금하는 것을 특징으로 하는 구리 배선의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
전해액 중의 Cu(I) 농도가 0∼0.05㏖/L로 되도록 제어하여 전기 도금하는 것을 특징으로 하는 구리 배선의 제조 방법.
제 1 항 또는 제 2 항에 기재된 구리 배선의 제조 방법에 의해 기판에 구리 배선을 형성하여 이루어지는 구성을 구비한 전자 회로 기판 및 집적 회로.
배선 접속 구멍 또는 배선 홈 내에 전기 도금에 의해 구리를 매립할 때에 사용하는 구리 도금용 전해액으로서, 1vol% 이상의 아세트니트릴과, 1vol% 이상의 물을 함유하는 것을 특징으로 하는 구리 도금용 전해액.
KR1020070064357A 2006-08-30 2007-06-28 구리 배선의 제조 방법 및 구리 도금용 전해액 KR20080020460A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006233373A JP4472673B2 (ja) 2006-08-30 2006-08-30 銅配線の製造方法及び銅めっき用電解液
JPJP-P-2006-00233373 2006-08-30

Publications (1)

Publication Number Publication Date
KR20080020460A true KR20080020460A (ko) 2008-03-05

Family

ID=39240065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064357A KR20080020460A (ko) 2006-08-30 2007-06-28 구리 배선의 제조 방법 및 구리 도금용 전해액

Country Status (3)

Country Link
JP (1) JP4472673B2 (ko)
KR (1) KR20080020460A (ko)
TW (1) TW200811998A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170044682A1 (en) * 2014-04-25 2017-02-16 Jcu Corporation High-speed filling method for copper
WO2018016595A1 (ja) * 2016-07-21 2018-01-25 日立化成株式会社 水系電解液、蓄電池、蓄電池システム及び発電システム

Also Published As

Publication number Publication date
JP4472673B2 (ja) 2010-06-02
TW200811998A (en) 2008-03-01
JP2008056968A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4472157B2 (ja) ビアフィリング方法
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
CN102318041B (zh) 用于电沉积铜的工艺，在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
KR101105485B1 (ko) 관통전극형 채움 장치 및 방법
US11434578B2 (en) Cobalt filling of interconnects in microelectronics
US6607654B2 (en) Copper-plating elecrolyte containing polyvinylpyrrolidone and method for forming a copper interconnect
EP2723921A1 (en) Method for copper plating
KR20120070520A (ko) 전기도금방법
US20030070941A1 (en) Apparatus and method for evaluating plating solution and apparatus and method for fabricating electronic device
KR101134610B1 (ko) 동도금용 첨가제 및 이를 이용한 전자회로기판의 제조방법
CN1337064A (zh) 生产集成电路时由高纯铜电镀形成导体结构的方法
JP3124523B2 (ja) 銅メッキ方法
US20050067297A1 (en) Copper bath for electroplating fine circuitry on semiconductor chips
US8268155B1 (en) Copper electroplating solutions with halides
Reid et al. Impact of leveler molecular weight and concentration on damascene copper electroplating
KR20080020460A (ko) 구리 배선의 제조 방법 및 구리 도금용 전해액
US20050126919A1 (en) Plating method, plating apparatus and a method of forming fine circuit wiring
US7918983B2 (en) Substrate plating method and apparatus
KR101221376B1 (ko) 구리도금방법
JP2009132982A (ja) 銅配線の製造方法
JP4226994B2 (ja) 微細回路配線の形成方法並びにこれに用いるめっき液およびめっき装置
JP2003321792A (ja) 銅めっき浴および該めっき浴を用いる微細回路配線形成方法並びにこれに使用する装置
US8114770B2 (en) Pre-treatment method to increase copper island density of CU on barrier layers
TW202122638A (zh) 用於平滑拓樸的鈷化學品
US20080110759A1 (en) Self Terminating Overburden Free Plating (STOP) Of Metals On Patterned Wafers

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application