JP5419167B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP5419167B2
JP5419167B2 JP2010179468A JP2010179468A JP5419167B2 JP 5419167 B2 JP5419167 B2 JP 5419167B2 JP 2010179468 A JP2010179468 A JP 2010179468A JP 2010179468 A JP2010179468 A JP 2010179468A JP 5419167 B2 JP5419167 B2 JP 5419167B2
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor device
back surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010179468A
Other languages
English (en)
Other versions
JP2012038996A (ja
JP2012038996A5 (ja
Inventor
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2010179468A priority Critical patent/JP5419167B2/ja
Priority to CN2011800389423A priority patent/CN103081077A/zh
Priority to US13/814,950 priority patent/US20130140700A1/en
Priority to PCT/JP2011/067847 priority patent/WO2012020689A1/ja
Priority to TW100128435A priority patent/TW201216411A/zh
Publication of JP2012038996A publication Critical patent/JP2012038996A/ja
Publication of JP2012038996A5 publication Critical patent/JP2012038996A5/ja
Application granted granted Critical
Publication of JP5419167B2 publication Critical patent/JP5419167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ＴＳＶ構造を有する半導体装置の製造方法および半導体装置に関する。
近年、半導体ＬＳＩの超高密度化に応じて、デバイスを三次元的に構成するためにＴＳＶ（Through Silicon Via、シリコン貫通電極）構造、即ち半導体装置（半導体チップまたは半導体ウエーハ）内を貫通するように貫通電極を設け、この貫通電極の端部を他の半導体装置の電極に接続して三次元構造を形成する技術が採用されるようになっている。
ＴＳＶ構造においては、複数枚の半導体装置を積層させた場合に、半導体装置間の接続を貫通電極を介して行うため、接続のためのボンディングパッドやインターポーザ層等が不要となり、半導体装置をより小型化することができる。
ここで、ＴＳＶ構造を有する半導体装置においては、装置のさらなる薄型化を図るため、回路を形成したシリコン基板（ウエーハ）に必要な穴を多数開けて、その中にＴＳＶとしてＣｕやＷの電極金属柱を形成し、その後ウエーハ裏面からエッチング等の加工を行うことにより、ウエーハを薄くするとともに、裏面から電極金属柱を突出させる場合がある（特許文献１）。
特開２０１０−１１４１５５号公報
しかしながら、上記した加工では基板を薄くすることはできるものの、その際に基板の反りが発生しやすくなるという問題があった。
本発明は上記問題に鑑みてなされたものであり、その技術的課題は、基板を薄くしてもその反りを防止することが可能な、ＴＳＶ構造を有する半導体装置の製造方法を提供することにある。
上記した課題を解決するため、本発明の第１の態様は、半導体基板の表面に半導体素子を集積させて回路の全部又は一部を形成する工程（ａ）と、前記半導体基板の表面から穴を開ける工程（ｂ）と、前記穴の内表面に絶縁膜およびバリア膜（後に形成する導電性金属に対するバリア作用を持つ膜）を形成する工程（ｃ）と、前記バリア膜の内表面に、前記穴を埋めるように導電性金属を形成する工程（ｄ）と、その後前記半導体基板の裏面を加工して前記半導体基板の厚さを減少させ、前記導電性金属、前記バリア膜、および前記絶縁膜を前記裏面から突出させる工程（ｅ）と、その後、前記半導体基板の裏面にＳｉＣＮ膜を設ける工程（ｆ）と、を有することを特徴とする半導体装置の製造方法である。
本発明の第２の態様は、表面に半導体素子が形成された半導体基板と、前記半導体基板を貫通して一部が裏面から突出するように設けられた貫通電極と、前記裏面を覆うように設けられたＳｉＣＮ膜と、を有することを特徴とする半導体装置である。
本発明によれば、基板を薄くしてもその反りを防止することが可能な、ＴＳＶ構造を有する半導体装置の製造方法を提供することができる。
半導体装置１００を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 半導体装置１００の製造工程を示す断面図である。 ＳｉＣＮ膜２０の組成と物性（内部応力）との関係を示す図である。
以下、図面を参照して本発明に好適な実施形態を詳細に説明する。
まず、図１を参照して本実施形態に係る半導体装置１００の構成について説明する。
図１に示すように、半導体装置１００はシリコン基板等の基板１を有し、基板１の表面にはＤＲＡＭやフラッシュメモリなどのＬＳＩ構造である回路２が、図示しない半導体素子を集積させることにより形成されている。
また、半導体装置１００には、基板１を貫通するようにして貫通電極３１（ＴＳＶ）が形成されており、貫通電極３１の一部は基板１の裏面（回路２が形成された面の反対側の面）から突出している。
貫通電極３１は、Ｃｕ等の導電性金属で形成された柱状のプラグ１３と、プラグ１３を覆うように形成されたＴａＮ等のバリア膜１２を有している。
さらに、貫通電極３１と基板１の間には、貫通電極３１を覆うように、かつ基板１と接するようにＳｉ３Ｎ４等の絶縁膜１１が設けられている。
一方、基板１の裏面には、当該裏面を覆うようにしてＳｉＣＮ膜２０が形成されている。
ＳｉＣＮ膜２０は基板の裏面に設けられた基板１の反りを生じないパッシベーション膜である。一般にパッシベーション膜としてはシリコン酸化膜や窒化シリコン膜が用いられているが、それらは薄い基板に反りを生ぜしめるという問題がある。詳細は後述するが、ＳｉＣＮ膜２０は、膜中のＣ量によって内部応力が変わるため、成膜時のＣ量を制御することでウエーハの反りを実質的に０にすることができる。
次に、図２〜図１０を参照して半導体装置１００の製造方法について説明する。
まず、図２に示すような基板１を用意する。
前述のように、基板１としてはシリコン基板等を用い、図示しない半導体素子を集積させて表面に回路の全部又は一部２を形成する。
ここでは、基板１として厚さ７７５μｍのシリコン基板を用意し、その表面に半導体素子を集積させてＤＲＡＭやフラッシュメモリなどのＬＳＩ構造の回路２を形成した。
次に、図３に示すように、基板１のＴＳＶ構造（貫通電極３１）を形成する部分に、表面から所定の数の穴１０を形成する。
ここでは、穴１０の径は１０μｍ×１０μｍ程度のものとし、深さは４０μｍ〜５０μｍ程度とした。
穴開けは例えばエッチングで行う。具体的には、穴開けエッチングは２．４５ＧＨｚマイクロ波励起ＲＬＳＡプラズマ・エッチャや９１５ＭＨｚマイクロ波励起ＭＳＥＰ（Metal Surfacewave Excitation Plasma）プラズマ・エッチャを用いて行う。
これらのエッチャは、チャンバの内壁表面を非水溶液の陽極酸化によるＡｌ２Ｏ３膜で覆われているから、水分を全く出さない。レジストの有機溶媒や水分を予め全部抜いておけば、レジストとＳｉのエッチング選択比は５０〜１００になる。したがって、レジストの膜厚は２μｍ程度の薄さでよく、それだけ解像度を上げることができる。
次に、図４に示すように、穴１０の内表面に絶縁膜１１を形成する。絶縁膜１１の形成方法としては、Ｓｉを直接窒化し、その上に窒化シリコン膜をＣＶＤ形成する方法が挙げられる。
この場合、直接窒化は、９１５ＭＨｚマイクロ波励起の１段シャワープレートのＭＳＥＰプラズマ処理装置を用い、シャワープレートからＡｒガスおよびＮＨ３ガスの混合ガスを流して行う。次に、この窒化シリコン上にＣＶＤ（Chemical Vapor Deposition）によってＳｉ３Ｎ４膜を形成する。
このＣＶＤは、９１５ＭＨｚマイクロ波励起の２段シャワープレートのＭＳＥＰプラズマ処理装置を用い、上段シャワープレートからＡｒガスおよびＮＨ３ガスの混合ガスを流し、下段シャワープレートからはＡｒガスおよびＳｉＨ４ガスの混合ガスを流して行う。
次に、図５に示すように、絶縁膜１１の内表面にバリア膜１２を形成する。ここでは、絶縁膜１１の形成に用いたものと同じく、９１５ＭＨｚマイクロ波励起の２段シャワープレートのＭＳＥＰプラズマ処理装置を用い、上段シャワープレートからＡｒガスおよびＮＨ３ガスの混合ガスを流し、下段シャワープレートからはＴａＣｌ３等のガスを流して、Ｓｉ３Ｎ４膜上にバリア膜１２として、ＴａＮ膜をＣＶＤ形成した。このバリア膜１２は、後に成膜するＣｕが半導体基板へ拡散するのを防止する導電性バリア膜である。
次に、図６に示すように、穴１０内に穴１０を埋めるようにプラグ１３を形成する。ここではＴａＮ膜（バリア膜１２）に電流を流し、ＴａＮ膜をシード膜としてＴａＮ膜の内表面にＣｕの電気めっきを行い、プラグ１３として、Ｃｕの金属柱（ＴＳＶ電極）を形成した。
このようにして、それぞれの穴１０にＴＳＶ電極（貫通電極３１）が形成される。
次に、図７に示すように、基板１の裏面側からエッチングを行って、基板１の厚さを所定の厚さまで薄くし、さらにＴａＮ膜１２および絶縁膜１１で覆われたＴＳＶ電極（プラグ１３）の底面側の一部を基板１の裏面から突出（露出）させる。
エッチングは、基板１の表面側を多孔質のガラス基板３３（東京応化製）に貼り付け、ＨＦ／ＨＮＯ３／ＣＨ３ＣＯＯＨ／Ｈ２Ｏ溶液を用いた超高速ウエットエッチングで、７７５μｍのシリコン基板１の裏面側を、７５０μｍ／ｍｉｎの速度で、約１分間エッチングした。基板１の厚さは、この結果２０μｍ〜３０μｍ程度になる。この時、Ｓｉ３Ｎ４膜（絶縁膜１１）はエッチングされないから、ウエットエッチングだけで基板１を薄くすることができる。
図７から明らかなように、２０μｍ〜３０μｍの薄さになった基板１の裏面側にはＴａＮ膜（バリア膜１２）およびＳｉ３Ｎ４膜（絶縁膜１１）で覆われたＣｕのプラグ１３の底面側が突出している。
次に、図８に示すように、基板１の裏面にＳｉＣＮ膜２０をＣＶＤで成膜する。
具体的には、ＳｉＣＮ膜２０は、９１５ＭＨｚマイクロ波励起の２段シャワープレートのＭＳＥＰプラズマ処理装置を用い、上段シャワープレートからＡｒガスおよびＮＨ３ガスの混合ガスを流し、下段シャワープレートからはＡｒガス、ＳｉＨ４ガス、およびＳｉＨ（ＣＨ３）３ガスの混合ガスを流して１００℃程度の温度で成膜される。
この結果、ウエーハ（基板１）の反りを完全に制御できる。
即ち、ＳｉＣＮは、Ｃ量を１０原子％前後にすることで内部応力が正から負に変わるので、Ｃ量を制御することでウエーハの反りをゼロにする条件を見つけることができる。
具体的には、ＳｉＣＮ膜２０の内部応力は、図１０の白矢印に示すように、例えばＳｉＨ（ＣＨ３）３ガスの濃度を調節することにより（すなわち、膜中のＣ含有量を調節することにより）、実質的に０にすることが可能である。
ＳｉＣＮの組成としては、窒化珪素Ｓｉ３Ｎ４にＣを１０％弱含有（添加）させたものが最もよいが、Ｃを２原子％〜４０原子％添加させた組成でもよい。
また、ＳｉＣＮは、パッシベーション膜としての特性が優れているばかりでなく、熱伝導性に優れているという特徴がある。ＳｉＯ２では熱伝導率が１．４Ｗ／ｍ／ケルビンであるのに対して、ＳｉＣＮは７０Ｗ／ｍ／ケルビンと圧倒的に大きい。
そのため、基板１の裏面にＳｉＣＮ膜２０を形成することにより、上記のように、完全な保護膜機能とウエーハの反りの制御とを両立させることが出来る。
なお、ＳｉＣＮを形成する際には、図８に示すように、ＴａＮ膜（バリア膜１２）およびＳｉ３Ｎ４膜（絶縁膜１１）で覆われたＣｕのプラグ１３の突出部表面にもＳｉＣＮ膜２０が形成される。
その後、ガラス基板３３からウエーハ（基板１）を剥がす。なお、ガラス基板３３は、そのままではウエットエッチング用のＨＦ／ＨＮＯ３／ＣＨ３ＣＯＯＨ／Ｈ２Ｏ溶液で少しずつエッチングされるので、その露出面を、ＣｅＯ２を添加したＹ２Ｏ３を塗布し７００℃程度で焼成した図示しない保護膜で覆い、エッチング止めとしておく。
また、ガラス基板３３を剥がす前に、図９に示すように、基板１の裏面側において、ＳｉＣＮ膜２０（シリコン基板裏面に形成された部分）の表面にレジストを塗布して、貫通電極３１の表面（基板１の裏面から突出したバリア膜１２の表面）を覆っているＳｉＣＮ膜２０およびＳｉ３Ｎ４膜（絶縁膜１１）をエッチングして除去しておく。
以上の工程により図１に示す半導体装置１００が完成する。
このように、本実施形態によれば、半導体装置１００は、基板１に穴１０を開け、穴１０内に絶縁膜１１、バリア膜１２、プラグ１３を形成し、基板１の裏面をエッチングすることにより基板１を薄くして絶縁膜１１、バリア膜１２、プラグ１３を突出させた後に、基板１の裏面にＳｉＣＮ膜２０を形成することにより製造される。
そのため、本発明のＴＳＶ構造を有する半導体装置の製造方法では、エッチングにより基板１を薄くした場合であっても、基板１の反りを防止できる。
上述した実施形態では、本発明を、表面にＤＲＡＭやフラッシュメモリが形成されたシリコン基板を用いた半導体装置１００に適用した場合について説明したが、本発明は何らこれに限定されることなく、全てのＴＳＶ構造に適用することができる。
１ 基板
２ 回路（ＬＳＩ構造）
１０ 穴
１１ 絶縁膜
１２ バリア膜（ＴａＮ膜）
１３ プラグ（導電性金属）
２０ ＳｉＣＮ膜
３１ 貫通電極
３３ ガラス基板
１００ 半導体装置

Claims (2)

  1. 半導体基板の表面に半導体素子を集積させて回路の少なくとも一部を形成する工程（ａ）と、
    前記半導体基板の表面から穴を開ける工程（ｂ）と、
    前記穴の内表面に絶縁膜およびバリア膜を形成する工程（ｃ）と、
    前記バリア膜の内表面に、前記穴を埋めるように導電性金属を形成する工程（ｄ）と、
    その後前記半導体基板の裏面を加工して前記半導体基板の厚さを減少させ、前記導電性金属、前記バリア膜、および前記絶縁膜を前記裏面から突出させる工程（ｅ）と、
    その後、前記半導体基板の裏面にＣを２原子％〜４０原子％添加した組成のＳｉＣＮ膜を設ける工程（ｆ）と、
    を有することを特徴とする半導体装置の製造方法。
  2. 表面に回路が形成された半導体基板と、
    前記半導体基板を貫通して一部が裏面から突出するように設けられた貫通電極と、
    前記裏面を覆うように設けられ、Ｃを２原子％〜４０原子％添加した組成を有するＳｉＣＮ膜と、を有することを特徴とする半導体装置。
JP2010179468A 2010-08-10 2010-08-10 半導体装置の製造方法および半導体装置 Expired - Fee Related JP5419167B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010179468A JP5419167B2 (ja) 2010-08-10 2010-08-10 半導体装置の製造方法および半導体装置
CN2011800389423A CN103081077A (zh) 2010-08-10 2011-08-04 半导体装置的制造方法及半导体装置
US13/814,950 US20130140700A1 (en) 2010-08-10 2011-08-04 Method of manufacturing a semiconductor device and semiconductor device
PCT/JP2011/067847 WO2012020689A1 (ja) 2010-08-10 2011-08-04 半導体装置の製造方法および半導体装置
TW100128435A TW201216411A (en) 2010-08-10 2011-08-09 Method of manufacturing a semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010179468A JP5419167B2 (ja) 2010-08-10 2010-08-10 半導体装置の製造方法および半導体装置

Publications (3)

Publication Number Publication Date
JP2012038996A JP2012038996A (ja) 2012-02-23
JP2012038996A5 JP2012038996A5 (ja) 2013-07-11
JP5419167B2 true JP5419167B2 (ja) 2014-02-19

Family

ID=45567658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010179468A Expired - Fee Related JP5419167B2 (ja) 2010-08-10 2010-08-10 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US20130140700A1 (ja)
JP (1) JP5419167B2 (ja)
CN (1) CN103081077A (ja)
TW (1) TW201216411A (ja)
WO (1) WO2012020689A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8940637B2 (en) * 2012-07-05 2015-01-27 Globalfoundries Singapore Pte. Ltd. Method for forming through silicon via with wafer backside protection
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
US9034752B2 (en) * 2013-01-03 2015-05-19 Micron Technology, Inc. Methods of exposing conductive vias of semiconductor devices and associated structures
CN103426864B (zh) * 2013-08-26 2016-08-10 华进半导体封装先导技术研发中心有限公司 适用于转接板的tsv结构及其制备方法
CN105990166B (zh) * 2015-02-27 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
TWI587458B (zh) * 2015-03-17 2017-06-11 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
CN105428311A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv背部露头的工艺方法
TWI605557B (zh) * 2015-12-31 2017-11-11 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
CN107305840B (zh) * 2016-04-25 2020-05-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10396012B2 (en) 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) * 2016-05-27 2017-10-10 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9997452B1 (en) 2017-01-27 2018-06-12 Micron Technology, Inc. Forming conductive plugs for memory device
CN108735744B (zh) 2017-04-21 2021-02-02 联华电子股份有限公司 半导体存储装置以及其制作方法
CN109994422B (zh) * 2017-12-29 2021-10-19 江苏长电科技股份有限公司 Tsv封装结构及其制备方法
KR20220048690A (ko) 2020-10-13 2022-04-20 삼성전자주식회사 반도체 장치 제조 방법
CN115588619A (zh) * 2021-07-05 2023-01-10 长鑫存储技术有限公司 微凸块及其形成方法、芯片互连结构及方法
US20230352369A1 (en) * 2022-04-28 2023-11-02 Invensas Bonding Technologies, Inc. Through-substrate vias with metal plane layers and methods of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606713B2 (ja) * 2002-10-17 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4492196B2 (ja) * 2004-04-16 2010-06-30 セイコーエプソン株式会社 半導体装置の製造方法、回路基板、並びに電子機器
JP4500961B2 (ja) * 2004-06-07 2010-07-14 国立大学法人九州工業大学 薄膜形成方法
JP4783906B2 (ja) * 2004-11-30 2011-09-28 国立大学法人九州工業大学 パッケージングされた積層型半導体装置及びその製造方法
JP2006269580A (ja) * 2005-03-23 2006-10-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
JPWO2011013600A1 (ja) * 2009-07-31 2013-01-07 国立大学法人東北大学 半導体装置、半導体装置の製造方法、及び表示装置

Also Published As

Publication number Publication date
CN103081077A (zh) 2013-05-01
US20130140700A1 (en) 2013-06-06
JP2012038996A (ja) 2012-02-23
TW201216411A (en) 2012-04-16
WO2012020689A1 (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5419167B2 (ja) 半導体装置の製造方法および半導体装置
CN105870102B (zh) 镶嵌结构的结构和形成方法
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
TWI452658B (zh) 包含多變側壁輪廓的穿基板導孔
US20120074582A1 (en) Device with through-silicon via (tsv) and method of forming the same
JP2006352124A (ja) 半導体デバイスおよびその構造体の製造方法
TWI653691B (zh) 接合結構及其形成方法
US9929096B2 (en) Method for capping Cu layer using graphene in semiconductor
US9640427B2 (en) Semiconductor structure and fabrication method thereof
JP2013520830A (ja) ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2001210627A (ja) エッチング方法、半導体装置及びその製造方法
JP2009295851A (ja) 半導体装置及びその製造方法
WO2011055825A1 (ja) シリコン貫通ビアプロセスにおけるシリコン基板裏面エッチング用エッチング液及びこれを用いたシリコン貫通ビアを有する半導体チップの製造方法
US20100330811A1 (en) Method for forming via holes
JP5141761B2 (ja) 半導体装置及びその製造方法
TWI512890B (zh) Semiconductor device and manufacturing method thereof
CN106328583B (zh) Cvd金属晶种层
JP2008010534A (ja) 半導体装置およびその製造方法
JP2006128541A (ja) 電子デバイスの製造方法
JP2005038942A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
US7915735B2 (en) Selective metal deposition over dielectric layers
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20080251931A1 (en) Multi cap layer and manufacturing method thereof
JP2014157906A (ja) 半導体装置の製造方法及び半導体装置
JP2006351732A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

LAPS Cancellation because of no payment of annual fees