CN115588619A - 微凸块及其形成方法、芯片互连结构及方法 - Google Patents

微凸块及其形成方法、芯片互连结构及方法 Download PDF

Info

Publication number
CN115588619A
CN115588619A CN202110756416.6A CN202110756416A CN115588619A CN 115588619 A CN115588619 A CN 115588619A CN 202110756416 A CN202110756416 A CN 202110756416A CN 115588619 A CN115588619 A CN 115588619A
Authority
CN
China
Prior art keywords
silicon
layer
chip
silicon substrate
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110756416.6A
Other languages
English (en)
Inventor
范增焰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110756416.6A priority Critical patent/CN115588619A/zh
Priority to PCT/CN2021/117234 priority patent/WO2023279516A1/zh
Priority to US17/650,844 priority patent/US20230005869A1/en
Publication of CN115588619A publication Critical patent/CN115588619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例提供一种微凸块及其形成方法、芯片互连结构及方法，其中，微凸块的形成方法包括：提供芯片，所述芯片至少包括硅衬底和贯穿所述硅衬底的硅通孔；在所述硅通孔中形成导电层，其中，所述导电层在第一方向上具有第一预设尺寸，所述第一方向为所述硅衬底的厚度方向；在所述硅通孔中的所述导电层的表面形成连接层；其中，所述连接层在所述第一方向上具有第二预设尺寸；所述第一预设尺寸与所述第二预设尺寸之和等于所述硅通孔在所述第一方向上的初始尺寸；处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块。通过本申请，可以实现制备具有小尺寸和小间距的微凸块。

Description

微凸块及其形成方法、芯片互连结构及方法
技术领域
本申请涉及半导体技术领域，涉及但不限于一种微凸块及其形成方法、芯片互连结构及方法。
背景技术
在半导体封装工艺中，通常利用倒装芯片接合工艺将芯片与基板或者芯片与芯片进行接合。相关技术中，通常采用铜柱凸块(Copper Pillar bump)来实现芯片与基板之间或者芯片与芯片之间的结合。铜柱凸块技术是在芯片的表面制作焊接凸块，使芯片具备较佳的导电、导热和抗电子迁移能力的一种技术。采用铜柱凸块进行封装，不仅可以缩短连接电路的长度，减小芯片封装面积和体积，实现微型化，而且还可以提高芯片封装模组的性能。
然而，随着芯片集成度的不断增加，相邻凸块之间的间距也越来越小，相关技术中的铜柱凸块技术，由于自身工艺的局限性，不能实现小间距和小尺寸的要求。
发明内容
有鉴于此，本申请实施例提供一种微凸块及其形成方法、芯片互连结构及方法。
第一方面，本申请实施例提供一种微凸块的形成方法，包括：
提供芯片，所述芯片至少包括硅衬底和贯穿所述硅衬底的硅通孔；
在所述硅通孔中形成导电层，其中，所述导电层在第一方向上具有第一预设尺寸，所述第一方向为所述硅衬底的厚度方向；
在所述硅通孔中的所述导电层的表面形成连接层；其中，所述连接层在所述第一方向上具有第二预设尺寸；所述第一预设尺寸与所述第二预设尺寸之和等于所述硅通孔在所述第一方向上的初始尺寸；
处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块。
在一些实施例中，在形成所述导电层之前，所述方法还包括：
在所述硅通孔的内壁沉积绝缘材料，形成绝缘层；
在所述绝缘层的表面沉积阻挡材料，形成阻挡层；
在所述阻挡层的表面沉积种子材料，形成种子层。
在一些实施例中，所述在所述硅通孔中形成导电层，包括：
采用电化学沉积工艺，在所述硅通孔中的所述种子层的表面电镀导电材料，形成所述导电层；
其中，所述导电材料与所述种子材料相同。
在一些实施例中，所述在所述硅通孔中的所述导电层的表面形成连接层，包括：
在所述硅通孔中的所述导电层和所述种子层的表面沉积焊接材料，形成所述连接层；
其中，所述焊接材料包括镍金导电材料或者焊锡膏。
在一些实施例中，所述硅衬底的第一面形成有所述绝缘层、所述阻挡层和所述种子层；所述方法还包括：
在形成所述连接层之后，对所述硅衬底的第一面进行化学机械抛光处理，以去除所述硅衬底第一面的所述绝缘层、所述阻挡层和所述种子层。
在一些实施例中，所述处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块，包括：
以所述硅衬底的第一面为刻蚀起点，去除具有所述第二预设尺寸的硅衬底，保留位于所述连接层侧壁的所述绝缘层、所述阻挡层和所述种子层，暴露出具有所述第二预设尺寸的连接层，形成与所述硅通孔对应的微凸块。
在一些实施例中，所述处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块，包括：
以所述硅衬底的第一面为刻蚀起点，去除具有所述第二预设尺寸的硅衬底和位于所述连接层侧壁的所述绝缘层、所述阻挡层和所述种子层，暴露出具有所述第二预设尺寸的连接层，形成与所述硅通孔对应的微凸块。
在一些实施例中，所述提供芯片，包括：
提供所述硅衬底；
以所述硅衬底的第一面为刻蚀起点，刻蚀所述硅衬底，形成贯穿所述硅衬底的所述硅通孔；
其中，所述硅通孔在第二方向上的尺寸小于15微米，且相邻两个硅通孔之间的间距小于20微米；所述第二方向垂直于所述第一方向。
在一些实施例中，所述形成贯穿所述硅衬底的硅通孔，包括：
在所述硅衬底的第一面形成第一光阻层；
图形化所述第一光阻层，形成窗口，所述窗口暴露出所述硅衬底的第一面；
通过所述窗口，刻蚀所述硅衬底，形成贯穿所述硅衬底的硅通孔。
在一些实施例中，所述芯片还包括：
位于所述硅衬底的第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；其中，所述硅衬底的第一面和所述硅衬底的第二面为所述硅衬底沿所述第一方向上相对的两个面；
所述硅通孔和所述金属互连线共同用于将所述硅衬底的第一面的信号传输至所述硅衬底的第二面。
在一些实施例中，位于所述介质层中的所述金属互连线通过以下方式形成：
在所述硅衬底的第二面沉积介质材料，形成所述介质层；
在所述介质层的表面形成图形化的第二光阻层；
通过所述第二光阻层，刻蚀所述介质层，形成位于所述介质层中的互连孔；
在所述互连孔中填充导电材料，形成位于所述介质层中的所述金属互连线。
在一些实施例中，所述芯片还包括位于所述硅衬底第二面的焊垫；
所述焊垫的第一端连接所述芯片的内部电路，所述焊垫的第二端连接所述介质层中的金属互连线；所述金属互连线还用于引出所述硅衬底的第二面的信号。
第二方面，本申请实施例提供一种微凸块，所述微凸块通过上述微凸块的形成方法形成；
所述微凸块位于芯片的硅通孔结构中，且所述微凸块至少用于实现两个芯片之间的互连。
在一些实施例中，所述芯片包括贯穿所述芯片硅衬底的硅通孔；
所述硅通孔与所述微凸块对应，且所述微凸块在垂直于第一方向上的尺寸小于所述硅通孔在垂直于所述的第一方向上的尺寸；
其中，所述第一方向为所述硅衬底的厚度方向。
在一些实施例中，所述微凸块在第二方向上的尺寸小于15微米，且相邻两个微凸块之间的间距小于20微米，其中，所述第二方向垂直于所述第一方向。
第三方面，本申请实施例提供一种芯片互连方法，包括：
提供至少两个芯片；所述芯片包括沿所述芯片第一面进行开口的硅通孔和位于所述芯片第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；所述第一面和所述第二面为所述芯片沿所述芯片厚度方向上的相对的两个面；
在所述芯片的所述硅通孔的对应位置，通过上述微凸块的形成方法形成位于所述芯片第一面的微凸块；
在所述芯片中的所述金属互连线的暴露面进行植球，形成位于所述芯片第二面的键合凸块；
将所述至少两个芯片中第一芯片第一面的所述微凸块与所述至少两个芯片中第二芯片第二面的所述焊接凸块进行对准和键合，以实现通过所述微凸块实现所述至少两个芯片之间的互连。
第四方面，本申请实施例提供一种芯片互连结构，包括：
至少两个芯片；所述芯片包括沿所述芯片第一面进行开口的硅通孔和位于所述芯片第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；所述第一面和所述第二面为所述芯片沿所述芯片厚度方向上的相对的两个面；
位于所述芯片第一面的微凸块，其中，所述微凸块与所述硅通孔连接；所述微凸块通过上述微凸块的形成方法形成；
位于所述芯片第二面的键合凸块；其中，所述键合凸块与所述金属互连线连接；
所述至少两个芯片中第一芯片第一面的所述微凸块与所述至少两个芯片中的第二芯片第二面的所述焊接凸块电连接。
本申请实施例提供的微凸块及其形成方法、芯片互连结构及方法，其中，微凸块的形成方法包括：提供芯片，芯片至少包括硅衬底和贯穿硅衬底的硅通孔；在硅通孔中形成导电层，在硅通孔中的导电层的表面形成连接层；处理硅衬底，暴露出连接层，形成与硅通孔对应的微凸块。本申请实施例中由于形成微凸块的连接层形成于硅通孔中，通过去除硅衬底，暴露出连接层，即可形成与硅通孔对应的微凸块，如此，可以实现制备具有小尺寸和小间距的微凸块。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为相关技术中采用TSV技术进行封装的芯片的剖面结构示意图；
图2为本申请实施例提供的微凸块形成方法的一种可选的流程示意图；
图3a～3k为本申请实施例提供的形成微凸块的流程图；
图4为本申请实施例提供的芯片和微凸块的一种可选的结构示意图；
图5为本申请实施例提供的芯片互连方法的一种可选的流程示意图；
图6为本申请实施例提供的芯片互连结构的一种可选的结构示意图；
附图标记说明如下：
101/301/401/6013—介质层；102/3011/4011—金属互连线；103—铜柱凸块；1031—铜柱；1032—锡块；104/305/4001/6011/6012—硅通孔；300/400—硅衬底；301—介质层；302—焊垫；303—内部电路；304—第一光阻层；3041—窗口；306—绝缘层；307—阻挡层；308—种子层；309—导电层；310—连接层；50/71—微凸块；601/602—芯片；72—键合凸块。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
在说明本申请实施例的微凸块(Micro bump)之前，首先，对相关技术中的铜柱凸块进行介绍。
相关技术中，通常采用铜柱凸块来实现芯片与基板之间或者芯片与芯片之间的结合。图1为相关技术中采用TSV技术进行封装的芯片的剖面结构示意图，如图1所示，芯片的第一面(如图1中示出的A面)形成有位于介质层101中的金属互连线102，金属互连线102用于引出芯片第一面的信号；芯片的第二面(如图1中示出的B面)形成有铜柱凸块103，铜柱凸块103由铜柱1031和用于焊接的锡块1032两部分形成，且铜柱凸块103的位置与芯片中的硅通孔104的位置对应。从图1中可以看出，相关技术中的铜柱凸块的尺寸D1大于硅通孔的尺寸D2。
随着芯片集成度不断增加，相邻凸块之间的间距也越来越小，而相关技术中形成的铜柱凸块的尺寸较大，无法实现凸块间距小于20微米，因此，不能满足当前芯片堆叠技术中对于小间距和小尺寸的微凸块的要求。
基于相关技术中存在的上述问题，本申请实施例提供一种微凸块的形成方法。通常芯片通过硅通孔(Through Silicon Via，TSV)技术将信号从芯片的正面传输到芯片的背面，而芯片与芯片之间的直接堆叠需要通过微凸块互连。图2为本申请实施例提供的微凸块形成方法的一种可选的流程示意图，如图2所示，所述方法包括以下步骤：
步骤S201、提供芯片，所述芯片至少包括硅衬底和贯穿所述硅衬底的硅通孔。
芯片的内部形成有各种有源器件和电路，用于实现各种功能各样的功能。本申请实施例中，芯片至少包括硅衬底。
硅通孔是形成在芯片内部，且贯穿芯片硅衬底的通孔，硅通孔内部填充导电材料，用于实现将芯片正面的信号传输至芯片的背面。
所述硅衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略硅衬底顶表面和底表面的平整度的情况下，定义垂直硅衬底顶表面和底表面的方向，即硅衬底的厚度方向为第一方向。在硅衬底顶表面和底表面内(即硅衬底所在的平面)，定义任意一个方向为第二方向。这里，所述第一方向垂直于所述第二方向。本申请实施例中，定义所述第一方向为X轴方向，定义所述第二方向为Y轴方向。
步骤S202、在所述硅通孔中形成导电层。
其中，所述导电层在第一方向上具有第一预设尺寸，所述第一方向为所述硅衬底的厚度方向。
在一些实施例中，导电层的导电材料可以是金属铜或者金属钨。
在其它实施例中，在所述硅通孔中形成所述导电层之前，可以先在所述硅通孔中形成绝缘层、阻挡层和种子层。其中，绝缘层的材料可以是SiO2；阻挡层的材料可以是金属钽或者氮化钽；所述种子层材料可以是金属钨、钴、铜、铝或其任何组合。
步骤S203、在所述硅通孔中的所述导电层的表面形成连接层。
其中，所述连接层在所述第一方向上具有第二预设尺寸；所述第一预设尺寸与所述第二预设尺寸之和等于所述硅通孔在所述第一方向上的初始尺寸。
本申请实施例中，所述连接层用于形成后续的微凸块。
步骤S204、处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块。
本申请实施例中，处理硅衬底是指刻蚀硅衬底或者对硅衬底进行减薄处理，以暴露出连接层。这里，刻蚀硅衬底可以是采用干法刻蚀工艺刻蚀硅衬底，所述干法刻蚀工艺可以是等离子体刻蚀工艺，反应离子刻蚀工艺或者离子铣工艺。
需要说明的是，本申请实施例中，处理硅衬底，暴露出所述连接层包含两种含义：一是处理硅衬底，完全暴露出所述连接层；二是处理硅衬底，暴露出部分所述连接层。
本申请实施例中，形成与硅通孔对应的微凸块，一方面是指形成的微凸块的位置与硅通孔对应，即每个硅通孔的位置都会对应形成一个微凸块；另一方面由于本申请实施例中的微凸块形成于硅通孔内部，因此，形成的微凸块的尺寸小于或者等于硅通孔的尺寸。
本申请实施例提供的微凸块的形成方法，由于形成微凸块的连接层形成于硅通孔中，通过去除硅衬底，暴露出连接层，即可形成与硅通孔对应的微凸块，如此，可以实现制备具有小尺寸和小间距的微凸块。
图3a～3k为本申请实施例提供的形成微凸块的流程示意图，接下来请参考图3a～3k对本申请实施例提供的微凸块的形成方法进一步地详细说明。
首先，可以参考图3a～3d，执行步骤S201、提供芯片，所述芯片至少包括硅衬底和贯穿所述硅衬底的硅通孔。
本申请实施例中，所述芯片包括硅衬底和沿所述硅衬底的第一面进行开口的硅通孔，所述芯片还包括位于所述硅衬底第二面的介质层，所述介质层中形成有与所述硅通孔连接的金属互连线。所述硅通孔和所述金属互连线共同用于将所述硅衬底的第一面(即芯片的第一面)的信号传输至所述硅衬底的第二面(即芯片的第二面)，或者，将所述硅衬底第二面(即芯片的第二面)的信号传输至硅衬底的第一面(即芯片的第一面)。所述硅衬底的第一面和所述硅衬底的第二面为所述硅衬底沿第一方向上相对的两个面。所述第一方向为硅衬底的厚度方向。
在一些实施例中，所述芯片还包括位于所述硅衬底第二面的焊垫；所述焊垫的第一端连接所述芯片的内部电路，所述焊垫的第二端连接所述介质层中的金属互连线；所述金属互连线还用于引出所述硅衬底的第二面(即芯片的第二面)的信号。
在一些实施例中，位于所述介质层中的所述金属互连线通过以下方式形成：
在所述硅衬底的第二面沉积介质材料，形成所述介质层。
这里，所述介质材料可以是SiO2或者其它绝缘材料。在硅衬底的第二面沉积介质材料的工艺可以包括化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)或者原子层沉积(Atomic Layer Deposition，ALD)。
在所述介质层的表面形成图形化的第二光阻层。
通过所述第二光阻层，刻蚀所述介质层，形成位于所述介质层中的互连孔。
在所述互连孔中填充导电材料，形成位于所述介质层中的所述金属互连线。
在一些实施例中，所述导电材料包括钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
在一些实施例中，在芯片的形成过程，首先形成介质层和金属互连线，然后形成硅通孔。图3a为本申请实施例提供的形成介质层和金属互连线的剖面结构示意图，如图3a所示，在硅衬底300的第二面(如图3a中示出的C面)形成有介质层301，介质层301中形成有金属互连线3011。芯片还包括位于所述硅衬底第二面的焊垫302，焊垫302的第一端与芯片中的内部电路303连接，焊垫302的第二端与介质层301中的金属互连线3011连接。
在一些实施例中，所述提供芯片，可以通过以下步骤实现：
步骤S2011、提供所述硅衬底。
步骤S2012、以所述硅衬底的第一面为刻蚀起点，刻蚀所述硅衬底，形成贯穿所述硅衬底的所述硅通孔。
在一些实施例中，所述形成贯穿所述硅衬底的硅通孔，可以通过以下步骤形成：
在所述硅衬底的表面形成第一光阻层。
这里，可以通过任意一种合适的沉积工艺在硅衬底的第一面形成第一光阻层。
图形化所述第一光阻层，形成窗口，所述窗口暴露出所述硅衬底的第一面。
在一些实施例中，可以通过曝光、显影等步骤来图形化第一光阻层，形成所述窗口。
如图3b所示，在硅衬底300的第一面(如图3b中的D面)形成第一光阻层304，图形化第一光阻层304形成窗口3041，所述窗口3041暴露出硅衬底的第一面。值得注意的是，图3b中仅仅示例性地示出了在第一光阻层中形成一个窗口，在实际工艺中，第一光阻层中可以形成至少两个窗口。
本申请实施例中，形成的硅通孔在Y轴方向上的尺寸小于15微米，且相邻两个硅通孔之间的间距小于20微米。
通过所述窗口，刻蚀所述硅衬底，形成贯穿所述硅衬底的硅通孔。
如图3c所示，通过所述窗口3041刻蚀硅衬底300，形成了贯穿硅衬底300的硅通孔305。需要说明的是，图3c中仅仅示例性地示出了一个硅通孔，在实际工艺中，所述芯片中形成有至少两个硅通孔。
在一些实施例中，在通过所述第一光阻层中的窗口形成所述硅通孔后，所述微凸块的形成方法还包括：去除所述第一光阻层。
本申请实施例中，可以通过湿法刻蚀工艺或者干法刻蚀工艺去除所述第一光阻层。如图3d所示，去除了第一光阻层，暴露出了所述硅衬底300的D面。
接下来，可以参考图3e～3g，执行步骤S202、在所述硅通孔中形成导电层。
在一些实施例中，在所述硅通孔中形成导电层之前，所述微凸块的形成方法还包括以下步骤：
在所述硅通孔的内壁沉积绝缘材料，形成绝缘层。
本申请实施例中，所述绝缘材料可以是氧化硅或者氮氧化硅，所述绝缘层用于保护硅衬底不被破坏。这里，可以通过任意一种合适的沉积工艺形成所述绝缘层。
在一些实施例中，也可以在高温、高压条件下，通过原位氧化的方式，氧化所述硅衬底，形成位于所述硅通孔内壁的绝缘层。
如图3e所示，在硅通孔305的内壁和硅衬底300的第一面(D面)均形成了所述绝缘层306。
在所述绝缘层的表面沉积阻挡材料，形成阻挡层。
本申请实施例中，所述阻挡材料可以是金属钽或者氮化钽，所述阻挡层用于防止后续填充在硅通孔中的导电材料的扩散。这里，可以通过任意一种合适的沉积工艺形成所述阻挡层。
在所述阻挡层的表面沉积种子材料，形成种子层。
本申请实施例中，所述种子层材料可以是任意一种导电材料，例如，钨、钴、铜、铝或其任何组合。所述种子层用于为后续在硅通孔中形成导电层，提供衔接作用。
如图3f所示，在绝缘层306的表面形成了阻挡层307，并且在阻挡层307的表面形成了种子层308。
在一些实施例中，所述在所述硅通孔中形成导电层，可以包括以下步骤：
步骤S2021、采用电化学沉积工艺，在所述硅通孔中的所述种子层的表面电镀导电材料，形成所述导电层。
在一些实施例中，所述导电材料包括：钨、钴、铜、铝、多晶硅、掺杂硅、硅化物或其任何组合，所述导电材料与所述种子材料可以相同，也可以不同。本申请实施例中，形成所述导电层的导电材料和种子材料均为金属铜。
如图3g所示，采用电化学沉积工艺，在硅通孔中电镀导电材料，形成导电层309。所述导电层309在X轴方向上具有第一预设尺寸D3，第一预设尺寸D3小于硅通孔在X轴方向上的初始尺寸D4，即本申请实施例中，导电层309未填充满硅通孔。
接下来，可以参考图3h和3i，执行步骤S203、在所述硅通孔中的所述导电层的表面形成连接层。
在一些实施例中，所述在所述硅通孔中的所述导电层的表面形成连接层，包括以下步骤：
步骤S2031、在所述硅通孔中的所述导电层和所述种子层的表面沉积焊接材料，形成所述连接层。
本申请实施例中，所述焊接材料包括镍金(Ni/Au)导电材料或者焊锡膏(Solder)。这里，可以通过任意一种合适的沉积工艺形成所述连接层。
如图3h所示，在硅通孔中的导电层309和种子层308的表面沉积焊接材料，形成连接层310。所述连接层310在X轴方向上具有第二预设尺寸D5，第二预设尺寸D5与第一预设尺寸D3之和等于硅通孔在X轴方向上的初始尺寸D4。
在一些实施例中，在硅通孔中形成绝缘层，阻挡层和种子层时，在所述硅衬底的第一面同时也形成有所述绝缘层、所述阻挡层和所述种子层，所述微凸块的形成方法还包括：
在形成所述连接层之后，对所述硅衬底的第一面进行化学机械抛光处理，以去除所述硅衬底第一面的所述绝缘层、所述阻挡层和所述种子层。
如图3i所示，对硅衬底300第一面(D面)进行化学机械抛光处理，去处理硅衬底300第一面的绝缘层、阻挡层和种子层，暴露出硅衬底300的第一面。
接下来，可以参考图3j和3k，执行步骤S204、处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块。
在一些实施例中，所述处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块，可以包括以下步骤：
步骤S2041、以所述硅衬底的第一面为刻蚀起点，去除具有所述第二预设尺寸的硅衬底，保留位于所述连接层侧壁的所述绝缘层、所述阻挡层和所述种子层，暴露出具有所述第二预设尺寸的连接层，形成与所述硅通孔对应的微凸块。
如图3j所示，以硅衬底300的D面为刻蚀起点，采用干法刻蚀工艺刻蚀去除具有第二预设尺寸D5的硅衬底，并保留位于连接层310侧壁的绝缘层306、阻挡层307和种子层，暴露出具有第二预设尺寸D5的连接层310，形成与所述硅通孔对应的微凸块。
本申请实施例中，所形成的微凸块不仅包括连接层，还包括位于连接层侧壁的阻挡层和绝缘层。所形成的微凸块在Y轴方向上尺寸与硅通孔在Y轴方向的尺寸相等。绝缘层和阻挡层可以在一定程度上防止连接层的焊接材料外溢，避免连接层之间的桥接。
在一些实施例中，所述处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块，可以包括以下步骤：
步骤S2042、以所述硅衬底的第一面为刻蚀起点，去除具有所述第二预设尺寸的硅衬底和位于所述连接层侧壁的所述绝缘层、所述阻挡层和所述种子层，暴露出具有所述第二预设尺寸的连接层，形成与所述硅通孔对应的微凸块。
如图3k所示，以硅衬底300的D面为刻蚀起点，采用干法刻蚀工艺刻蚀去除具有第二预设尺寸D5的硅衬底，并刻蚀去除位于连接层310侧壁的绝缘层、阻挡层和种子层，暴露出具有第二预设尺寸D5的连接层310，形成与所述硅通孔对应的微凸块。
本申请实施例中，所形成的微凸块仅包括连接层，而不包括位于连接层侧壁的阻挡层和绝缘层。所形成的微凸块在Y轴方向上尺寸与导电层在Y轴方向的尺寸相等，且微凸块在Y轴方向上的尺寸小于硅通孔在Y轴方向上的尺寸。本申请实施例中，通过去除连接层侧壁的绝缘层和阻挡层，可以制备得到具有小尺寸和小间距的微凸块。
在一些实施例中，可以同时刻蚀去除具有第二预设尺寸的硅衬底和位于连接层侧壁的绝缘层、阻挡层和种子层，也可以依次去除具有第二预设尺寸的硅衬底和位于连接层侧壁的绝缘层、阻挡层和种子层。
本申请实施例提供了一种制备微凸块的新方法，可以实现制备得到具有小尺寸和小间距的Micro bump，应对未来合适间距凸块的三维(Three Dimension，3D)互连的需求。通过本申请实施例所形成的微凸块，凸块尺寸可以控制在15微米以下，例如，凸块尺寸可以是7微米；凸块间距可以控制在20微米以下，例如，凸块间距可以是10微米。
本申请实施例，在硅通孔的后端封装工艺(TSV Via last)实现过程中先填充部分通过，余下部分填充Ni/Au Micro Bump或Solder，刻蚀多余硅，裸露Micro Bump。通过本申请实施例提供的微凸块的形成方法，所形成的微凸块间距(Bump pitch)与凸块尺寸(Bumpsize)均可以做到不同程度的缩小。
本申请实施例提供一种微凸块，所述微凸块通过上述实施例提供的微凸块的形成方法形成，所述微凸块位于芯片的硅通孔结构中，且所述微凸块至少用于实现两个芯片之间的互连。
在其它实施例中，所述微凸块还用于实现芯片与基板之间的互连。
图4为本申请实施例提供的芯片和微凸块的一种可选的结构示意图，如图4所示，所述芯片包括硅衬底400和位于硅衬底400表面的介质层401，所述硅衬底中形成有硅通孔4001，所述硅通孔4011与微凸块50对应，所述微凸块50在Y轴方向的尺寸D6小于硅通孔4001在Y轴方向的尺寸D7。
值得注意的是，图4中仅仅示出了一个硅通孔和一个微凸块，在实际制作过程中，芯片至少包括两个硅通孔，且对应于每一硅通孔都会形成一个微凸块。
本申请实施例中，所述微凸块在Y轴方向的尺寸小于15微米，且相邻两个微凸块之间的间距小于20微米。
在一些实施例中，所述介质层401中还形成有与硅通孔4001相连的金属互连线4011，所述硅通孔4001和所述金属互连线4011共同用于将所述硅衬底400的第一面(即芯片的第一面)的信号传输至所述硅衬底400的第二面(即芯片的第二面)，或者，将硅衬底是第二面(即芯片的第二面)的信号传输至硅衬底的第一面(即芯片的第一面)。所述硅衬底的第一面和所述硅衬底的第二面为所述硅衬底沿X轴方向上相对的两个面。
本申请实施例提供的微凸块，具有小间距和小尺寸，可以应对未来fine pitchbump的3D互连需求。
本申请实施例提供的微凸块与上述实施例中的微凸块的形成方法类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供一种芯片互连方法，图5为本申请实施例提供的芯片互连方法的一种可选的流程示意图，如图5所示，所述方法包括以下步骤：
步骤S501、提供至少两个芯片；所述芯片包括沿所述芯片第一面进行开口的硅通孔和位于所述芯片第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；所述第一面和所述第二面为所述芯片沿所述芯片厚度方向上的相对的两个面。
本申请实施例中，所述芯片为待封装的芯片。芯片包括硅衬底和介质层，所述硅通孔形成于所述硅衬底中，并贯穿所述硅衬底。所述介质层中形成有金属互连线，所述金属互连线与所述硅通孔连接，所述硅通孔和所述金属互连线共同用于将所述芯片第一面的信号传输至所述芯片的第二面。
步骤S502、在所述芯片的所述硅通孔的对应位置，形成位于所述芯片第一面的微凸块。
所述微凸块通过上述实施例提供的微凸块的形成方法形成，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解。
本申请实施例中，所述芯片包括至少两个硅通孔，每一硅通孔的对应位置均会形成一个微凸块。
步骤S503、在所述芯片中的所述金属互连线的暴露面进行植球，形成位于所述芯片第二面的键合凸块。
在一些实施例中，所述金属互连线还用于引出芯片第二面的信号。所述键合凸块也用于实现芯片与芯片或者芯片与基板之间的堆叠。这里，所述键合凸块的尺寸大于微凸块的尺寸。
步骤S504、将所述至少两个芯片中第一芯片第一面的所述微凸块与所述至少两个芯片中第二芯片第二面的所述焊接凸块进行对准和键合，以实现通过所述微凸块实现所述至少两个芯片之间的互连。
本申请实施例中，芯片与芯片之间的互连是背对面焊接的方式，即至少两个芯片中的第一芯片的第一面与至少两个芯片中第二芯片的第二面相接触。通过微凸块和焊接凸块之间的对准和键合，实现芯片与芯片之间的互连。
本申请实施例提供的芯片互连方法，由于在芯片第一面形成的微凸块可以实现小尺寸和小间距，如此，能够满足未来3D互连的需求。
本申请实施例还提供一种芯片互连结构，所述芯片互连结构包括至少两个芯片、位于每一芯片第一面的微凸块和位于每一芯片第二面的键合凸块。图6为本申请实施提供的芯片互连结构一种可选的结构示意图，如图6所示，本申请实施例中，所述芯片互连结构60包括两个堆叠的601、602、位于每一芯片第一面的微凸块71和位于每一芯片第二面的键合凸块72。
本申请实施例中，所述芯片互连结构中的每一个芯片的结构都是相同的，下面，以芯片601为例对芯片的内部结构进行介绍。
请继续参见图6，芯片601包括沿芯片第一面(如图6中示出的E面)进行开口的硅通孔6011、6012和位于芯片第二面(如图6中示出的F面)的介质层6013；所述介质层6013中形成有与每一硅通孔6011、6012连接的金属互连线6014。其中，第一面(E面)和第二面(F面)为芯片601沿X轴方向上的相对的两个面。
本申请实施例中，每一芯片的所述微凸块与硅通孔连接，所述微凸块通过上述实施例提供的微凸块的形成方法形成。且每一芯片的键合凸块与所述金属互连线连接。所述至少两个芯片中第一芯片第一面的所述微凸块与所述至少两个芯片中的第二芯片第二面的所述焊接凸块电连接。
需要说明的是，本申请实施例图6中只是示例性示出了两个硅通孔和两个微凸块，在实际工艺中，芯片中存在多个硅通孔，每一硅通孔的位置都会形成一个微凸块。
本申请实施例提供的芯片互连结构与上述实施例中的芯片互连方法类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
本申请实施例提供的芯片互连结构，由于在芯片第一面形成的微凸块可以实现小尺寸和小间距，如此，能够满足未来3D互连的需求。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种微凸块的形成方法，其特征在于，所述方法包括：
提供芯片，所述芯片至少包括硅衬底和贯穿所述硅衬底的硅通孔；
在所述硅通孔中形成导电层，其中，所述导电层在第一方向上具有第一预设尺寸，所述第一方向为所述硅衬底的厚度方向；
在所述硅通孔中的所述导电层的表面形成连接层；其中，所述连接层在所述第一方向上具有第二预设尺寸；所述第一预设尺寸与所述第二预设尺寸之和等于所述硅通孔在所述第一方向上的初始尺寸；
处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块。
2.根据权利要求1所述的方法，其特征在于，在形成所述导电层之前，所述方法还包括：
在所述硅通孔的内壁沉积绝缘材料，形成绝缘层；
在所述绝缘层的表面沉积阻挡材料，形成阻挡层；
在所述阻挡层的表面沉积种子材料，形成种子层。
3.根据权利要求2所述的方法，其特征在于，所述在所述硅通孔中形成导电层，包括：
采用电化学沉积工艺，在所述硅通孔中的所述种子层的表面电镀导电材料，形成所述导电层；
其中，所述导电材料与所述种子材料相同。
4.根据权利要求2所述的方法，其特征在于，所述在所述硅通孔中的所述导电层的表面形成连接层，包括：
在所述硅通孔中的所述导电层和所述种子层的表面沉积焊接材料，形成所述连接层；
其中，所述焊接材料包括镍金导电材料或者焊锡膏。
5.根据权利要求2至4任一项所述的方法，其特征在于，所述硅衬底的第一面形成有所述绝缘层、所述阻挡层和所述种子层；所述方法还包括：
在形成所述连接层之后，对所述硅衬底的第一面进行化学机械抛光处理，以去除所述硅衬底第一面的所述绝缘层、所述阻挡层和所述种子层。
6.根据权利要求5所述的方法，其特征在于，所述处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块，包括：
以所述硅衬底的第一面为刻蚀起点，去除具有所述第二预设尺寸的硅衬底，保留位于所述连接层侧壁的所述绝缘层、所述阻挡层和所述种子层，暴露出具有所述第二预设尺寸的连接层，形成与所述硅通孔对应的微凸块。
7.根据权利要求5所述的方法，其特征在于，所述处理所述硅衬底，暴露出所述连接层，形成与所述硅通孔对应的微凸块，包括：
以所述硅衬底的第一面为刻蚀起点，去除具有所述第二预设尺寸的硅衬底和位于所述连接层侧壁的所述绝缘层、所述阻挡层和所述种子层，暴露出具有所述第二预设尺寸的连接层，形成与所述硅通孔对应的微凸块。
8.根据权利要求1所述的方法，其特征在于，所述提供芯片，包括：
提供所述硅衬底；
以所述硅衬底的第一面为刻蚀起点，刻蚀所述硅衬底，形成贯穿所述硅衬底的所述硅通孔；
其中，所述硅通孔在第二方向上的尺寸小于15微米，且相邻两个硅通孔之间的间距小于20微米；所述第二方向垂直于所述第一方向。
9.根据权利要求8所述的方法，其特征在于，所述形成贯穿所述硅衬底的硅通孔，包括：
在所述硅衬底的第一面形成第一光阻层；
图形化所述第一光阻层，形成窗口，所述窗口暴露出所述硅衬底的第一面；
通过所述窗口，刻蚀所述硅衬底，形成贯穿所述硅衬底的硅通孔。
10.根据权利要求5所述的方法，其特征在于，所述芯片还包括：
位于所述硅衬底的第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；其中，所述硅衬底的第一面和所述硅衬底的第二面为所述硅衬底沿所述第一方向上相对的两个面；
所述硅通孔和所述金属互连线共同用于将所述硅衬底的第一面的信号传输至所述硅衬底的第二面。
11.根据权利要求10所述的方法，其特征在于，位于所述介质层中的所述金属互连线通过以下方式形成：
在所述硅衬底的第二面沉积介质材料，形成所述介质层；
在所述介质层的表面形成图形化的第二光阻层；
通过所述第二光阻层，刻蚀所述介质层，形成位于所述介质层中的互连孔；
在所述互连孔中填充导电材料，形成位于所述介质层中的所述金属互连线。
12.根据权利要求10所述的方法，其特征在于，所述芯片还包括位于所述硅衬底第二面的焊垫；
所述焊垫的第一端连接所述芯片的内部电路，所述焊垫的第二端连接所述介质层中的金属互连线；所述金属互连线还用于引出所述硅衬底的第二面的信号。
13.一种微凸块，其特征在于，所述微凸块通过上述权利要求1至12任一项提供的微凸块的形成方法形成；
所述微凸块位于芯片的硅通孔结构中，且所述微凸块至少用于实现两个芯片之间的互连。
14.根据权利要求13所述的微凸块，其特征在于，所述芯片包括贯穿所述芯片硅衬底的硅通孔；
所述硅通孔与所述微凸块对应，且所述微凸块在垂直于第一方向上的尺寸小于所述硅通孔在垂直于所述的第一方向上的尺寸；
其中，所述第一方向为所述硅衬底的厚度方向。
15.根据权利要求14所述的微凸块，其特征在于，所述微凸块在第二方向上的尺寸小于15微米，且相邻两个微凸块之间的间距小于20微米，其中，所述第二方向垂直于所述第一方向。
16.一种芯片互连方法，其特征在于，所述方法包括：
提供至少两个芯片；所述芯片包括沿所述芯片第一面进行开口的硅通孔和位于所述芯片第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；所述第一面和所述第二面为所述芯片沿所述芯片厚度方向上的相对的两个面；
在所述芯片的所述硅通孔的对应位置，通过上述权利要求1至12任一项所述的方法形成位于所述芯片第一面的微凸块；
在所述芯片中的所述金属互连线的暴露面进行植球，形成位于所述芯片第二面的键合凸块；
将所述至少两个芯片中第一芯片第一面的所述微凸块与所述至少两个芯片中第二芯片第二面的所述焊接凸块进行对准和键合，以实现通过所述微凸块实现所述至少两个芯片之间的互连。
17.一种芯片互连结构，其特征在于，包括：至少两个芯片；
所述芯片包括沿所述芯片第一面进行开口的硅通孔和位于所述芯片第二面的介质层；所述介质层中形成有与所述硅通孔连接的金属互连线；所述第一面和所述第二面为所述芯片沿所述芯片厚度方向上的相对的两个面；
位于所述芯片第一面的微凸块，其中，所述微凸块与所述硅通孔连接；所述微凸块通过上述权利要求1至12任一项提供的微凸块的形成方法形成；
位于所述芯片第二面的键合凸块；其中，所述键合凸块与所述金属互连线连接；
所述至少两个芯片中第一芯片第一面的所述微凸块与所述至少两个芯片中的第二芯片第二面的所述焊接凸块电连接。
CN202110756416.6A 2021-07-05 2021-07-05 微凸块及其形成方法、芯片互连结构及方法 Pending CN115588619A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110756416.6A CN115588619A (zh) 2021-07-05 2021-07-05 微凸块及其形成方法、芯片互连结构及方法
PCT/CN2021/117234 WO2023279516A1 (zh) 2021-07-05 2021-09-08 微凸块及其形成方法、芯片互连结构及方法
US17/650,844 US20230005869A1 (en) 2021-07-05 2022-02-12 Micro bump, method for forming micro bump, chip interconnection structure and chip interconnection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110756416.6A CN115588619A (zh) 2021-07-05 2021-07-05 微凸块及其形成方法、芯片互连结构及方法

Publications (1)

Publication Number Publication Date
CN115588619A true CN115588619A (zh) 2023-01-10

Family

ID=84771243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110756416.6A Pending CN115588619A (zh) 2021-07-05 2021-07-05 微凸块及其形成方法、芯片互连结构及方法

Country Status (2)

Country Link
CN (1) CN115588619A (zh)
WO (1) WO2023279516A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5419167B2 (ja) * 2010-08-10 2014-02-19 国立大学法人東北大学 半導体装置の製造方法および半導体装置
WO2014194049A1 (en) * 2013-05-31 2014-12-04 The Regents Of The University Of California Through silicon vias and thermocompression bonding using inkjet-printed nanoparticles
KR102060360B1 (ko) * 2018-07-20 2019-12-30 한양대학교 에리카산학협력단 Tsv 기판 상의 범프 형성 방법

Also Published As

Publication number Publication date
WO2023279516A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
US9978708B2 (en) Wafer backside interconnect structure connected to TSVs
US8405191B2 (en) Semiconductor device structures
USRE47709E1 (en) Forming grounded through-silicon vias in a semiconductor substrate
US7880307B2 (en) Semiconductor device including through-wafer interconnect structure
US9099540B2 (en) Three-dimensional system-in-package architecture
TW201023299A (en) Method of forming stacked dies
CN112750810A (zh) 半导体封装件及制造方法
TWI753623B (zh) 半導體封裝件及製造方法
US20210305146A1 (en) Chip-on-wafer structure with chiplet interposer
CN111968961A (zh) 侧壁互联板及其制作工艺
US20220328395A1 (en) Chip-On-Wafer Structure with Chiplet Interposer
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
CN115588619A (zh) 微凸块及其形成方法、芯片互连结构及方法
US20230005869A1 (en) Micro bump, method for forming micro bump, chip interconnection structure and chip interconnection method
TWI832249B (zh) 電容結構、半導體結構及其製造方法
CN113035809B (zh) 硅通孔结构、封装结构及其制造方法
CN115295435A (zh) 中介层结构及其制造方法
CN114883296A (zh) 半导体结构及其形成方法
CN113257764A (zh) 高速互连的改进贯通硅过孔
CN115831782A (zh) 三维集成结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination