TWI534888B - High aspect ratio microstructure etching method using switchable power generator - Google Patents

High aspect ratio microstructure etching method using switchable power generator Download PDF

Info

Publication number
TWI534888B
TWI534888B TW102140583A TW102140583A TWI534888B TW I534888 B TWI534888 B TW I534888B TW 102140583 A TW102140583 A TW 102140583A TW 102140583 A TW102140583 A TW 102140583A TW I534888 B TWI534888 B TW I534888B
Authority
TW
Taiwan
Prior art keywords
power
low
frequency signal
aspect ratio
layer
Prior art date
Application number
TW102140583A
Other languages
English (en)
Other versions
TW201426859A (zh
Inventor
zi-yang Wu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201426859A publication Critical patent/TW201426859A/zh
Application granted granted Critical
Publication of TWI534888B publication Critical patent/TWI534888B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

利用可切換功率發生器的高深寬比微結構刻蝕方法
本發明係關於一種半導體製備工藝的反應離子刻蝕工藝，具體關於一種利用可切換功率發生器的高深寬比微結構刻蝕方法。
高深寬比(HAR)結構在半導體製造，特別在電極反應中是非常常見的。經常在類似於小於50納米(nm)的極小特徵尺寸(CD，critical dimension)的情況下具有深寬比大於10：1的結構。特徵尺寸(CD)的縮小對光刻來說造成了巨大的困難。
如圖1所示，進行高深寬比(HAR)結構刻蝕工藝時，半導體器件的結構包含設置在頂層的光刻膠層和底部抗反射層1’(photoresist layer and Arc layer)製造在光刻膠層和底部抗反射層1’下的硬掩膜層2’(hard mask layer)，製造在硬掩膜2’下的不定型碳層或有機掩膜層3’(Carbon layer or organic mask layer)，以及位於底層的二氧化矽層4’(SiO2 layer)。
為了光刻的精密度考慮，通常光刻膠層1’設置得很薄，然而這樣就導致光刻膠層1’不足以在進行深矽氧化刻蝕(deep silicon oxide etch)工藝中起到保護作用。所以就會在光刻膠層1’下沉積硬掩膜層2’(hard mask layer)和一個有機掩膜層3’(organic layer)，作為在矽氧化刻蝕工藝中實際起作用的掩膜，通常硬掩膜層2’採用底部抗反射層(Barc layer)/介質抗反射層(Darc layer)，而有機掩膜層3’採用富不定型碳層(C-rich layer)。不定型碳層的厚度通常超過150納米，有助於改善上述 深矽氧化刻蝕的刻蝕側壁形貌。
由於頂部的掩膜層較薄，通常採用低功率進行刻蝕，用小於1500W的高頻信號功率和小於500W的低頻信號功率進行刻蝕。而二氧化矽層刻蝕深度較深且材質較硬，通常採用高功率進行刻蝕，用1000-3000W的高頻信號功率和2500-6000W的低頻信號功率進行刻蝕。在多數的反應離子刻蝕(RIE，Reactive Ion Etching)系統中，都需要供應高頻功率輸出和低頻功率輸出。高頻信號功率也稱為源功率，利用於分子的解離，高頻信號功率的輸出頻率範圍為30兆赫茲到120兆赫茲。低頻信號功率也稱為偏置功率，用於控制離子轟擊，有助於各向異性刻蝕，低頻信號功率的輸出頻率範圍為0.2兆赫茲到15兆赫茲。高深寬比結構刻蝕工藝中通常對低頻信號功率輸出具有更高的要求。功率非常低的偏置功率(功率低於200W)適合應用於硬掩膜和不定型碳層穿孔刻蝕的步驟。而在硬掩膜和不定型碳層穿孔刻蝕中，若採用功率較高的偏置功率，則會造成刻蝕形貌損傷或特徵尺寸偏移(CD shift)的問題。高偏置功率(有時會大於5000W)適用於深氧化矽刻蝕工藝，因為在高深寬比連線孔的刻蝕(HAR contact etching)中離子轟擊是非常有幫助的。因此，大額定功率的低頻信號發生器，例如額定輸出功率為5000W或者7000W的低頻信號發生器，經常安裝在用於刻蝕高深寬比結構的刻蝕反應腔上。
若單獨使用大額定輸出功率的低頻信號發生器，雖然該發生器的功率輸出範圍涵蓋了低功率輸出和高功率輸出，但當大額定輸出功率的低頻信號發生器輸出低功率時，該發生器通常無法精確地控制微小功率輸出，從而影響刻蝕效果和設備穩定。現有技術中常採用一個額定輸出功率大於5000W的低頻功率發生器，但當該低頻功率發生器輸出約300W的低功率的低頻信號時會產生誤差較大、重複性差的問題。
例如，當一個7000W的低頻功率發生器輸出200W的功率時，可能會產生正負35W的誤差(tolerance)。如果該7000W的低頻功率發生器用在硬掩膜刻蝕步驟中，一個35W的偏差可能會導致特徵尺寸偏移，以及工藝的不穩定。上述因素導致了現有高深寬比結構刻蝕工藝生成中較高的不穩定性。同時對於設備製造商提供更精確的功率輸出提出了更高的要求，提高了工藝難度。
本發明提供一種利用可切換功率發生器的高深寬比微結構刻蝕方法，便於在高深寬比微結構刻蝕過程中，高頻功率和低頻功率輸出都實現精確控制提高刻蝕工藝的穩定性。
為實現上述目的，本發明提供一種利用可切換功率發生器的高深寬比微結構刻蝕方法，該微結構刻蝕方法所適用的等離子體刻蝕腔室包含：腔室，該腔室內分佈有等離子體；上電極，其設置於腔室內的頂部；下電極，其設置於腔室內的底部；該下電極上放置被刻蝕的晶圓；高頻信號源，其輸出高頻信號至下電極；為具有高額定功率的高功率低頻信號源及為具有低額定功率的低功率低頻信號源，該高功率低頻信號源與該低功率低頻信號源可切換地輸出高功率低頻信號或低功率低頻信號至下電極；上述晶圓包含有光刻膠層、設置在光刻膠層下的硬掩膜層、設置在硬掩膜層下的不定型碳層或有機掩膜層，和設置在不定型碳層或有機掩膜層下的二氧化矽層；其特點是，上述微結構刻蝕方法包含以下步驟；步驟1、輸入低功率低頻信號激發等離子體，對晶圓上硬掩 膜層，以及不定型碳層或有機掩膜層進行高深寬比微結構刻蝕；步驟1.1、低功率低頻信號源輸出低功率低頻信號至下電極激發等離子體；步驟1.2、對晶圓的硬掩膜層進行高深寬比微結構刻蝕；步驟1.3、對晶圓的不定型碳層或有機掩膜層進行高深寬比微結構刻蝕；步驟2、將低功率低頻信號輸入切換為高功率低頻信號輸入；步驟3、高功率低頻信號激發等離子體，對晶圓的二氧化矽層進行高深寬比微結構刻蝕。
上述的步驟1中，低功率低頻信號的功率輸出小於1000瓦。
上述步驟1中，對硬掩膜層，以及不定型碳層或有機掩膜層進行刻蝕時，刻蝕氣體採用CF4、CHF3、CH2F2、O2、N2氣體。
上述步驟1中刻蝕氣體的壓強為30至100mT。
上述的步驟3中，高功率低頻信號的功率輸出大於3000瓦。
上述步驟3中，二氧化矽層刻蝕時，刻蝕氣體採用CF4、C4F8、F4F6、CH2F2、Ar、O2氣體。
上述步驟3中刻蝕氣體的壓強為10至50mT。
上述的步驟3之後還包含以下步驟：對晶圓進行後續工藝處理，完成後續工藝處理後關閉高功率低頻信號源。
上述的晶圓中，光刻膠層處還可以設有底部抗反射層或介質抗反射層。
本發明利用可切換功率發生器的高深寬比微結構刻蝕方法和現有技術的高深寬比微結構刻蝕技術相比，其優點在 於，本發明採用可切換的高頻功率輸出和低頻功率輸出，在需要高頻功率時採用高頻功率輸出對晶圓進行刻蝕，在需要低頻功率時採用低頻功率輸出對晶圓進行刻蝕，避免了採用高頻功率發生器輸出低頻功率輸出時造成的誤差較大、重複性差的問題；實現功率輸出的精確調節，提高產品合格率，降低成本。
1‧‧‧腔室
2‧‧‧上電極
3‧‧‧下電極
4‧‧‧晶圓
41‧‧‧光刻膠層
42‧‧‧硬掩膜層
43‧‧‧不定型碳層或有機掩膜層
44‧‧‧二氧化矽層
5‧‧‧等離子體
6‧‧‧低額定功率的低頻信號發生器
7‧‧‧高額定功率的低頻信號發生器
8‧‧‧切換裝置
1’‧‧‧光刻膠層和底部抗反射層
2’‧‧‧硬掩膜層
3’‧‧‧不定型碳層或有機掩膜層
4’‧‧‧二氧化矽層
圖1為先前技術在準備進行高深寬比微結構刻蝕工藝時晶圓的結構示意圖；圖2為本發明利用可切換功率發生器的高深寬比微結構刻蝕方法所適用的等離子體刻蝕腔室的實施例一的結構示意圖；圖3為本發明利用可切換功率發生器的高深寬比微結構刻蝕方法的方法流程圖；圖4為本發明利用可切換功率發生器的高深寬比微結構刻蝕方法過程中進行掩膜刻蝕工藝時的晶圓結構示意圖；圖5為本發明利用可切換功率發生器的高深寬比微結構刻蝕方法過程中進行二氧化矽刻蝕工藝時的晶圓結構示意圖。
以下結合附圖，進一步說明本發明的具體實施例。
本發明公開一種利用可切換功率發生器的高深寬比微結構刻蝕方法，適用於口徑為28納米或40納米、深度為300納米到1000納米的高深寬比微結構刻蝕工藝。
如圖2所示，本發明利用可切換功率發生器的高深寬比微結構刻蝕方法所適用的一種等離子體刻蝕腔室的實施例一，該刻蝕腔室可進行反應離子刻蝕(RIE)，用於對晶圓4進行高深寬比微結構刻蝕處理，該刻蝕腔室包含：腔室1、上電極2、下電極3、低額定功率的低頻信號發生器6、高額定功率的低頻 信號發生器7、高頻信號發生器(圖中未標示)和切換裝置8。
腔室1包含有反應腔的外壁，形成一個密閉的反應腔室。
等離子體5密封分佈於腔室1內，作為晶圓4的刻蝕氣體。
上電極2設置於腔室1內的頂部，該上電極2接地。
下電極3設置於腔室1內的底部，該下電極3連接功率輸入，需要被刻蝕的晶圓4可通過靜電卡盤(圖中未標示)固定在下電極3上方，下電極3通過功率輸入激發等離子體5對晶圓4進行刻蝕。
高頻信號發生器連接至下電極3，用於向腔室1輸出高頻功率信號，對腔室1內的等離子體5進行激發和分子解離。高頻信號發生器輸出功率通常採用1000W-5000W。
低額定功率的低頻信號發生器6可輸出功率小於1000瓦的低頻功率信號，較佳的可以為200瓦。該低額定功率的低頻信號發生器6用於輸出低功率的低頻信號至下電極3，當低額定功率的低頻信號發生器6與下電極3連接時，等離子體刻蝕腔室即採用低功率的低頻信號控制等離子體5轟擊並刻蝕晶圓4。
高額定功率的低頻信號發生器7可輸出大於3000瓦的低頻功率信號，較佳的可以取5000瓦、7000瓦。該高額定功率的低頻信號發生器7用於輸出高功率的低頻信號至下電極3，當高額定功率的低頻信號發生器7與下電極3連接時，等離子體刻蝕腔室即採用高功率的低頻信號控制等離子體5轟擊並刻蝕晶圓4。
切換裝置8一端與下電極3電路連接，另一端與低額定功率的低頻信號發生器6、高額定功率的低頻信號發生器7切換連接，用於控制輸入下電極3的功率信號在低功率的低頻信 號與高功率的低頻信號之間切換。該切換裝置8可以通過外接的控制模組接收切換控制指令，或者直接採用手動控制，在低額定功率的低頻信號發生器6與高額定功率的低頻信號發生器7之間切換連接，實現下電極3在與低額定功率的低頻信號發生器6連接或與高額定功率的低頻信號發生器7連接之間切換。當下電極3通過切換裝置8與低額定功率的低頻信號發生器6建立連接時，則下電極3接收由低額定功率的低頻信號發生器6輸出的低功率低頻信號，並採用低功率低頻信號激發等離子體5刻蝕晶圓4。當下電極3通過切換裝置8與高額定功率的低頻信號發生器7建立連接時，則下電極3接收高額定功率的低頻信號發生器7輸出的高功率低頻信號，並採用高功率低頻信號激發等離子體5刻蝕晶圓4。
本發明還公開了一種適用於利用可切換功率發生器的高深寬比微結構刻蝕方法的等離子體刻蝕腔室的實施例二，該刻蝕系統包含：腔室、上電極、下電極、高頻功率發生器和一種可切換輸出功率的低頻功率發生器。
腔室包含有反應腔的外壁，形成一個密閉的反應腔室。
等離子體密封分佈於腔室內，作為晶圓的刻蝕氣體。
上電極設置於腔室內的頂部，該上電極接地。
下電極設置於腔室內的底部，該下電極連接功率輸入，需要被刻蝕的晶圓可通過靜電卡盤固定在下電極上方，下電極通過功率輸入激發等離子體對晶圓進行刻蝕。
高頻信號發生器連接至下電極，用於向腔室輸出高頻功率信號，對腔室內的等離子體進行激發和分子解離。高頻信號發生器輸出功率通常採用1000W-5000W。
上述可切換輸出功率的低頻功率發生器的輸出端 與下電極電路連接，用於可切換地向下電極輸出高功率低頻信號或低功率低頻信號。該功率發生器可切換地輸出功率小於1000瓦的低頻功率或功率大於3000瓦的低頻功率。較佳的，低功率低頻信號輸出可採用200瓦。較佳的，高功率低頻信號輸出可採用5000瓦、7000瓦。
該可切換輸出功率的功率發生器可以通過外接的控制模組接收切換控制指令，或者直接採用手動控制，在低功率低頻信號輸出與高功率低頻信號輸出之間切換，實現可切換地向下電極輸入低功率低頻信號或高功率低頻信號。該功率發生器根據等離子體刻蝕腔室進行高深寬比微結構刻蝕工藝的具體要求，切換輸出低功率低頻信號輸出或高功率低頻信號輸出，由下電極以低功率低頻信號或高功率低頻信號激發等離子體刻蝕晶圓。
如圖3所示，本發明公開一種利用可切換功率發生器的高深寬比微結構刻蝕方法，該方法可適用於上述等離子體刻蝕(RIE)腔室的實施例一和實施例二中的任意一種。
該高深寬比微結構刻蝕方法包含以下步驟：在進行刻蝕之前，先將晶圓4放置在腔室1內的下電極3處，並通過靜電卡盤將晶圓4固定。
高頻信號發生器輸出高頻功率至下電極3，激發腔室1內的等離子體5分子解離。高頻信號發生器輸出功率不做限制，通常採用1000W-5000W。
步驟1、如圖4所示，採用低功率低頻信號，對晶圓4上硬掩膜層42，以及不定型碳層或有機掩膜層43進行刻蝕。
晶圓4的頂層設有光刻膠層41，該光刻膠層41處還可以設有底部抗反射層(Barc layer)或介質抗反射層(Darc layer)，在光刻膠層41下生成有硬掩膜層42，在硬掩膜層42下生成有不定型碳層或有機掩膜層43，在不定型碳層或有機掩膜 層43下即為二氧化矽層44。在步驟1採用低功率低頻信號刻蝕晶圓掩膜層的工藝步驟中，根據光刻膠層41的設定的規則，在硬掩膜層42、不定型碳層或有機掩膜層43上進行了高深寬比(HAR)微結構刻蝕。在對硬掩膜層42、不定型碳層或有機掩膜層43進行刻蝕時，等離子體5可採用如30-100mT的壓強下，CF4，CHF3，CH2F2，O2，N2等反應氣體。
步驟1.1、低額定功率的低頻信號發生器啟動，輸出低功率低頻信號至下電極3，激發等離子體5轟擊晶圓4。其中低額定功率的低頻信號發生器輸出功率為小於1000瓦，其輸出的低功率低頻信號的功率較佳的可採用小於500瓦，低功率低頻信號輸出更佳的可採用200瓦。
步驟1.2、等離子體刻蝕腔室對晶圓4的硬掩膜層42進行高深寬比微結構刻蝕。
步驟1.3、等離子體刻蝕腔室對晶圓4的不定型碳層或有機掩膜層43進行高深寬比微結構刻蝕。
步驟2、低頻功率輸出切換，低額定功率的低頻信號發生器6關閉，高額定功率的低頻信號發生器7打開，使下電極3連接的低頻輸入由低額定功率發生器切換至高額定功率發生器。
其中，高額定功率的低頻信號發生器7的輸出功率為2500-7000瓦，輸出的高功率低頻信號的功率較佳的可採用大於3000瓦，更佳的可採用5000瓦、7000瓦。
步驟3、如圖5所示，高額定功率的低頻信號輸出至下電極3，激發等離子體5轟擊晶圓4，根據光刻膠層41設定的規則對晶圓4的二氧化矽層44進行高深寬比(HAR)微結構刻蝕。在對二氧化矽層44繼續擰刻蝕時，等離子體5可採用如10-50mT的壓強下，CF4、C4F8、F4F6、CH2F2、Ar、O2等反應氣體。
步驟4、完成上述步驟1至步驟3的高深寬比微結構刻蝕後，對晶圓進行後續工藝處理。
步驟5、完成後續工藝處理後，關閉高額定功率的低頻信號發生器和高頻信號發生器，停止高頻信號以及高功率低頻信號輸出。
步驟6、工藝結束，靜電卡盤鬆開晶圓4，晶圓4退出等離子體刻蝕腔室。
儘管本發明的內容已經通過上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的權利要求來限定。
1‧‧‧腔室
2‧‧‧上電極
3‧‧‧下電極

Claims (10)

  1. 一種利用可切換功率發生器的高深寬比微結構刻蝕方法，該微結構刻蝕方法所適用的等離子體刻蝕腔室包含：一腔室(1)，該腔室(1)內分佈有一等離子體(5)；一上電極(2)，其設置於所述該腔室(1)內的頂部；一下電極(3)，其設置於所述該腔室(1)內的底部；該下電極(3)上放置被刻蝕的一晶圓(4)；高頻信號源，其輸出高頻信號至所述該下電極(3)；為具有高額定功率的高功率低頻信號源及為具有低額定功率的低功率低頻信號源，該高功率低頻信號源與該低功率低頻信號源可切換地輸出高功率低頻信號或低功率低頻信號至所述該下電極(3)；所述該晶圓(4)包含有一光刻膠層、設置在該光刻膠層下的一硬掩膜層、設置在該硬掩膜層下的一不定型碳層或一有機掩膜層，和設置在所述該不定型碳層或有機掩膜層下的一二氧化矽層；其中該微結構刻蝕方法包含以下步驟：步驟1、輸入低功率低頻信號激發該等離子體(5)，對該晶圓(4)上該硬掩膜層，以及該不定型碳層或該有機掩膜層進行高深寬比微結構刻蝕；步驟2、將低功率低頻信號輸入切換為高功率低頻信號輸入； 步驟3、高功率低頻信號激發該等離子體(5)，對該晶圓(4)的該二氧化矽層進行高深寬比微結構刻蝕。
  2. 如請求項1所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟1包含以下步驟：步驟1.1、低功率低頻信號源輸出低功率低頻信號至該下電極(3)激發該等離子體(5)；步驟1.2、對該晶圓(4)的該硬掩膜層進行高深寬比微結構刻蝕；步驟1.3、對該晶圓(4)的該不定型碳層或該有機掩膜層進行高深寬比微結構刻蝕。
  3. 如請求項1或2所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟1中，低功率低頻信號的功率輸出小於1000瓦。
  4. 如請求項1或2所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟1中，對該硬掩膜層，以及該不定型碳層或該有機掩膜層進行刻蝕時，刻蝕氣體採用CF4、CHF3、CH2F2、O2、N2氣體。
  5. 如請求項4所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟1中刻蝕氣體的壓強為30至100mT。
  6. 如請求項1所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟3中，高功率低頻信號的功率輸出大於3000瓦。
  7. 如請求項1所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟3中，該二氧化矽層刻蝕時，刻蝕氣體採用CF4、C4F8、F4F6、CH2F2、Ar、O2氣體。
  8. 如請求項7所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟3中刻蝕氣體的壓強為10至50mT。
  9. 如請求項1所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中步驟3之後還包含以下步驟：對該晶圓(4)進行後續工藝處理，完成後續工藝處理後關閉高功率低頻信號源。
  10. 如請求項1所述的利用可切換功率發生器的高深寬比微結構刻蝕方法，其中該晶圓(4)中，該光刻膠層處還可以設有一底部抗反射層或一介質抗反射層。
TW102140583A 2012-12-19 2013-11-07 High aspect ratio microstructure etching method using switchable power generator TWI534888B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210552540.1A CN103887146B (zh) 2012-12-19 2012-12-19 利用可切换功率发生器的高深宽比微结构刻蚀方法

Publications (2)

Publication Number Publication Date
TW201426859A TW201426859A (zh) 2014-07-01
TWI534888B true TWI534888B (zh) 2016-05-21

Family

ID=50955984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140583A TWI534888B (zh) 2012-12-19 2013-11-07 High aspect ratio microstructure etching method using switchable power generator

Country Status (2)

Country Link
CN (1) CN103887146B (zh)
TW (1) TWI534888B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427551B (zh) * 2017-09-04 2021-05-25 中微半导体设备(上海)股份有限公司 一种基片刻蚀方法及相应的处理装置
CN109773292B (zh) * 2019-03-01 2020-06-16 大连理工大学 一种兆声掩膜电解加工高深宽比微结构的装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
KR101092172B1 (ko) * 2009-12-24 2011-12-13 주식회사 디엠에스 설정된 식각 조건에 따라 유도성 코일의 결합구조를 선택적으로 변경하는 플라즈마 반응기 및 이를 이용한 식각 방법
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN102543687B (zh) * 2011-11-30 2015-08-05 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法

Also Published As

Publication number Publication date
CN103887146A (zh) 2014-06-25
CN103887146B (zh) 2016-08-31
TW201426859A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2008505497A (ja) 二層レジストプラズマエッチングの方法
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
TWI445080B (zh) Manufacturing method of semiconductor device
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP5604063B2 (ja) 基板処理方法及び記憶媒体
TWI534888B (zh) High aspect ratio microstructure etching method using switchable power generator
JP2015115410A (ja) エッチング方法
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
US8709952B2 (en) Etching method, etching apparatus, and computer-readable recording medium
KR102254447B1 (ko) 플라스마 에칭 방법
JP4865361B2 (ja) ドライエッチング方法
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2014216331A (ja) プラズマエッチング方法
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP5815459B2 (ja) プラズマエッチング方法
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP4500023B2 (ja) 層間絶縁膜のドライエッチング方法
TWI812575B (zh) 電漿處理方法
TWI759340B (zh) 矽氧化物矽氮化物堆疊離子輔助蝕刻
US20140030893A1 (en) Method for shrink and tune trench/via cd
JPH0567591A (ja) ＳｉＯ▲２▼に対するＳｉＮ膜の選択的エツチング方法
JP2011100760A (ja) エッチング方法
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体