KR100521448B1 - 반도체 소자의 트랜치 소자 분리막 형성 방법 - Google Patents

반도체 소자의 트랜치 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100521448B1
KR100521448B1 KR10-2003-0101855A KR20030101855A KR100521448B1 KR 100521448 B1 KR100521448 B1 KR 100521448B1 KR 20030101855 A KR20030101855 A KR 20030101855A KR 100521448 B1 KR100521448 B1 KR 100521448B1
Authority
KR
South Korea
Prior art keywords
film
pattern
nitride film
nitride
buried oxide
Prior art date
Application number
KR10-2003-0101855A
Other languages
English (en)
Other versions
KR20050069614A (ko
Inventor
김재승
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101855A priority Critical patent/KR100521448B1/ko
Publication of KR20050069614A publication Critical patent/KR20050069614A/ko
Application granted granted Critical
Publication of KR100521448B1 publication Critical patent/KR100521448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 반도체 소자의 트랜치 소자 분리막 형성 방법은, 반도체 기판 위에 패드 산화막 및 질화막을 순차적으로 형성하는 단계와, 질화막 위의 마스크막 패턴을 이용하여 반도체 기판의 소자 분리 영역을 노출시키는 패드 산화막 패턴 및 질화막 패턴을 형성하는 단계와, 패드 산화막 및 질화막 패턴에 의해 노출되는 반도체 기판을 일정 깊이로 식각하여 트랜치를 형성하는 단계와, 트랜치 내부를 채우면서 질화막 패턴을 덮는 매립 산화막을 형성하는 단계와, 질화막 패턴의 상부면이 노출될 때까지 평탄화 공정을 수행하여 질화막 패턴 상부의 매립 산화막을 제거하는 단계와, 질화막 패턴의 노출 표면으로 산소 가스를 주입시켜 질화막 패턴을 실리콘 옥시나이트라이드막으로 변형시키는 단계와, 그리고 매립 산화막 및 옥시나이트라이드막에 대한 식각 공정을 수행하여 매립 산화막의 상부 및 옥시나이트라이드막을 제거하는 단계를 포함한다.

Description

반도체 소자의 트랜치 소자 분리막 형성 방법{Method for fabricating the trench isolation in semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 트랜치 소자 분리막 형성 방법에 관한 것이다.
동일한 기판에 형성되는 소자들 사이의 전기적인 격리와 기판 배선 등에 의한 기생 소자들의 동작을 방지하기 위해서는 소자 분리막이 필연적으로 사용되어야 한다. 이와 같은 소자 분리막은 크게 로코스(LOCOS) 공정을 이용하는 방법과 트랜치를 이용하는 방법으로 대별된다. 현재 반도체 기술의 진보와 함께 반도체 소자의 고속화 및 고집적화가 급속도로 진행되고 있으며, 이와 같은 추세에 따라 로코스 공정을 이용하는 방법보다는 트랜치를 이용한 트랜치 소자 분리 방법이 널리 사용되고 있다.
도 1 내지 도 5는 종래의 반도체 소자의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1에 도시된 바와 같이, 실리콘 기판(100) 위에 대략 100-200Å 두께의 패드 산화막(111)과 대략 1000-5000Å 두께의 질화막(113)을 순차적으로 형성한다. 다음에 질화막(113) 위에 포토레지스트막 패턴(120)을 형성한다. 다음에 도 2에 도시된 바와 같이, 포토레지스트막 패턴(120)을 식각 마스크로 한 건식 식각 공정으로 질화막(도 1의 113), 패드 산화막(도 1의 111) 및 실리콘 기판(100)의 노출 부분을 순차적으로 제거한다. 그러면 실리콘 기판(100)의 소자 분리 영역에는 트랜치(101)가 만들어지고, 그 외의 실리콘 기판(100) 위에는 패드 산화막 패턴(112), 질화막 패턴(114) 및 포토레지스트막 패턴(120)이 순차적으로 적층된다. 다음에 도 3에 도시된 바와 같이, 포토레지스트막 패턴(120)을 제거한 후에, 트랜치(101) 측벽에 대략 100-300Å 두께의 열산화막(102)을 형성한 후에 매립 산화막(120)으로 트랜치(101)를 매립한다. 매립 산화막(120)으로는 상압 플라즈마 산화막, 또는 고밀도 플라즈마 산화막을 사용한다. 다음에 도 4에 도시된 바와 같이, 평탄화 공정을 수행하여 질화막 패턴(114) 상부의 매립 산화막(120)을 제거하는데, 이때 식각 종료 검출(EPD; End Point Detect)을 이용하여 질화막 패턴(114)이 대략 500-1500Å의 두께(d1)가 되도록 한다. 다음에 도 5에 도시된 바와 같이, 습식 식각 공정을 수행하여 질화막 패턴(114)을 제거한다.
그런데 이와 같은 종래의 트랜치 소자 분리막 형성 방법에 의하면, 비록 도면상에 나타내지는 않았지만, 평탄화 공정을 수행하는 동안에 질화막 패턴(114)이 식각되는 속도와 매립 산화막(120)이 식각되는 속도가 다르며, 이에 따라 매립 산화막(120)의 상부면과 질화막 패턴(114) 상부면 사이에는 단차가 존재하게 된다. 이 단차에 의해 질화막 패턴(114)이 제거된 후에 매립 산화막(120)이 일정 두께(도 5의 d2)만큼 돌출되는 형상이 만들어진다. 그런데 이와 같은 단차는 후속 공정의 패터닝 공정과 식각 공정시에 많은 문제점들을 유발시키고, 또한 평탄화 공정이 진행되는 과정에서도 많은 스크래치(scratch)를 유발시켜 소자의 안정성을 열악하게 한다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 매립 산화막과 질화막 패턴 사이의 단차가 발생되지 않도록 하여 평탄화 공정시 스크래치의 발생을 억제할 수 있는 반도체 소자의 트랜치 소자 분리막 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법은, 반도체 기판 위에 패드 산화막 및 질화막을 순차적으로 형성하는 단계; 상기 질화막 위의 마스크막 패턴을 이용하여 상기 반도체 기판의 소자 분리 영역을 노출시키는 패드 산화막 패턴 및 질화막 패턴을 형성하는 단계; 상기 패드 산화막 및 질화막 패턴에 의해 노출되는 반도체 기판을 일정 깊이로 식각하여 트랜치를 형성하는 단계; 상기 트랜치 내부를 채우면서 상기 질화막 패턴을 덮는 매립 산화막을 형성하는 단계; 상기 질화막 패턴의 상부면이 노출될 때까지 평탄화 공정을 수행하여 상기 질화막 패턴 상부의 매립 산화막을 제거하는 단계; 상기 질화막 패턴의 노출 표면으로 산소 가스를 주입시켜 상기 질화막 패턴을 실리콘 옥시나이트라이드막으로 변형시키는 단계; 및 상기 매립 산화막 및 옥시나이트라이드막에 대한 식각 공정을 수행하여 상기 매립 산화막의 상부 및 옥시나이트라이드막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 질화막은 1000-5000Å의 두께로 형성하는 것이 바람직하다. 이 경우 상기 평탄화 공정은 상기 질화막 패턴의 상부면이 1500-2000Å만 제거될 때까지 수행되는 것이 바람직하다.
상기 매립 산화막의 상부 및 옥시나이트라이드막을 제거하는 단계는 습식 식각 방법을 사용하여 수행하는 것이 바람직하다. 이 경우 상기 습식 식각 공정은, 10:1 내지 100:1로 희석된 HF 용액을 식각 용액으로 사용하여 수행할 수 있다. 그리고 상기 습식 식각 공정은, 상기 매립 산화막 및 실리콘옥시나이트라이드막의 식각 선택비가 1.5:1이 되도록 하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 6 내지 도 11은 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 6을 참조하면, 실리콘 기판(200) 위에 대략 100-200Å 두께의 패드 산화막(211)과 대략 1000-5000Å 두께의 질화막(213)을 순차적으로 형성한다. 다음에 질화막(213) 위에 포토레지스트막 패턴(220)을 형성한다. 이 포토레지스트막 패턴(220)을 형성하기 위해서는, 먼저 질화막(213) 위에 포토레지스트막을 형성하고, 통상의 포토리소그라피에 따른 노광 및 현상을 수행한다. 이와 같이 만들어진 포토레지스트막 패턴(220)은 실리콘 기판(200)의 소자 분리 영역 상부의 질화막(213)을 노출시킨다.
다음에 도 7을 참조하면, 상기 포토레지스트막 패턴(220)을 식각 마스크로 한 건식 식각 공정으로 질화막(도 6의 213), 패드 산화막(도 6의 211) 및 실리콘 기판(200)의 노출 부분을 순차적으로 제거한다. 그러면 실리콘 기판(200)의 소자 분리 영역에는 트랜치(201)가 만들어지고, 그 외, 즉 액티브 영역의 실리콘 기판(200) 위에는 패드 산화막 패턴(212), 질화막 패턴(214) 및 포토레지스트막 패턴(220)이 순차적으로 적층된다.
다음에 도 8을 참조하면, 상기 포토레지스트막 패턴(220)을 제거한 후에, 트랜치(201) 측벽에 대략 100-300Å 두께의 열산화막(202)을 형성한 후에 대략 5000-10000Å 두께의 매립 산화막(220)으로 트랜치(201)를 내부를 매립한다. 매립 산화막(220)으로는 상압 플라즈마 산화막, 또는 고밀도 플라즈마 산화막을 사용한다.
다음에 도 9를 참조하면, 평탄화 공정을 수행하여 질화막 패턴(214) 상부의 매립 산화막(220)을 제거하는데, 이때 평탄화는 질화막 패턴(214)의 상부면을 식각 정지점으로 하여 수행되며, 따라서 질화막 패턴(214)의 상부면이 노출되면 평탄화 공정을 종료한다. 이와 같은 평탄화 공정이 이루어진 후의 질화막 패턴(214)의 두께(d3)는 거의 변화가 없게 된다. 또한 질화막 패턴(214)과 매립 산화막(220)에 대한 식각이 동시에 수행되지 않으므로, 두 물질막의 식각률 차이로 인한 단차가 발생되지 않게 된다.
다음에 도 10을 참조하면, 전면에 산소(O2) 가스 주입 공정을 수행한다. 이 산소 가스 주입 공정은 질화막 패턴(도 9의 214)의 막질 종류를 SiN4에서 SiON 성분의 실리콘옥시나이트라이드(SiOxynitride) 성분으로 변형시키기 위한 것으로서, 주입되는 도우즈(dose)와 에너지는 질화막 패턴(도 9의 214)의 두께(d3)와 성장 조건에 따라 적절하게 조절한다. 상기 산소 가스 주입 공정이 수행되면, 질화막 패턴(도 9의 214)은, 앞서 언급한 바와 같이, SiON 성분의 실리콘옥시나이트라이드막(215)으로 변형된다.
다음에 도 11을 참조하면, 매립 산화막(220) 및 실리콘옥시나이트라이드막(215)에 대한 습식 식각 공정을 수행한다. 이 습식 식각 공정은 대략 10:1 내지 100:1로 희석된 HF 용액을 식각 용액으로 사용하여 수행하며, 이때 매립 산화막(220) 및 실리콘옥시나이트라이드막(215)의 식각 선택비는 대략 1.5:1이 되도록 한다. 이와 같은 습식 식각 공정이 종료되면, 소자 분리 영역의 매립 산화막(220)과 실리콘 기판(200)의 액티브 영역 사이에는 단차가 형성되지 않는다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법에 의하면, 매립 산화막의 상부를 제거하기 위한 평탄화 공정시 질화막 패턴의 상부면을 식각 정지점으로 함으로써 평탄화 공정에 의한 스크래치 발생을 억제하고, 또한 산소 가스 주입으로 질화막 패턴을 실리콘옥시나이트라이드막으로 변형하여 매립 산화막과 함께 제거하므로, 소자 분리 영역의 매립 산화막과 액티브 영역의 실리콘 기판 사이의 단차가 거의 발생되지 않도록 할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 내지 도 5는 종래의 반도체 소자의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 6 내지 도 11은 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.

Claims (5)

  1. 반도체 기판 위에 패드 산화막 및 질화막을 순차적으로 형성하는 단계;
    상기 질화막 위의 마스크막 패턴을 이용하여 상기 반도체 기판의 소자 분리 영역을 노출시키는 패드 산화막 패턴 및 질화막 패턴을 형성하는 단계;
    상기 패드 산화막 및 질화막 패턴에 의해 노출되는 반도체 기판을 일정 깊이로 식각하여 트랜치를 형성하는 단계;
    상기 트랜치 내부를 채우면서 상기 질화막 패턴을 덮는 매립 산화막을 형성하는 단계;
    상기 질화막 패턴의 상부면이 노출될 때까지 평탄화 공정을 수행하여 상기 질화막 패턴 상부의 매립 산화막을 제거하는 단계;
    상기 질화막 패턴의 노출 표면으로 산소 가스를 주입시켜 상기 질화막 패턴을 실리콘 옥시나이트라이드막으로 변형시키는 단계; 및
    상기 매립 산화막 및 옥시나이트라이드막에 대한 식각 공정을 수행하여 상기 매립 산화막의 상부 및 옥시나이트라이드막을 제거하는 단계
    를 포함하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
  2. 제 1항에 있어서,
    상기 질화막은 1000-5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
  3. 제 1항에 있어서,
    상기 매립 산화막의 상부 및 옥시나이트라이드막을 제거하는 단계는 습식 식각 방법을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
  4. 제 3항에 있어서,
    상기 습식 식각 공정은, 10:1 내지 100:1로 희석된 HF 용액을 식각 용액으로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
  5. 제 3항에 있어서,
    상기 습식 식각 공정은, 상기 매립 산화막 및 실리콘옥시나이트라이드막의 식각 선택비가 1.5:1이 되도록 하는 것을 특징으로 하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
KR10-2003-0101855A 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법 KR100521448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101855A KR100521448B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101855A KR100521448B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069614A KR20050069614A (ko) 2005-07-05
KR100521448B1 true KR100521448B1 (ko) 2005-10-12

Family

ID=37259989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101855A KR100521448B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100521448B1 (ko)

Also Published As

Publication number Publication date
KR20050069614A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US8138093B2 (en) Method for forming trenches having different widths and the same depth
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
JP2009071306A (ja) 半導体素子の微細パターン形成方法
US20110254142A1 (en) Stacked structure
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100521448B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
US7468298B2 (en) Method of manufacturing flash memory device
JP2009032872A (ja) 半導体装置の製造方法
US20050142830A1 (en) Method for forming a contact of a semiconductor device
KR20020085390A (ko) 트랜치 소자분리 방법
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100451990B1 (ko) 반도체소자 제조방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100529607B1 (ko) 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR20010005210A (ko) 얕은 트렌치 소자분리 방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR100545173B1 (ko) 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100661722B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100915

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee