JP2007520080A - 銅表面に対する表面還元、不動態化、腐食防止、および活性化のためのシステムおよび方法 - Google Patents

銅表面に対する表面還元、不動態化、腐食防止、および活性化のためのシステムおよび方法 Download PDF

Info

Publication number
JP2007520080A
JP2007520080A JP2006551095A JP2006551095A JP2007520080A JP 2007520080 A JP2007520080 A JP 2007520080A JP 2006551095 A JP2006551095 A JP 2006551095A JP 2006551095 A JP2006551095 A JP 2006551095A JP 2007520080 A JP2007520080 A JP 2007520080A
Authority
JP
Japan
Prior art keywords
processing chamber
substrate
chamber
plasma
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006551095A
Other languages
English (en)
Other versions
JP5153143B2 (ja
JP2007520080A5 (ja
Inventor
サード ベイリー・アンドリュー・ディ.・ザ
ロホカレ・シュリカント・ピー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2007520080A publication Critical patent/JP2007520080A/ja
Publication of JP2007520080A5 publication Critical patent/JP2007520080A5/ja
Application granted granted Critical
Publication of JP5153143B2 publication Critical patent/JP5153143B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23GCLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32522Temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/022Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】
【解決手段】露出された導電材料を不動態化するシステムおよび方法は、処理チャンバ内に基板を配置する工程と、処理チャンバ内に水素種を注入する工程とを備える。処理チャンバ内で、水素種のプラズマが形成される。基板の上面から、表面層の種が還元される。還元された表面層の種は、処理チャンバから取り除かれる。
【選択図】図4

Description

本発明は、一般に、ダマシン半導体製造処理に関し、特に、半導体製造処理において形状および層を平坦化するための方法およびシステムに関する。
一般に、(半導体基板およびウエハの形状の)集積回路デバイスの製造では、プラズマエッチングチャンバを用いる。プラズマエッチングチャンバは、マスクまたはパターンによって規定された通りに、基板上の選択された層をエッチングすることができる。プラズマエッチングチャンバは、処理ガス(すなわち、エッチング剤)を受け入れるよう構成されており、プラズマエッチングチャンバの1または複数の電極に、高周波(RF)電力が印加される。プラズマエッチングチャンバ内の圧力は、個々の処理に合わせて制御される。所望のRF電力が電極に印加されると、チャンバ内の処理ガスが活性化されて、プラズマが形成される。このように、プラズマは、半導体ウエハの選択された層に対して所望のエッチングを実行するよう構成される。
一部の従来技術のプラズマエッチング処理では、低揮発性の副生成物が生成される。例えば、塩素含有ガス(例えば、Cl2、HClなど)を用いる銅エッチング処理では、副生成物はCuClxである。CuClxは、常温では不揮発性である。低揮発性の副生成物は、通例、チャンバの壁において凝結する。プラズマエッチングの各サイクル中に、副生成物が、チャンバの壁に蓄積する。最終的に、副生成物は、ある厚さまで蓄積する。次に、副生成物の蓄積は、チャンバの壁から「はがれ」始めるため、かなりの粒子源になる。それらの粒子は、チャンバ内でエッチングされている基板を汚染する場合がある。
銅エッチャント剤は、しばしば、残りの銅の表面を腐食する。この腐食作用は、一様でない孔食を引き起こし、次の処理を実行する前に除去する必要がある望ましくない残留層を残す場合がある。通例、基板は、プラズマエッチングチャンバから取り出されて、洗浄および/またはリンスされる。
図1は、典型的な洗浄後の基板100を示す図である。基板100は、露出された銅デバイス104の上部に比較的厚い酸化物の層102(例えば、酸化銅)を有する。酸化物層102は、次の処理(例えば、下層の銅デバイスへの相互接続の形成)を妨げることがあるため、次の処理を試みる前に除去される必要がある。基板100は、さらに、バリア層106を有してもよい。
CMP剤は、エッチング剤について上述したのと同様の問題を引き起こす場合がある。通例は、CMP動作の後に、基板は洗浄およびリンスされる。CMP処理自体および/または洗浄動作および/またはリンス動作は、酸化物層の形成を引き起こす場合がある。
以上の点から、残留層を除去しつつ、酸化物層または任意の他の望ましくない終端層の形成をほぼ排除するシステムおよび方法が必要とされている。
概して、本発明は、これらの要求を満たすために、露出された導電材料を不動態化するための改良された方法を提供する。本発明は、処理、装置、システム、コンピュータ読み取り可能な媒体、または、デバイスを含む種々の形態で実施できることを理解されたい。以下では、本発明の実施形態をいくつか説明する。
露出された導電材料を不動態化する方法は、処理チャンバ内に基板を配置する工程と、処理チャンバ内に水素種を注入する工程とを備える。処理チャンバ内で、水素種のプラズマが形成される。基板の上面から、表面層の種が還元される。還元された表面層の種は、処理チャンバから取り除かれる。導電材料は、銅含有材料、銅元素、NiFeやCoFeなどの合金、Ni元素、Co、Ru、AlO、Ta、TaN、Pt、および、Ir、の内の少なくとも1つを備えてよい。
不動態化処理は、その場で実行されてよい。不動態化処理は、その場以外の場所で実行されてもよい。不動態化処理は、エッチング処理の際に、その場で実行されてよい。不動態化処理は、無圧平坦化処理の際に、その場で実行されてよい。不動態化処理は、CMP処理に続いて、その場以外の場所で実行されてもよい。
処理チャンバは、約30から約400℃の間の温度を有してよい。処理チャンバは、小容量のプラズマチャンバであってよい。処理チャンバは、容量結合システム、誘導結合システム、ECRシステム、または、マイクロ波システムであってよい。処理チャンバは、約1mTorrから約1000mTorrの間の圧力を有してよい。
表面層の種は、酸化物、ハロゲン化物(例えば、塩化物、臭化物、フッ化物、またはヨウ化物を含む種)、窒化物、または、それらの組み合わせであってよい。水素種は、H2、HCl、HBr、CH4、および、NH3、の内の少なくとも1つを備えてよい。水素種を注入する工程は、アルゴン、窒素、ヘリウム、ネオン、およびキセノンなどの搬送ガスを注入する工程を備えてもよい。
水素種によってプラズマを形成する工程は、基板と処理チャンバの内壁との少なくとも一方における残留物を揮発させる工程を備えてよい。還元された表面層の種を処理チャンバから取り除く工程は、揮発した残留物を取り除く工程を備えてもよい。
基板の上面から表面層の種を還元する工程は、基板の上面を活性化する工程と、基板の上面を粗面化する工程とを備えてもよい。露出された導電材料は、所定の期間で不動態化される。所定の期間は、基板の上面から表面層の種を所望の量だけ還元するのに十分である。所定の期間は、約15秒より長くてよい。
別の実施形態は、露出された銅相互接続を不動態化する方法を提供する。その方法は、処理チャンバ内に基板を配置する工程と、処理チャンバ内に水素種を注入する工程とを備える。その方法は、さらに、処理チャンバ内で水素種のプラズマを形成する工程と、露出された銅相互接続の上面から酸化銅を還元する工程とを備える。還元された酸化銅は、処理チャンバから取り除かれる。処理チャンバのいくつかの内面の各々は、約250℃以上の温度を有してよい。処理チャンバの内面の各々は、基板に対して露出されている。
別の実施形態は、基板に対して非接触平坦化を実行する方法を提供する。その方法は、エッチング処理チャンバ内に基板を配置する工程と、基板をエッチングする工程とを備える。その方法は、さらに、エッチング処理チャンバ内に水素種を注入する工程と、エッチング処理チャンバ内で水素種のプラズマを形成する工程とを備える。基板の上面から、表面層の種が還元され、還元された表面層の種は、処理チャンバから取り除かれる。
本発明のその他の態様および利点については、本発明の原理を例示した添付図面との関連で行う以下の詳細な説明から明らかになる。
以下では、エッチングされた表面の表面を平坦化および還元するためのいくつかの例示的な実施形態を説明する。当業者にとって明らかなように、本発明は、本明細書で説明する具体的な詳細事項の一部または全てがなくとも実施可能である。
露出された銅は、腐食を受けやすい。これは、相互接続アプリケーションが様々な処理剤(例えば、湿式および乾式の薬剤)にさらされた場合の処理済みの銅に、特に当てはまる。これらの条件の一部は、さらに、腐食剤を用いる場合がある。例えば、銅ドライエッチングは、通例、比較的低温では不揮発性であることから、遅くて非選択的なエッチングである。高温(すなわち、約200℃より高い温度)では、ハロゲンを含む薬剤(例えば、塩素、フッ素、臭素、ヨウ素の薬剤)で、揮発性の化合物の形成が起こりうる。腐食は、銅表面の残留ハロゲン化合物と水分との相互作用、または、処理チャンバ内の残留ハロゲンと不動態化されていない銅表面の個所との相互作用によって起きる重大な問題である。後者の場合は、銅のCMPまたは電解研磨に続く無圧バリア除去を含んでもよい。別の例は、腐食性のアルカリ性スラリを利用するCMPを用いたダマシンアプリケーションのための銅処理である。腐食は、通例の湿式の処理を実行しても残る。さらに、通例の湿式の処理は、さらなる処理モジュールとさらなる化学的な条件とを導入することにより、生産コストおよび生産時間を増大させうる。
電気的な要件および次の層の蒸着の要件について、デュアルダマシン処理では、安定した活性表面が重要である。通例、新たに露出された銅の表面は、さらなる処理に必要なものと異なる表面特性を有する。新たに露出された銅表面を改質して、これらの要求を満たすためには、さらなる処理工程および処理モジュールが必要になる。新たに露出された銅表面への改質は、表面の酸化銅層を銅元素に還元することと、真空(例えば、約100mTorrよりも低い)条件で銅表面を活性化することとを含む。他の改質は、CMP処理剤(例えば、漂白剤、防止剤、促進剤など)の多くの成分を含むCMP残留物の除去を含んでよく、それにより、CMP処理後の任意の湿式洗浄処理を省略することができる。
一実施形態は、新たにエッチングされた表面を不動態化して、腐食を防止するためのシステムおよび方法を提供する。開示されているシステムおよび方法は、エッチングされた基板からエッチャント剤の残留物を除去することができる。開示されているシステムおよび方法は、エッチングチャンバの壁からエッチャント剤の残留物を除去することもできる。さらに、開示されているシステムおよび方法は、銅層が露出された後に形成された酸化物層と、湿式洗浄処理でさらに形成された酸化物層とをほぼ除去することができる。
開示されているシステムおよび方法は、プラズマエッチングチャンバ内で、その場で実行可能である。この実施形態では、プラズマエッチングチャンバ内で実行される他の処理に対して、その場での不動態化動作を組み合わせたり、一部の例では組み込んだりすることができる。このように、プラズマエッチングチャンバ内での総処理時間は、ほとんど変わらない。例えば、一実施形態では、不動態化動作は、約30秒を必要とし、約60秒を必要とするチャック取り外し動作と同時に行うと、プラズマチャンバ内での処理時間は増大しない。
別の実施形態は、CMP後の洗浄およびリンス動作に続く処理など、その場以外の場所での処理を含む。例えば、基板は、CMP動作の後に、洗浄およびリンス動作を受ける。次に、基板は、不動態化処理を実行して、洗浄およびリンス動作中に形成された酸化物層を還元できるプラズマチャンバ内に配置されてよい。この実施形態は、次の動作が、プラズマチャンバ内で実行できるプラズマエッチングまたは蒸着動作である場合に、特に有用である。
本発明のさらなる利点は、新たに露出された層が活性化されることである。活性化された層は、導電材料に次の接続を行うことができるように、導電材料の基質を露出させる。図2Aは、本発明の一実施形態に従って、銅基質200を示す図である。銅分子202の基質は、酸化物層204によって覆われている。酸化物層204は、数百から数千オングストロームの厚さを有してよい。図2Bは、本発明の一実施形態に従って、不動態化された銅基質200’を示す図である。不動態化動作後には、酸化物層204は、銅分子202の基質が完全に露出されるように、ほぼ還元される。銅分子202の基質は、やや粗い表面を有する。粗い表面は、露出された銅分子202の基質の上に形成されてよい次の層への付着性を増大できる。
不動態化動作は、新しく露出された銅表面を水素に露出させることで、1つの動作で、表面の酸化物の還元、表面の不動態化、および、腐食の防止を行う工程を備える。水素ガス、または、プラズマ条件下で水素を発生する他のガス(例えば、HCl、CH4、NH3など)を用いて、所望の結果を得ることができる。このプラズマ処理は、誘導または容量結合プラズマリアクタやマイクロ波リアクタを含む様々な種類のプラズマリアクタで用いられてよい。さらなる添加ガスは、例えば、アルゴンに限定されず、酸素や窒素を含んでもよい。
図3Aは、本発明の一実施形態に従って、CMP処理の方法の動作300を示すフローチャートである。動作305では、バルク除去、平坦化、または、その他のCMP動作が、基板に対して実行される。例えば、CMP動作は、ダマシンまたはデュアルダマシン相互接続構造などのための導電材料の余剰部分を除去するために利用可能である。CMP動作は、導電性の相互接続を露出させる。CMP動作は、線形ベルトCMP、回転または平面テーブルCMP、もしくは、低圧CMP動作など、任意の種類のCMP動作であってよい。
動作310において、基板は、脱イオン水によるリンスまたは同様の洗浄動作など、「湿式」動作で洗浄される。湿式洗浄動作は、基板から、残留CMPスラリおよびCMP副生成物を除去する。湿式洗浄動作は、しばしば、CMP処理ツールに組み込まれたり、別個の処理ツールまたはモジュールに組み込まれたりしてよい。
動作315において、洗浄された基板は、処理チャンバ内に配置される。処理チャンバは、プラズマ動作に適した任意の処理チャンバであってよい。一実施形態では、処理チャンバは、すべての内面を、処理チャンバの内面に付着しうる任意の残留物を揮発させるのに必要な温度(例えば、約200ないし約400℃)以上に一様に加熱させることが可能な処理チャンバを含む。内面とは、基板が露出される先の処理チャンバの内部表面を含む。一実施形態では、処理チャンバは、2003年12月22日に出願された共同所有で同時係属中の米国特許出願10/744,355、「Small Volume Process Chamber with Hot Inner Surfaces」に記載されたような、小容量の処理チャンバである。小容量の処理チャンバは、約0.5cmから約5cmの距離で隔てられた上部電極および下部電極を有する。
動作340において、露出された導電性の相互接続構造の表面は、不動態化される。表面の不動態化については、図4において詳細に説明する。図3Aに示すように、表面の不動態化動作340は、CMP動作305に対して、その場以外の場所で実行される動作である。
図3Bは、本発明の一実施形態に従って、エッチング処理の方法の動作320を示すフローチャートである。動作325では、プラズマ動作に適した処理チャンバ内に、基板が配置される。基板は、他の動作のための処理チャンバ内に配置されてもよい。例えば、他の動作とは、プラズマエッチング処理や蒸着処理(例えば、化学蒸着)などの動作を含んでよい。
動作330において、処理チャンバ内の基板に対して、処理(例えば、プラズマエッチング処理)が実行される。その処理は、処理チャンバ内で実行可能な任意の処理であってよい。一実施形態では、その処理は、2003年3月14日に出願された米国特許出願No.10/390,117、「System, Method and Apparatus For Improved Global Dual−Damascene Planarization」や、2003年3月14日に出願された米国特許出願No.10/390,520、「System, Method and Apparatus For Improved Local Dual−Damascene Planarization」に記載されたような無圧プラズマエッチング処理である。プラズマエッチング処理は、導電性の相互接続構造またはデバイス構造を露出させる。
動作340において、露出された導電性の相互接続構造の表面は、不動態化される。表面の不動態化については、図4において詳細に説明する。図3Bに示すように、表面の不動態化動作340は、同じ処理チャンバ内で、別の事前または事後の動作として実行可能なその場での動作である。
図4は、本発明の一実施形態に従って、不動態化処理の方法の動作340を示すフローチャートである。動作405において、プラズマチャンバ内に、水素を含む種が注入される。プラズマチャンバは、約75℃から約300℃の範囲に加熱される。プラズマチャンバの圧力は、約1mTorrから約100mTorrの範囲内である。一実施形態では、水素は、約20sccm(標準立方センチメートル毎分)から約200sccmの間の流速で注入される。水素は、約20から約2000sccmの流速の不活性搬送ガス(例えば、アルゴン)で搬送されてよい。
動作410において、水素種によってプラズマが形成される。プラズマの高エネルギと、比較的高い温度(例えば、約75から約300℃以上)とによって、基板上の残留物質(例えば、CMP残留物やエッチャント残留物)が、揮発性になる。基板に対する所望の温度の範囲は、約200から約400℃である。同様に、処理チャンバの内面におけるエッチャント残留物も揮発性になる。処理チャンバに対する所望の温度の範囲は、約200から約400℃である。揮発した残留物質は、後の動作420で取り除かれる。プラズマは、任意の種類のプラズマチャンバ(例えば、誘導型、容量型など)で形成されてよい。例えば、代表的な誘導プラズマチャンバでは、上部に印加される電力は、約500から約3000ワットの電力である。下部電極には、約0から約100ワットの電力が印加されてよい。同様に、容量プラズマチャンバでは、約500から約5000Wの範囲のシステム電力が、下部および/または上部電極に印加されてよい。RF電源は、単一または二重周波数の影響を受けてよい。
動作415においては、酸化物層が還元される。例えば、水素プラズマは、酸化物表面層における酸素原子が、導電材料(例えば、銅)から分離して、水素と結合し、水分子を形成することを引き起こす。残りの水素原子すべて、導電材料から分離した酸素原子すべて、および、形成された水分子は、後の動作420で取り除かれてよい。酸化物層の還元および残留物質の揮発は、約15秒から約2分で完了する。最大時間は示されていないが、酸化物層と残留物質の揮発との大部分は、約2分未満で完了できる。動作420において、酸化物、水素、水蒸気、および、揮発した残留物質は、処理チャンバから取り除かれ、その方法の動作は終了する。
例えば、一実施形態では、容量結合プラズマエッチングチャンバ内に、基板がロードされる。プラズマエッチングチャンバは、約20mTorrの圧力で、約250℃の温度に加熱される。プラズマエッチングチャンバの上部電極には、約1000ワットが印加され、下部電極には電力が印加されない。約100sccmのH2および約100sccmのアルゴンがプラズマエッチングチャンバに注入され、水素種のプラズマが生成される。基板は、約60秒間、水素プラズマにさらされ、基板の上面における酸化物が還元される。
上述の実施形態は、銅デバイスおよび相互接続構造に関連して説明されているが、実施形態は、銅だけに限定されない。磁性材料(NiFe、CoFe、AlOなど)および電極材料(Ta、TaN、Pt、Irなど)のエッチングも、同様のプロセスで実行可能である。
上述の任意の図面の動作によって表される命令は、図示された順序で実行される必要はなく、それらの動作によって表される処理すべてが、必ずしも本発明の実施に必要なわけではない。さらに、上述の図面のいずれかに記載されたプロセスは、RAM、ROM、または、ハードディスクドライブのいずれか、もしくは、それらを組み合わせたものに格納されたソフトウェアとして実施されてもよい。
理解を深めるために、上述の発明について、ある程度詳しく説明したが、添付の特許請求の範囲内でいくらかの変更と変形を行ってもよいことは明らかである。したがって、本実施形態は、例示的なものであって、限定的なものではないとみなされ、本発明は、本明細書に示した詳細に限定されず、添付の特許請求の範囲および等価物の範囲内で変形されてよい。
典型的な洗浄後の基板を示す図。 本発明の一実施形態に従って、銅基質を示す図。 本発明の一実施形態に従って、不動態化された銅基質を示す図。 本発明の一実施形態に従って、CMP処理の方法の動作を示すフローチャート。 本発明の一実施形態に従って、エッチング処理の方法の動作を示すフローチャート。 本発明の一実施形態に従って、不動態化処理の方法の動作を示すフローチャート。

Claims (23)

  1. 露出された導電材料を不動態化する方法であって、
    処理チャンバ内に基板を配置する工程と、
    前記処理チャンバ内に水素種を注入する工程と、
    前記処理チャンバ内で水素種のプラズマを形成する工程と、
    前記基板の上面から表面層の種を還元する工程と、
    前記還元された表面層の種を前記処理チャンバから取り除く工程と、を備える、方法。
  2. 請求項1に記載の方法であって、前記導電材料は、銅含有材料、銅元素、NiFe、CoFe、Ni元素、Co、Ru、AlO、Ta、TaN、Pt、および、Ir、の内の少なくとも1つを備える、方法。
  3. 請求項1に記載の方法であって、前記不動態化の処理は、その場で実行される、方法。
  4. 請求項1に記載の方法であって、前記不動態化の処理は、その場以外の場所で実行される、方法。
  5. 請求項1に記載の方法であって、前記不動態化の処理は、エッチング処理の際に、その場で実行される、方法。
  6. 請求項5に記載の方法であって、前記不動態化の処理は、無圧平坦化処理の際に、その場で実行される、方法。
  7. 請求項1に記載の方法であって、前記不動態化の処理は、CMP動作に続いて、その場以外の場所で実行される、方法。
  8. 請求項1に記載の方法であって、前記処理チャンバは、約30から約400℃の間の温度を有する、方法。
  9. 請求項1に記載の方法であって、前記処理チャンバは、小容量のプラズマチャンバである、方法。
  10. 請求項1に記載の方法であって、前記処理チャンバは、誘導結合システム、ECRシステム、および、マイクロ波システム、の内の少なくとも1つを備える、方法。
  11. 請求項1に記載の方法であって、前記処理チャンバは、約1mTorrから約500mTorrの間の圧力を有する、方法。
  12. 請求項1に記載の方法であって、前記処理チャンバは、容量結合システムである、方法。
  13. 請求項1に記載の方法であって、前記水素種は、H2、HCl、HBr、CH4、および、NH3、の内の少なくとも1つを備える、方法。
  14. 請求項1に記載の方法であって、前記水素種を注入する工程は、搬送ガスを注入する工程を備える、方法。
  15. 請求項14に記載の方法であって、前記搬送ガスは、アルゴン、窒素、ヘリウム、ネオン、および、キセノン、の内の少なくとも1つを備える、方法。
  16. 請求項1に記載の方法であって、前前記表面層の種は、酸化物、ハロゲン化物、および、窒化物、の内の少なくとも1つを備える、方法。
  17. 請求項1に記載の方法であって、前記水素種によってプラズマを形成する工程は、前記基板と前記処理チャンバの内壁との少なくとも一方における残留物を揮発させる工程を備え、前記還元された表面層の種を前記処理チャンバから取り除く工程は、前記揮発した残留物を取り除く工程を備える、方法。
  18. 請求項1に記載の方法であって、前記基板の前記上面から前記表面層の種を還元する工程は、
    前記基板の前記上面を活性化する工程と、
    前記上面を粗面化する工程と、を備える、方法。
  19. 請求項1に記載の方法であって、前記露出された導電材料は、所定の期間で不動態化され、前記所定の期間は、前記基板の前記上面から前記表面層の種を所望の量だけ還元するのに十分である、方法。
  20. 請求項1に記載の方法であって、前記所定の期間は、約15秒よりも長い、方法。
  21. 露出された銅相互接続を不動態化する方法であって、
    処理チャンバ内に基板を配置する工程と、
    前記処理チャンバ内に水素種を注入する工程と、
    前記処理チャンバ内で水素種のプラズマを形成する工程と、
    前記露出された銅相互接続の上面から酸化銅を還元する工程と、
    前記還元された酸化銅を前記処理チャンバから取り除く工程と、を備える、方法。
  22. 請求項21に記載の方法であって、前記処理チャンバの複数の内面の各々は、約250℃以上の温度を有し、前記処理チャンバの前記複数の内面の各々は、前記基板に対して露出されている、方法。
  23. 基板に対して非接触平坦化を実行する方法であって、
    エッチング処理チャンバ内に基板を配置する工程と、
    前記基板をエッチングする工程と、
    前記エッチング処理チャンバ内に水素種を注入する工程と、
    前記エッチング処理チャンバ内で水素種のプラズマを形成する工程と、
    前記基板の上面から表面層の種を還元する工程と、
    前記還元された表面層の種を前記処理チャンバから取り除く工程と、を備える、方法。
JP2006551095A 2004-01-30 2004-12-30 銅表面に対する表面還元、不動態化、腐食防止、および活性化のための方法 Expired - Fee Related JP5153143B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/769,408 US7232766B2 (en) 2003-03-14 2004-01-30 System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US10/769,408 2004-01-30
PCT/US2004/043910 WO2005076348A1 (en) 2004-01-30 2004-12-30 System and method for surface reduction, passivation, corrosion prevention and activation of copper surface

Publications (3)

Publication Number Publication Date
JP2007520080A true JP2007520080A (ja) 2007-07-19
JP2007520080A5 JP2007520080A5 (ja) 2008-03-06
JP5153143B2 JP5153143B2 (ja) 2013-02-27

Family

ID=34837810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006551095A Expired - Fee Related JP5153143B2 (ja) 2004-01-30 2004-12-30 銅表面に対する表面還元、不動態化、腐食防止、および活性化のための方法

Country Status (7)

Country Link
US (1) US7232766B2 (ja)
EP (1) EP1709679A1 (ja)
JP (1) JP5153143B2 (ja)
KR (1) KR101127778B1 (ja)
CN (1) CN1906753A (ja)
IL (1) IL176591A (ja)
WO (1) WO2005076348A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7540935B2 (en) * 2003-03-14 2009-06-02 Lam Research Corporation Plasma oxidation and removal of oxidized material
KR101506352B1 (ko) 2006-08-30 2015-03-26 램 리써치 코포레이션 금속 증착을 위해 기판 표면을 가공하는 프로세스 및 통합 시스템
US20090170334A1 (en) * 2007-12-27 2009-07-02 Tong Fang Copper Discoloration Prevention Following Bevel Etch Process
US7737029B2 (en) * 2008-03-18 2010-06-15 Samsung Electronics Co., Ltd. Methods of forming metal interconnect structures on semiconductor substrates using oxygen-removing plasmas and interconnect structures formed thereby
CN103187360B (zh) * 2011-12-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法
KR101804656B1 (ko) * 2016-02-04 2017-12-04 고려대학교 산학협력단 수소 플라즈마 처리된 나노 다이아몬드 분말을 포함하는 내마모 저마찰 고분자 복합재 및 그 제조 방법
WO2022046429A1 (en) * 2020-08-27 2022-03-03 Lam Research Corporation Subtractive copper etch
CN112458398A (zh) * 2020-11-25 2021-03-09 浙江申久金属制品有限公司 一种喷砂辅助的渗铝不锈钢板的制备方法及不锈钢板
CN115241322A (zh) * 2022-06-22 2022-10-25 通威太阳能(安徽)有限公司 电极的去氧化方法、电池的制备方法、电池和电子产品

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06306648A (ja) * 1993-04-26 1994-11-01 Matsushita Electron Corp ドライエッチング装置
JPH0817804A (ja) * 1994-07-04 1996-01-19 Sony Corp プラズマエッチング方法
JPH1187353A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH11111702A (ja) * 1997-08-04 1999-04-23 Toshiba Corp 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JPH11204297A (ja) * 1998-01-19 1999-07-30 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2000114368A (ja) * 1998-10-05 2000-04-21 Nec Corp 半導体装置の製造方法
JP2001527287A (ja) * 1997-12-23 2001-12-25 ラム リサーチ コーポレーション フォトレジストマスクを使用してエッチングするための改良技術
JP2002507059A (ja) * 1998-03-13 2002-03-05 アプライド マテリアルズ インコーポレイテッド 銅のエッチバックプロセス
JP2002510878A (ja) * 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド 低k誘電体をエッチングする方法
JP2002231722A (ja) * 2000-11-30 2002-08-16 Canon Sales Co Inc 半導体装置及びその製造方法
JP2002289535A (ja) * 2001-03-26 2002-10-04 Seiko Epson Corp プラズマ気相化学堆積装置のクリーニング方法
JP2003506866A (ja) * 1999-08-03 2003-02-18 アプライド マテリアルズ インコーポレイテッド エッチングプロセス用側壁ポリマー形成ガス添加物

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125935A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体装置の製造方法
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
DE3914065A1 (de) * 1989-04-28 1990-10-31 Leybold Ag Vorrichtung zur durchfuehrung von plasma-aetzverfahren
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
DE69033663T2 (de) * 1989-08-28 2001-06-21 Hitachi, Ltd. Verfahren zur Behandlung eines Aluminium enthaltenden Musters
US5098516A (en) * 1990-12-31 1992-03-24 Air Products And Chemicals, Inc. Processes for the chemical vapor deposition of copper and etching of copper
JPH04311033A (ja) * 1991-02-20 1992-11-02 Micron Technol Inc 半導体デバイスのエッチング後処理方法
US5200031A (en) * 1991-08-26 1993-04-06 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from one or more previous metal etch steps
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
JP3109449B2 (ja) 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
JP2003526191A (ja) * 1997-08-13 2003-09-02 アプライド マテリアルズ インコーポレイテッド 半導体デバイス用銅エッチング方法
US6008130A (en) * 1997-08-14 1999-12-28 Vlsi Technology, Inc. Polymer adhesive plasma confinement ring
JPH1167766A (ja) * 1997-08-19 1999-03-09 Sony Corp 半導体装置の製造方法
KR20010024096A (ko) * 1997-09-18 2001-03-26 메르다드 엠. 모슬레히 고성능 집적 회로 배선 제조 방법 및 장치
TWI246633B (en) * 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6096230A (en) 1997-12-29 2000-08-01 Intel Corporation Method of planarizing by polishing a structure which is formed to promote planarization
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
JP4395896B2 (ja) * 1998-03-10 2010-01-13 ソニー株式会社 半導体装置の製造方法
US6303505B1 (en) * 1998-07-09 2001-10-16 Advanced Micro Devices, Inc. Copper interconnect with improved electromigration resistance
TW430946B (en) * 1998-07-22 2001-04-21 United Microelectronics Corp Dual damascene process
TW398036B (en) * 1998-08-18 2000-07-11 Promos Technologies Inc Method of monitoring of chemical mechanical polishing end point and uniformity
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
US6051496A (en) 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US6221775B1 (en) 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
US6056864A (en) * 1998-10-13 2000-05-02 Advanced Micro Devices, Inc. Electropolishing copper film to enhance CMP throughput
US6364954B2 (en) * 1998-12-14 2002-04-02 Applied Materials, Inc. High temperature chemical vapor deposition chamber
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US6153530A (en) * 1999-03-16 2000-11-28 Applied Materials, Inc. Post-etch treatment of plasma-etched feature surfaces to prevent corrosion
US6204192B1 (en) * 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6159857A (en) * 1999-07-08 2000-12-12 Taiwan Semiconductor Manufacturing Company Robust post Cu-CMP IMD process
US6352081B1 (en) * 1999-07-09 2002-03-05 Applied Materials, Inc. Method of cleaning a semiconductor device processing chamber after a copper etch process
SG93856A1 (en) * 1999-07-19 2003-01-21 Chartered Semiconductor Mfg A selective & damage free cu cleaning process for pre-dep, post etch/cmp
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
US6573187B1 (en) * 1999-08-20 2003-06-03 Taiwan Semiconductor Manufacturing Company Method of forming dual damascene structure
US6234870B1 (en) 1999-08-24 2001-05-22 International Business Machines Corporation Serial intelligent electro-chemical-mechanical wafer processor
US6365327B1 (en) * 1999-08-30 2002-04-02 Agere Systems Guardian Corp. Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
EP1081751A3 (en) * 1999-09-02 2003-03-19 Applied Materials, Inc. Methods of pre-cleaning dielectric layers of substrates
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001077094A (ja) * 1999-09-07 2001-03-23 Matsushita Electric Ind Co Ltd プラズマ処理装置
US6227140B1 (en) * 1999-09-23 2001-05-08 Lam Research Corporation Semiconductor processing equipment having radiant heated ceramic liner
US6408786B1 (en) * 1999-09-23 2002-06-25 Lam Research Corporation Semiconductor processing equipment having tiled ceramic liner
US6423200B1 (en) * 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6500357B1 (en) * 1999-12-28 2002-12-31 Applied Materials Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US6350364B1 (en) * 2000-02-18 2002-02-26 Taiwan Semiconductor Manufacturing Company Method for improvement of planarity of electroplated copper
KR100545034B1 (ko) 2000-02-21 2006-01-24 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마처리장치 및 시료의 처리방법
JP2001244240A (ja) 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
JP2001267310A (ja) * 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6323121B1 (en) 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
US6576550B1 (en) * 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
WO2002010729A1 (en) * 2000-07-31 2002-02-07 Asml Us, Inc. In-situ method and apparatus for end point detection in chemical mechanical polishing
US6475298B1 (en) * 2000-10-13 2002-11-05 Lam Research Corporation Post-metal etch treatment to prevent corrosion
US6383935B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Method of reducing dishing and erosion using a sacrificial layer
US6517413B1 (en) * 2000-10-25 2003-02-11 Taiwan Semiconductor Manufacturing Company Method for a copper CMP endpoint detection system
US6417093B1 (en) * 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6482755B1 (en) * 2000-11-02 2002-11-19 Advanced Micro Devices, Inc. HDP deposition hillock suppression method in integrated circuits
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US20020121500A1 (en) * 2000-12-22 2002-09-05 Rao Annapragada Method of etching with NH3 and fluorine chemistries
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6554914B1 (en) * 2001-02-02 2003-04-29 Novellus Systems, Inc. Passivation of copper in dual damascene metalization
US6482331B2 (en) * 2001-04-18 2002-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing contamination in a plasma process chamber
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
TWI243404B (en) * 2001-05-24 2005-11-11 Lam Res Corp Applications of oxide hardmasking in metal dry etch processors
US20020182853A1 (en) * 2001-05-31 2002-12-05 Hsueh-Chung Chen Method for removing hard-mask layer after metal-CMP in dual-damascene interconnect structure
US20020187627A1 (en) * 2001-06-06 2002-12-12 Yu-Shen Yuang Method of fabricating a dual damascene structure
US20020192966A1 (en) * 2001-06-19 2002-12-19 Shanmugasundram Arulkumar P. In situ sensor based control of semiconductor processing procedure
US6527911B1 (en) * 2001-06-29 2003-03-04 Lam Research Corporation Configurable plasma volume etch chamber
KR100430472B1 (ko) * 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
TW567554B (en) * 2001-08-08 2003-12-21 Lam Res Corp All dual damascene oxide etch process steps in one confined plasma chamber
US6984288B2 (en) * 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
US6756318B2 (en) 2001-09-10 2004-06-29 Tegal Corporation Nanolayer thick film processing system and method
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
US6579800B2 (en) * 2001-10-12 2003-06-17 Nutool, Inc. Chemical mechanical polishing endpoint detection
US6780086B2 (en) * 2001-10-12 2004-08-24 Mosel Vitelic, Inc. Determining an endpoint in a polishing process
US6709314B2 (en) * 2001-11-07 2004-03-23 Applied Materials Inc. Chemical mechanical polishing endpoinat detection
US6582974B2 (en) * 2001-11-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer
EP1320128B1 (en) * 2001-12-17 2006-05-03 AMI Semiconductor Belgium BVBA Method for making interconnect structures
US20030119305A1 (en) * 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device
US6653224B1 (en) * 2001-12-27 2003-11-25 Lam Research Corporation Methods for fabricating interconnect structures having Low K dielectric properties
US6440840B1 (en) * 2002-01-25 2002-08-27 Taiwan Semiconductor Manufactoring Company Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits
DE10208166B4 (de) * 2002-02-26 2006-12-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Metallleitungen mit verbesserter Gleichförmigkeit auf einem Substrat
DE10208165C1 (de) * 2002-02-26 2003-10-02 Advanced Micro Devices Inc Verfahren, Steuerung und Vorrichtung zum Steuern des chemisch-mechanischen Polierens von Substraten
US6828245B2 (en) * 2002-03-02 2004-12-07 Taiwan Semiconductor Manufacturing Co. Ltd Method of improving an etching profile in dual damascene etching
US20030199112A1 (en) * 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
US6806948B2 (en) * 2002-03-29 2004-10-19 Lam Research Corporation System and method of broad band optical end point detection for film change indication
US6764810B2 (en) * 2002-04-25 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for dual-damascene formation using a via plug
US6706637B2 (en) * 2002-05-09 2004-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene aperture formation method absent intermediate etch stop layer
DE10223945B4 (de) * 2002-05-29 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Herstellung von Damaszener-Metallstrukturen
US6821899B2 (en) * 2003-03-14 2004-11-23 Lam Research Corporation System, method and apparatus for improved local dual-damascene planarization

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06306648A (ja) * 1993-04-26 1994-11-01 Matsushita Electron Corp ドライエッチング装置
JPH0817804A (ja) * 1994-07-04 1996-01-19 Sony Corp プラズマエッチング方法
JPH1187353A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH11111702A (ja) * 1997-08-04 1999-04-23 Toshiba Corp 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JP2001527287A (ja) * 1997-12-23 2001-12-25 ラム リサーチ コーポレーション フォトレジストマスクを使用してエッチングするための改良技術
JPH11204297A (ja) * 1998-01-19 1999-07-30 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2002507059A (ja) * 1998-03-13 2002-03-05 アプライド マテリアルズ インコーポレイテッド 銅のエッチバックプロセス
JP2002510878A (ja) * 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド 低k誘電体をエッチングする方法
JP2000114368A (ja) * 1998-10-05 2000-04-21 Nec Corp 半導体装置の製造方法
JP2003506866A (ja) * 1999-08-03 2003-02-18 アプライド マテリアルズ インコーポレイテッド エッチングプロセス用側壁ポリマー形成ガス添加物
JP2002231722A (ja) * 2000-11-30 2002-08-16 Canon Sales Co Inc 半導体装置及びその製造方法
JP2002289535A (ja) * 2001-03-26 2002-10-04 Seiko Epson Corp プラズマ気相化学堆積装置のクリーニング方法

Also Published As

Publication number Publication date
JP5153143B2 (ja) 2013-02-27
IL176591A (en) 2012-06-28
CN1906753A (zh) 2007-01-31
KR101127778B1 (ko) 2012-03-26
WO2005076348A1 (en) 2005-08-18
EP1709679A1 (en) 2006-10-11
US7232766B2 (en) 2007-06-19
KR20060121269A (ko) 2006-11-28
US20050087759A1 (en) 2005-04-28
IL176591A0 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
US7575007B2 (en) Chamber recovery after opening barrier over copper
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
US6984585B2 (en) Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US7807579B2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
TWI665760B (zh) 用於消去式金屬積體化的襯墊及阻障層應用
KR20170022922A (ko) 텅스텐 및 다른 금속들의 원자층 에칭
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
KR20160075358A (ko) 선택적인 질화물 에칭
KR102457878B1 (ko) 패시베이션을 이용한 구리의 이방성 에칭
IL176591A (en) Method of imitation of a conductive material exposed to a passive feature
US6325861B1 (en) Method for etching and cleaning a substrate
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
US20040237997A1 (en) Method for removal of residue from a substrate
JP7526361B2 (ja) 選択的異方性金属エッチング
JP2021527952A (ja) 高アスペクト比構造の効率的な洗浄およびエッチング
US6921493B2 (en) Method of processing substrates
KR100461743B1 (ko) 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법
CN117894748A (zh) 一种半导体结构及半导体工艺方法
JP2024503424A (ja) 金属エッチング残渣を有するチャンバの構成要素を洗浄する方法
US20180330943A1 (en) Halogen abatement for high aspect ratio channel device damage layer removal for epi growth
JP2003504864A (ja) チャンバ状態の処理感度を減じる新しい方法論
JP2008072123A (ja) 半導体素子の導電パターン形成方法
JPH06338499A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees