JP2004241675A - 配線接続構造を有する電子デバイスの製造方法 - Google Patents
配線接続構造を有する電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2004241675A JP2004241675A JP2003030381A JP2003030381A JP2004241675A JP 2004241675 A JP2004241675 A JP 2004241675A JP 2003030381 A JP2003030381 A JP 2003030381A JP 2003030381 A JP2003030381 A JP 2003030381A JP 2004241675 A JP2004241675 A JP 2004241675A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal film
- electronic device
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】ヴィアプラグと金属配線との間の接触不良を回避し得る、配線接続構造を有する電子デバイスの製造方法を得る。
【解決手段】ヴィアホール８を形成するためのエッチング工程において、エッチングガスとして、Ｃ４Ｈ８、Ｏ２、及びＡｒの混合ガスを用いる。これにより、少なくともヴィアホール８の側壁上部において、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となる。そのため、バリアメタル膜９とヴィアホール８の側壁との間には、上記微小な凹凸に起因した隙間が生じることがなく、両者は互いに密着する。その結果、ＣＭＰ工程後のフッ酸を用いた洗浄工程において、洗浄液が、バリアメタル膜９とヴィアホール８の側壁との間の隙間を通って金属膜３内に染み込むことはない。
【選択図】 図７
【解決手段】ヴィアホール８を形成するためのエッチング工程において、エッチングガスとして、Ｃ４Ｈ８、Ｏ２、及びＡｒの混合ガスを用いる。これにより、少なくともヴィアホール８の側壁上部において、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となる。そのため、バリアメタル膜９とヴィアホール８の側壁との間には、上記微小な凹凸に起因した隙間が生じることがなく、両者は互いに密着する。その結果、ＣＭＰ工程後のフッ酸を用いた洗浄工程において、洗浄液が、バリアメタル膜９とヴィアホール８の側壁との間の隙間を通って金属膜３内に染み込むことはない。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
この発明は、配線接続構造を有する電子デバイスの製造方法に関し、より具体的には、電子デバイスが備える多層配線構造において、下層配線と上層配線とを互いに接続するためのヴィアプラグの形成方法に関するものである。
【０００２】
【従来の技術】
従来のヴィアプラグの形成方法では、（ａ）金属配線を覆って層間絶縁膜を形成する工程と、（ｂ）層間絶縁膜の上面上に、金属配線の上方が開口したパターンを有するフォトレジストを形成する工程と、（ｃ）フォトレジストをエッチングマスクに用いて異方性エッチングを行うことにより、層間絶縁膜を除去してヴィアホールを形成し、これによって金属配線を露出する工程と、（ｄ）フォトマスクを除去する工程と、（ｅ）工程（ｄ）によって得られる構造上に金属膜を形成する工程と、（ｆ）層間絶縁膜の上面よりも上方に存在する部分の金属膜を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって除去する工程と、（ｇ）金属配線の材質に対して溶解性を有する洗浄液を用いて、工程（ｆ）によって得られる構造の表面を洗浄する工程とが、この順に実行されていた。特に、工程（ｃ）では、Ｃ５Ｆ８、Ｏ２、及びＡｒの混合ガスを用いたプラズマ、又はＣ４Ｆ８、Ｏ２、及びＡｒの混合ガスを用いたプラズマによる異方性ドライエッチングが行われていた。
【０００３】
なお、配線接続構造を有する電子デバイスの製造方法に関する技術は、下記の特許文献１〜４に開示されている。
【０００４】
【特許文献１】
特開平１１−１８６３９０号公報
【特許文献２】
特開平９−１６２２８１号公報
【特許文献３】
特開平１０−３２２５１号公報
【特許文献４】
特開平８−２５０４９７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のヴィアプラグの形成方法によると、工程（ｃ）の異方性エッチングにおいて、フォトレジストのエッチングは不均一に進行する。特に、ヴィアホールの開口面近傍のフォトレジストの肩部においてはその傾向が顕著であり、フォトレジストの膜減りの速い部分と遅い部分とがランダムに現れる。そのため、ヴィアホールの側壁上部の表面には、多数の微小な凹凸が生じてしまう。
【０００６】
工程（ｅ）においてヴィアホール内に金属膜が形成されるが、上記の微小な凹凸に起因して、ヴィアホールの側壁と金属膜との間に隙間が発生する。すると、工程（ｇ）において、洗浄液が上記の隙間を通って金属配線内に染み込み、金属配線を溶解してボイドを生じさせる。その結果、ヴィアプラグと金属配線との間に接触不良が発生するという問題がある。
【０００７】
本発明はかかる問題を解決するために成されたものであり、ヴィアプラグと金属配線との間の接触不良を回避し得る、配線接続構造を有する電子デバイスの製造方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る配線接続構造を有する電子デバイスの製造方法は、（ａ）基板上に配線を形成する工程と、（ｂ）配線を覆って層間絶縁膜を形成する工程と、（ｃ）層間絶縁膜の上面上に、配線の上方が開口したパターンを有するマスク材を形成する工程と、（ｄ）マスク材をエッチングマスクに用いて異方性エッチングを行うことにより、層間絶縁膜を除去して凹部を形成し、これによって配線を露出する工程と、（ｅ）マスク材を除去する工程と、（ｆ）凹部内を充填しつつ、工程（ｅ）によって得られる構造上に導電膜を形成する工程と、（ｇ）層間絶縁膜の上面上に形成されている部分の導電膜を除去する工程と、（ｈ）配線の材質に対して溶解性を有する洗浄液を用いて、工程（ｇ）によって得られる構造の表面を洗浄する工程とを備え、工程（ｄ）において、所定のエッチングガスを用いて異方性エッチングを行うことにより、少なくとも層間絶縁膜の上面付近において、凹部の側壁は、微小な凹凸がない滑らかな形状であることを特徴とする。
【０００９】
【発明の実施の形態】
実施の形態１．
図１〜９は、本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。特に、図１〜７，９は断面図であり、図８は、図７に示したラインＶＩＩＩ−ＶＩＩＩに沿った位置に関する上面図である。
【００１０】
図１を参照して、まず、ＰＶＤ法によって、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、又はこれらの積層膜から成る下敷膜を、層間絶縁膜１の上面上に全面的に形成する。次に、ＰＶＤ法によって、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、又はＡｌ−Ｃｕ−Ｔｉ等のアルミニウム合金から成る金属膜を、下敷膜の上面上に全面的に形成する。次に、ＰＶＤ法によって、窒化チタンから成る上敷膜を、金属膜の上面上に全面的に形成する。上敷膜は、反射防止膜として機能する。次に、写真製版法及び異方性ドライエッチング法によってこれらの膜をパターニングすることにより、下敷膜２、金属膜３、及び上敷膜４から成る第１の金属配線を形成する。
【００１１】
図２を参照して、次に、高密度のプラズマ等を利用したＣＶＤ法によって、シリコン酸化膜を、第１の金属配線を覆って層間絶縁膜１の上面上に全面的に形成する。次に、ＣＭＰ法によってシリコン酸化膜の上面を平坦化することにより、層間絶縁膜５を形成する。層間絶縁膜５は、ＣＶＤ法によってシリコン酸化膜を形成した後、シリコン酸化膜上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を塗布することによって形成してもよい。どちらの手法によっても、上面が平坦化された層間絶縁膜５を得ることができる。
【００１２】
図３を参照して、次に、高分子樹脂から成る下敷膜６を、層間絶縁膜５の上面上に全面的に塗布する。下敷膜６は、反射防止膜として機能する。次に、写真製版法によって、ＫｒＦ又はＡｒＦから成るフォトレジスト７を、下敷膜６の上面上に形成する。フォトレジスト７は、第１の金属配線の一部の上方が開口したパターンを有している。
【００１３】
図４を参照して、次に、フォトレジスト７をエッチングマスクに用いて、異方性ドライエッチング法によって、下敷膜６、層間絶縁膜５、上敷膜４、及び金属膜３の上部を、この順に除去する。これにより、ヴィアホール８が形成される。金属膜３に到達するまでヴィアホール８を形成することにより、第１の金属配線と、後に形成されるヴィアプラグとの間の接触抵抗を低減することができる。ここで、エッチングガスとしては、Ｃ４Ｈ８、Ｏ２、及びＡｒが、例えばＣ４Ｈ８：Ｏ２：Ａｒ＝１８：１４：６００の混合比で混合されたガスを用いる。かかるエッチングガスを用いることにより、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となる。少なくともヴィアホール８の側壁上部（開口面付近）において、表面が滑らかになっていることが重要である。
【００１４】
図５を参照して、次に、アッシングによってフォトレジスト７を除去する。次に、ヴィアホール８を形成するためのエッチング工程で発生したデポジション膜や、アッシングによって形成されたポリマー等の残渣を、ＥＫＣ２６５液等の剥離液を用いた洗浄によって除去する。
【００１５】
図６を参照して、次に、ＣＶＤ法によって、チタン膜と窒化チタン膜との積層膜から成るバリアメタル膜９を、図５に示した構造上に全面的に形成する。バリアメタル膜９は、ヴィアホール８の側壁及び底面上、並びに層間絶縁膜５の上面上に形成される。上記のように、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となっている。従って、バリアメタル膜９とヴィアホール８の側壁との間には、上記微小な凹凸に起因した隙間が生じることがなく、両者は互いに密着する。
【００１６】
次に、ＣＶＤ法によって、タングステンから成る金属膜１０を、バリアメタル膜９上に全面的に形成する。ヴィアホール８内は、バリアメタル膜９及び金属膜１０によって、完全に充填される。金属膜１０は、ヴィアホール８の上方、及びヴィアホール８が形成されていない部分の層間絶縁膜５の上方にも形成される。
【００１７】
図７を参照して、次に、過酸化水素水（Ｈ２Ｏ２）をベースとしてアルミナ研磨材又はシリカ研磨材を用いたＣＭＰ法によって、層間絶縁膜５の上面が露出するまで、金属膜１０及びバリアメタル膜９を研磨する。これにより、層間絶縁膜５の上面よりも上方に存在する部分の金属膜１０及びバリアメタル膜９が除去される。その結果、除去されずにヴィアホール８内に残った金属膜１０及びバリアメタル膜９として、ヴィアプラグが形成される。
【００１８】
次に、図７に示した構造の表面上に残留している研磨材等を除去するために、フッ酸（ＨＦ）から成る洗浄液を用いて、図７に示した構造の表面を洗浄する。フッ酸は、金属膜３の材質であるアルミニウム合金に対して溶解性を有している。図８を参照して、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となっている。そして、バリアメタル膜９とヴィアホール８の側壁とは、互いに隙間なく密着している。従って、バリアメタル膜９とヴィアホール８の側壁との間の隙間を通って洗浄液が金属膜３内に染み込むことはない。
【００１９】
図９を参照して、次に、図１に示した工程と同様の方法により、下敷膜１１、金属膜１２、及び上敷膜１３から成る第２の金属配線を、層間絶縁膜５の上面上に形成する。第２の金属配線は、ヴィアプラグを介して第１の金属配線に接続されている。
【００２０】
このように本実施の形態１に係る配線接続構造を有する電子デバイスの製造方法によると、ヴィアホール８を形成するためのエッチング工程（図４）において、エッチングガスとして、Ｃ４Ｈ８、Ｏ２、及びＡｒの混合ガスを用いる。これにより、少なくともヴィアホール８の側壁上部において、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となる。そのため、バリアメタル膜９とヴィアホール８の側壁との間には、上記微小な凹凸に起因した隙間が生じることがなく、両者は互いに密着する。その結果、図７に示したＣＭＰ工程後のフッ酸を用いた洗浄工程において、洗浄液が、バリアメタル膜９とヴィアホール８の側壁との間の隙間を通って金属膜３内に染み込むことはない。従って、洗浄液が金属膜３を溶解してボイドを生じさせることがないため、ヴィアプラグと第１の金属配線との間の接触不良を回避することができる。
【００２１】
実施の形態２．
バリアメタル膜９中に含まれるチタンは、フッ酸に対して溶解性を有している。従って、フッ酸を用いた洗浄工程においてバリアメタル膜９が完全に溶解されてしまうと、たとえバリアメタル膜９とヴィアホール８の側壁との間に隙間が生じていなくても、バリアメタル膜９が溶解された後に生じた隙間を通って、洗浄液が金属膜３内に染み込んでしまう。
【００２２】
これを回避すべく、本実施の形態２では、ヴィアホール８の深さＤ（図４参照）を、ヴィアホール８の側壁に形成されるバリアメタル膜９が洗浄によって完全には溶解されない程度の深さに設定する。
【００２３】
具体的に、図７に示したＣＭＰ工程後の洗浄は、希フッ酸を用いた５〜３０秒間程度の洗浄である。バリアメタル膜９の成膜方法にも依存するが、この時間内に、希フッ酸によるバリアメタル膜９の溶解は、ヴィアプラグの上面から底面に向かって、１００〜２００ｎｍ程度の深さまで進行する。そこで、本実施の形態２では、余裕を持ってヴィアホール８の深さＤを３００ｎｍ以上確保できるように、層間絶縁膜５の膜厚を調整する。
【００２４】
このように本実施の形態２に係る配線接続構造を有する電子デバイスの製造方法によると、図７に示したＣＭＰ工程後の洗浄工程において、バリアメタル膜９が洗浄液によって完全に溶解されてしまうことがない。従って、バリアメタル膜９が溶解された後に生じた隙間を通って洗浄液が金属膜３内に染み込むことを回避することができる。
【００２５】
実施の形態３．
図１０，１１は、本発明の実施の形態３に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。特に、ヴィアホール８を形成するためのエッチング工程に関して、ヴィアホール８の底面付近を拡大して示したものである。
【００２６】
上記実施の形態１では、図４に示したように、ヴィアホール８は、上敷膜４を突き抜けて金属膜３に到達するように形成された。これに対して本実施の形態３では、図１０に示すように、ヴィアホール８を形成するための異方性ドライエッチングを、上敷膜４の上面が露出した時点で停止する。その結果、ヴィアホール８の底面は上敷膜４の上面によって規定され、金属膜３は露出しない。
【００２７】
図１１を参照して、次に、上記実施の形態１と同様の工程を経てヴィアプラグを形成する。バリアメタル膜９の底面は上敷膜４の上面に接触しており、ヴィアプラグと金属膜３とは互いに接触していない。
【００２８】
このように本実施の形態３に係る配線接続構造を有する電子デバイスの製造方法によると、ヴィアプラグの底面は、金属膜３ではなく上敷膜４の上面に接触している。上敷膜４の材質である窒化チタンは、フッ酸に対して溶解性を有していない。従って、たとえ、バリアメタル膜９とヴィアホール８の側壁との間に隙間が生じたり、洗浄液によってバリアメタル膜９が完全に溶解された場合であっても、ヴィアプラグの上面からの洗浄液の染み込みは、上敷膜４で止まる。その結果、洗浄液によって金属膜３が溶解されることを回避できる。
【００２９】
実施の形態４．
図１２，１３は、図１０，１１に対応させて、本発明の実施の形態４に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【００３０】
本実施の形態４では、図１２に示すように、ヴィアホール８を形成するための異方性ドライエッチングを、上敷膜４がエッチングされている途中で停止する。上敷膜４を６０〜１５０ｎｍ程度の膜厚で形成しておき、エッチング時間を制御することによって、上敷膜４の上面が露出してから上敷膜４の底面までエッチングが進行する前に、エッチングを停止する。その結果、ヴィアホール８の底面は上敷膜４によって規定され、金属膜３は露出しない。
【００３１】
図１３を参照して、次に、上記実施の形態１と同様の工程を経てヴィアプラグを形成する。上記実施の形態３と同様に、ヴィアプラグと金属膜３とは互いに接触していない。
【００３２】
本実施の形態４に係る配線接続構造を有する電子デバイスの製造方法によっても、上記実施の形態３と同様に、洗浄液によって金属膜３が溶解されることを回避できる。
【００３３】
なお、本発明が適用される電子デバイスの例としては、ＬＳＩ等の半導体デバイスや、液晶デバイス等が挙げられる。
【００３４】
【発明の効果】
この発明によれば、凹部の側壁に密着させて導電膜を形成することができる。従って、工程（ｈ）において、洗浄液が配線内に染み込んで配線を溶解することがないため、導電膜と配線との間の接触不良を回避することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図２】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図３】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図４】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図５】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図６】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図７】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図８】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図９】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図１０】本発明の実施の形態３に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【図１１】本発明の実施の形態３に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【図１２】本発明の実施の形態４に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態４に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【符号の説明】
１，５ 層間絶縁膜、３，１０ 金属膜、４ 上敷膜、７ フォトレジスト、８ ヴィアホール、９ バリアメタル膜。
【発明の属する技術分野】
この発明は、配線接続構造を有する電子デバイスの製造方法に関し、より具体的には、電子デバイスが備える多層配線構造において、下層配線と上層配線とを互いに接続するためのヴィアプラグの形成方法に関するものである。
【０００２】
【従来の技術】
従来のヴィアプラグの形成方法では、（ａ）金属配線を覆って層間絶縁膜を形成する工程と、（ｂ）層間絶縁膜の上面上に、金属配線の上方が開口したパターンを有するフォトレジストを形成する工程と、（ｃ）フォトレジストをエッチングマスクに用いて異方性エッチングを行うことにより、層間絶縁膜を除去してヴィアホールを形成し、これによって金属配線を露出する工程と、（ｄ）フォトマスクを除去する工程と、（ｅ）工程（ｄ）によって得られる構造上に金属膜を形成する工程と、（ｆ）層間絶縁膜の上面よりも上方に存在する部分の金属膜を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって除去する工程と、（ｇ）金属配線の材質に対して溶解性を有する洗浄液を用いて、工程（ｆ）によって得られる構造の表面を洗浄する工程とが、この順に実行されていた。特に、工程（ｃ）では、Ｃ５Ｆ８、Ｏ２、及びＡｒの混合ガスを用いたプラズマ、又はＣ４Ｆ８、Ｏ２、及びＡｒの混合ガスを用いたプラズマによる異方性ドライエッチングが行われていた。
【０００３】
なお、配線接続構造を有する電子デバイスの製造方法に関する技術は、下記の特許文献１〜４に開示されている。
【０００４】
【特許文献１】
特開平１１−１８６３９０号公報
【特許文献２】
特開平９−１６２２８１号公報
【特許文献３】
特開平１０−３２２５１号公報
【特許文献４】
特開平８−２５０４９７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のヴィアプラグの形成方法によると、工程（ｃ）の異方性エッチングにおいて、フォトレジストのエッチングは不均一に進行する。特に、ヴィアホールの開口面近傍のフォトレジストの肩部においてはその傾向が顕著であり、フォトレジストの膜減りの速い部分と遅い部分とがランダムに現れる。そのため、ヴィアホールの側壁上部の表面には、多数の微小な凹凸が生じてしまう。
【０００６】
工程（ｅ）においてヴィアホール内に金属膜が形成されるが、上記の微小な凹凸に起因して、ヴィアホールの側壁と金属膜との間に隙間が発生する。すると、工程（ｇ）において、洗浄液が上記の隙間を通って金属配線内に染み込み、金属配線を溶解してボイドを生じさせる。その結果、ヴィアプラグと金属配線との間に接触不良が発生するという問題がある。
【０００７】
本発明はかかる問題を解決するために成されたものであり、ヴィアプラグと金属配線との間の接触不良を回避し得る、配線接続構造を有する電子デバイスの製造方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る配線接続構造を有する電子デバイスの製造方法は、（ａ）基板上に配線を形成する工程と、（ｂ）配線を覆って層間絶縁膜を形成する工程と、（ｃ）層間絶縁膜の上面上に、配線の上方が開口したパターンを有するマスク材を形成する工程と、（ｄ）マスク材をエッチングマスクに用いて異方性エッチングを行うことにより、層間絶縁膜を除去して凹部を形成し、これによって配線を露出する工程と、（ｅ）マスク材を除去する工程と、（ｆ）凹部内を充填しつつ、工程（ｅ）によって得られる構造上に導電膜を形成する工程と、（ｇ）層間絶縁膜の上面上に形成されている部分の導電膜を除去する工程と、（ｈ）配線の材質に対して溶解性を有する洗浄液を用いて、工程（ｇ）によって得られる構造の表面を洗浄する工程とを備え、工程（ｄ）において、所定のエッチングガスを用いて異方性エッチングを行うことにより、少なくとも層間絶縁膜の上面付近において、凹部の側壁は、微小な凹凸がない滑らかな形状であることを特徴とする。
【０００９】
【発明の実施の形態】
実施の形態１．
図１〜９は、本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。特に、図１〜７，９は断面図であり、図８は、図７に示したラインＶＩＩＩ−ＶＩＩＩに沿った位置に関する上面図である。
【００１０】
図１を参照して、まず、ＰＶＤ法によって、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、又はこれらの積層膜から成る下敷膜を、層間絶縁膜１の上面上に全面的に形成する。次に、ＰＶＤ法によって、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、又はＡｌ−Ｃｕ−Ｔｉ等のアルミニウム合金から成る金属膜を、下敷膜の上面上に全面的に形成する。次に、ＰＶＤ法によって、窒化チタンから成る上敷膜を、金属膜の上面上に全面的に形成する。上敷膜は、反射防止膜として機能する。次に、写真製版法及び異方性ドライエッチング法によってこれらの膜をパターニングすることにより、下敷膜２、金属膜３、及び上敷膜４から成る第１の金属配線を形成する。
【００１１】
図２を参照して、次に、高密度のプラズマ等を利用したＣＶＤ法によって、シリコン酸化膜を、第１の金属配線を覆って層間絶縁膜１の上面上に全面的に形成する。次に、ＣＭＰ法によってシリコン酸化膜の上面を平坦化することにより、層間絶縁膜５を形成する。層間絶縁膜５は、ＣＶＤ法によってシリコン酸化膜を形成した後、シリコン酸化膜上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を塗布することによって形成してもよい。どちらの手法によっても、上面が平坦化された層間絶縁膜５を得ることができる。
【００１２】
図３を参照して、次に、高分子樹脂から成る下敷膜６を、層間絶縁膜５の上面上に全面的に塗布する。下敷膜６は、反射防止膜として機能する。次に、写真製版法によって、ＫｒＦ又はＡｒＦから成るフォトレジスト７を、下敷膜６の上面上に形成する。フォトレジスト７は、第１の金属配線の一部の上方が開口したパターンを有している。
【００１３】
図４を参照して、次に、フォトレジスト７をエッチングマスクに用いて、異方性ドライエッチング法によって、下敷膜６、層間絶縁膜５、上敷膜４、及び金属膜３の上部を、この順に除去する。これにより、ヴィアホール８が形成される。金属膜３に到達するまでヴィアホール８を形成することにより、第１の金属配線と、後に形成されるヴィアプラグとの間の接触抵抗を低減することができる。ここで、エッチングガスとしては、Ｃ４Ｈ８、Ｏ２、及びＡｒが、例えばＣ４Ｈ８：Ｏ２：Ａｒ＝１８：１４：６００の混合比で混合されたガスを用いる。かかるエッチングガスを用いることにより、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となる。少なくともヴィアホール８の側壁上部（開口面付近）において、表面が滑らかになっていることが重要である。
【００１４】
図５を参照して、次に、アッシングによってフォトレジスト７を除去する。次に、ヴィアホール８を形成するためのエッチング工程で発生したデポジション膜や、アッシングによって形成されたポリマー等の残渣を、ＥＫＣ２６５液等の剥離液を用いた洗浄によって除去する。
【００１５】
図６を参照して、次に、ＣＶＤ法によって、チタン膜と窒化チタン膜との積層膜から成るバリアメタル膜９を、図５に示した構造上に全面的に形成する。バリアメタル膜９は、ヴィアホール８の側壁及び底面上、並びに層間絶縁膜５の上面上に形成される。上記のように、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となっている。従って、バリアメタル膜９とヴィアホール８の側壁との間には、上記微小な凹凸に起因した隙間が生じることがなく、両者は互いに密着する。
【００１６】
次に、ＣＶＤ法によって、タングステンから成る金属膜１０を、バリアメタル膜９上に全面的に形成する。ヴィアホール８内は、バリアメタル膜９及び金属膜１０によって、完全に充填される。金属膜１０は、ヴィアホール８の上方、及びヴィアホール８が形成されていない部分の層間絶縁膜５の上方にも形成される。
【００１７】
図７を参照して、次に、過酸化水素水（Ｈ２Ｏ２）をベースとしてアルミナ研磨材又はシリカ研磨材を用いたＣＭＰ法によって、層間絶縁膜５の上面が露出するまで、金属膜１０及びバリアメタル膜９を研磨する。これにより、層間絶縁膜５の上面よりも上方に存在する部分の金属膜１０及びバリアメタル膜９が除去される。その結果、除去されずにヴィアホール８内に残った金属膜１０及びバリアメタル膜９として、ヴィアプラグが形成される。
【００１８】
次に、図７に示した構造の表面上に残留している研磨材等を除去するために、フッ酸（ＨＦ）から成る洗浄液を用いて、図７に示した構造の表面を洗浄する。フッ酸は、金属膜３の材質であるアルミニウム合金に対して溶解性を有している。図８を参照して、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となっている。そして、バリアメタル膜９とヴィアホール８の側壁とは、互いに隙間なく密着している。従って、バリアメタル膜９とヴィアホール８の側壁との間の隙間を通って洗浄液が金属膜３内に染み込むことはない。
【００１９】
図９を参照して、次に、図１に示した工程と同様の方法により、下敷膜１１、金属膜１２、及び上敷膜１３から成る第２の金属配線を、層間絶縁膜５の上面上に形成する。第２の金属配線は、ヴィアプラグを介して第１の金属配線に接続されている。
【００２０】
このように本実施の形態１に係る配線接続構造を有する電子デバイスの製造方法によると、ヴィアホール８を形成するためのエッチング工程（図４）において、エッチングガスとして、Ｃ４Ｈ８、Ｏ２、及びＡｒの混合ガスを用いる。これにより、少なくともヴィアホール８の側壁上部において、ヴィアホール８の側壁の表面は、微小な凹凸がない滑らかな形状となる。そのため、バリアメタル膜９とヴィアホール８の側壁との間には、上記微小な凹凸に起因した隙間が生じることがなく、両者は互いに密着する。その結果、図７に示したＣＭＰ工程後のフッ酸を用いた洗浄工程において、洗浄液が、バリアメタル膜９とヴィアホール８の側壁との間の隙間を通って金属膜３内に染み込むことはない。従って、洗浄液が金属膜３を溶解してボイドを生じさせることがないため、ヴィアプラグと第１の金属配線との間の接触不良を回避することができる。
【００２１】
実施の形態２．
バリアメタル膜９中に含まれるチタンは、フッ酸に対して溶解性を有している。従って、フッ酸を用いた洗浄工程においてバリアメタル膜９が完全に溶解されてしまうと、たとえバリアメタル膜９とヴィアホール８の側壁との間に隙間が生じていなくても、バリアメタル膜９が溶解された後に生じた隙間を通って、洗浄液が金属膜３内に染み込んでしまう。
【００２２】
これを回避すべく、本実施の形態２では、ヴィアホール８の深さＤ（図４参照）を、ヴィアホール８の側壁に形成されるバリアメタル膜９が洗浄によって完全には溶解されない程度の深さに設定する。
【００２３】
具体的に、図７に示したＣＭＰ工程後の洗浄は、希フッ酸を用いた５〜３０秒間程度の洗浄である。バリアメタル膜９の成膜方法にも依存するが、この時間内に、希フッ酸によるバリアメタル膜９の溶解は、ヴィアプラグの上面から底面に向かって、１００〜２００ｎｍ程度の深さまで進行する。そこで、本実施の形態２では、余裕を持ってヴィアホール８の深さＤを３００ｎｍ以上確保できるように、層間絶縁膜５の膜厚を調整する。
【００２４】
このように本実施の形態２に係る配線接続構造を有する電子デバイスの製造方法によると、図７に示したＣＭＰ工程後の洗浄工程において、バリアメタル膜９が洗浄液によって完全に溶解されてしまうことがない。従って、バリアメタル膜９が溶解された後に生じた隙間を通って洗浄液が金属膜３内に染み込むことを回避することができる。
【００２５】
実施の形態３．
図１０，１１は、本発明の実施の形態３に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。特に、ヴィアホール８を形成するためのエッチング工程に関して、ヴィアホール８の底面付近を拡大して示したものである。
【００２６】
上記実施の形態１では、図４に示したように、ヴィアホール８は、上敷膜４を突き抜けて金属膜３に到達するように形成された。これに対して本実施の形態３では、図１０に示すように、ヴィアホール８を形成するための異方性ドライエッチングを、上敷膜４の上面が露出した時点で停止する。その結果、ヴィアホール８の底面は上敷膜４の上面によって規定され、金属膜３は露出しない。
【００２７】
図１１を参照して、次に、上記実施の形態１と同様の工程を経てヴィアプラグを形成する。バリアメタル膜９の底面は上敷膜４の上面に接触しており、ヴィアプラグと金属膜３とは互いに接触していない。
【００２８】
このように本実施の形態３に係る配線接続構造を有する電子デバイスの製造方法によると、ヴィアプラグの底面は、金属膜３ではなく上敷膜４の上面に接触している。上敷膜４の材質である窒化チタンは、フッ酸に対して溶解性を有していない。従って、たとえ、バリアメタル膜９とヴィアホール８の側壁との間に隙間が生じたり、洗浄液によってバリアメタル膜９が完全に溶解された場合であっても、ヴィアプラグの上面からの洗浄液の染み込みは、上敷膜４で止まる。その結果、洗浄液によって金属膜３が溶解されることを回避できる。
【００２９】
実施の形態４．
図１２，１３は、図１０，１１に対応させて、本発明の実施の形態４に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【００３０】
本実施の形態４では、図１２に示すように、ヴィアホール８を形成するための異方性ドライエッチングを、上敷膜４がエッチングされている途中で停止する。上敷膜４を６０〜１５０ｎｍ程度の膜厚で形成しておき、エッチング時間を制御することによって、上敷膜４の上面が露出してから上敷膜４の底面までエッチングが進行する前に、エッチングを停止する。その結果、ヴィアホール８の底面は上敷膜４によって規定され、金属膜３は露出しない。
【００３１】
図１３を参照して、次に、上記実施の形態１と同様の工程を経てヴィアプラグを形成する。上記実施の形態３と同様に、ヴィアプラグと金属膜３とは互いに接触していない。
【００３２】
本実施の形態４に係る配線接続構造を有する電子デバイスの製造方法によっても、上記実施の形態３と同様に、洗浄液によって金属膜３が溶解されることを回避できる。
【００３３】
なお、本発明が適用される電子デバイスの例としては、ＬＳＩ等の半導体デバイスや、液晶デバイス等が挙げられる。
【００３４】
【発明の効果】
この発明によれば、凹部の側壁に密着させて導電膜を形成することができる。従って、工程（ｈ）において、洗浄液が配線内に染み込んで配線を溶解することがないため、導電膜と配線との間の接触不良を回避することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図２】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図３】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図４】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図５】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図６】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図７】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図８】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図９】本発明の実施の形態１に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す図である。
【図１０】本発明の実施の形態３に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【図１１】本発明の実施の形態３に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【図１２】本発明の実施の形態４に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態４に係る配線接続構造を有する電子デバイスの製造方法を工程順に示す断面図である。
【符号の説明】
１，５ 層間絶縁膜、３，１０ 金属膜、４ 上敷膜、７ フォトレジスト、８ ヴィアホール、９ バリアメタル膜。
Claims (5)
- （ａ）基板上に配線を形成する工程と、
（ｂ）前記配線を覆って層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜の上面上に、前記配線の上方が開口したパターンを有するマスク材を形成する工程と、
（ｄ）前記マスク材をエッチングマスクに用いて異方性エッチングを行うことにより、前記層間絶縁膜を除去して凹部を形成し、これによって前記配線を露出する工程と、
（ｅ）前記マスク材を除去する工程と、
（ｆ）前記凹部内を充填しつつ、前記工程（ｅ）によって得られる構造上に導電膜を形成する工程と、
（ｇ）前記層間絶縁膜の前記上面上に形成されている部分の前記導電膜を除去する工程と、
（ｈ）前記配線の材質に対して溶解性を有する洗浄液を用いて、前記工程（ｇ）によって得られる構造の表面を洗浄する工程と
を備え、
前記工程（ｄ）において、所定のエッチングガスを用いて前記異方性エッチングを行うことにより、少なくとも前記層間絶縁膜の前記上面付近において、前記凹部の側壁は、微小な凹凸がない滑らかな形状であることを特徴とする、配線接続構造を有する電子デバイスの製造方法。 - 前記所定のエッチングガスは、Ｃ４Ｈ８、Ｏ２、及びＡｒの混合ガスである、請求項１に記載の配線接続構造を有する電子デバイスの製造方法。
- 前記工程（ｆ）は、
（ｆ−１）前記洗浄液に対して溶解性を有する材質から成るバリアメタル膜を形成する工程と、
（ｆ−２）前記バリアメタル膜上に金属膜を形成する工程と
を有し、
前記工程（ｄ）において、前記凹部の深さは、前記工程（ｆ）によって前記凹部の側面に形成される前記バリアメタル膜が前記工程（ｈ）における洗浄によって完全には溶解されない深さに設定される、請求項１又は２に記載の配線接続構造を有する電子デバイスの製造方法。 - 前記配線は、
前記洗浄液に対して溶解性を有する材質から成る金属膜と、
前記金属膜上に形成され、前記洗浄液に対して溶解性を有しない材質から成る上敷膜と
を有し、
前記工程（ｄ）において、前記異方性エッチングは、前記上敷膜が露出した時点で停止される、請求項１〜３のいずれか一つに記載の配線接続構造を有する電子デバイスの製造方法。 - 前記配線は、
前記洗浄液に対して溶解性を有する材質から成る金属膜と、
前記金属膜上に形成され、前記洗浄液に対して溶解性を有しない材質から成る上敷膜と
を有し、
前記工程（ｄ）において、前記異方性エッチングは、前記上敷膜がエッチングされている途中で停止される、請求項１〜３のいずれか一つに記載の配線接続構造を有する電子デバイスの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003030381A JP2004241675A (ja) | 2003-02-07 | 2003-02-07 | 配線接続構造を有する電子デバイスの製造方法 |
| US10/608,028 US20040157464A1 (en) | 2003-02-07 | 2003-06-30 | Manufacturing method of electronic device having wiring connection structure |
| KR1020030045478A KR20040073930A (ko) | 2003-02-07 | 2003-07-05 | 배선 접속 구조를 갖는 전자 장치의 제조 방법 |
| TW092122234A TWI223400B (en) | 2003-02-07 | 2003-08-13 | Manufacturing method of electronic device having wiring connection structure |
| DE10345211A DE10345211A1 (de) | 2003-02-07 | 2003-09-29 | Herstellungsverfahren für ein elektronisches Bauelement mit einer Verdrahtungsanschlußstruktur |
| CNA031272266A CN1519911A (zh) | 2003-02-07 | 2003-09-30 | 有布线连接结构的电子器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003030381A JP2004241675A (ja) | 2003-02-07 | 2003-02-07 | 配線接続構造を有する電子デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004241675A true JP2004241675A (ja) | 2004-08-26 |
Family
ID=32820858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003030381A Pending JP2004241675A (ja) | 2003-02-07 | 2003-02-07 | 配線接続構造を有する電子デバイスの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040157464A1 (ja) |
| JP (1) | JP2004241675A (ja) |
| KR (1) | KR20040073930A (ja) |
| CN (1) | CN1519911A (ja) |
| DE (1) | DE10345211A1 (ja) |
| TW (1) | TWI223400B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8591764B2 (en) * | 2006-12-20 | 2013-11-26 | 3M Innovative Properties Company | Chemical mechanical planarization composition, system, and method of use |
| JP5043621B2 (ja) * | 2007-03-27 | 2012-10-10 | 富士フイルム株式会社 | 異方導電性部材およびその製造方法 |
| US11189497B2 (en) * | 2019-05-17 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical planarization using nano-abrasive slurry |
| US11276571B2 (en) | 2019-12-26 | 2022-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of breaking through etch stop layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478436A (en) * | 1994-12-27 | 1995-12-26 | Motorola, Inc. | Selective cleaning process for fabricating a semiconductor device |
| US6479443B1 (en) * | 1997-10-21 | 2002-11-12 | Lam Research Corporation | Cleaning solution and method for cleaning semiconductor substrates after polishing of copper film |
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| JP3180779B2 (ja) * | 1998-10-05 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-02-07 JP JP2003030381A patent/JP2004241675A/ja active Pending
- 2003-06-30 US US10/608,028 patent/US20040157464A1/en not_active Abandoned
- 2003-07-05 KR KR1020030045478A patent/KR20040073930A/ko not_active Application Discontinuation
- 2003-08-13 TW TW092122234A patent/TWI223400B/zh not_active IP Right Cessation
- 2003-09-29 DE DE10345211A patent/DE10345211A1/de not_active Withdrawn
- 2003-09-30 CN CNA031272266A patent/CN1519911A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1519911A (zh) | 2004-08-11 |
| DE10345211A1 (de) | 2004-09-09 |
| KR20040073930A (ko) | 2004-08-21 |
| TW200415752A (en) | 2004-08-16 |
| US20040157464A1 (en) | 2004-08-12 |
| TWI223400B (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510558B1 (ko) | 패턴 형성 방법 | |
| JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JP2005072384A (ja) | 電子デバイスの製造方法 | |
| TW200536052A (en) | Process for removing organic materials during formation of a metal interconnect | |
| JP2004523110A (ja) | 銅内の金属絶縁体金属コンデンサ | |
| JPH09283522A (ja) | 金属配線の形成方法 | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| KR100454128B1 (ko) | 금속간 절연막 패턴 및 그 형성 방법 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP2001036066A (ja) | 半導体装置の製造方法 | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| JP2004273483A (ja) | 配線構造の形成方法 | |
| JP2004241675A (ja) | 配線接続構造を有する電子デバイスの製造方法 | |
| JP2004260001A (ja) | 半導体装置の製造方法 | |
| TWI229917B (en) | Interconnect process and method for removing silicide | |
| JP2006202968A (ja) | 半導体装置の製造方法 | |
| TWI642087B (zh) | 形成半導體元件的方法 | |
| JP2010021296A (ja) | 半導体装置の製造方法 | |
| JP3746231B2 (ja) | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| JP2003218117A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000077416A (ja) | 埋め込み配線の形成方法 | |
| JPH1187321A (ja) | 半導体装置の製造方法 | |
| JP2005026482A (ja) | 半導体装置及びその製造方法 | |
| JP2004072080A (ja) | 半導体装置の製造方法および半導体装置 |