CN111115560A - 一种微系统模组的深硅空腔刻蚀方法 - Google Patents

一种微系统模组的深硅空腔刻蚀方法 Download PDF

Info

Publication number
CN111115560A
CN111115560A CN201911197687.1A CN201911197687A CN111115560A CN 111115560 A CN111115560 A CN 111115560A CN 201911197687 A CN201911197687 A CN 201911197687A CN 111115560 A CN111115560 A CN 111115560A
Authority
CN
China
Prior art keywords
etching
cavity
photoresist
wafer
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911197687.1A
Other languages
English (en)
Inventor
郁发新
郭西
王立平
张兵
周琪
李里
宋启河
康宏毅
唐嘉浩
孙靖
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Zhenlei Microwave Technology Co ltd
Original Assignee
Hangzhou Zhenlei Microwave Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhenlei Microwave Technology Co ltd filed Critical Hangzhou Zhenlei Microwave Technology Co ltd
Priority to CN201911197687.1A priority Critical patent/CN111115560A/zh
Publication of CN111115560A publication Critical patent/CN111115560A/zh
Priority to CN202010589580.8A priority patent/CN111675192A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种微系统模组的深硅空腔刻蚀方法,具体包括如下步骤:101)初步刻蚀步骤、102)初步定形步骤、103)刻蚀终止层步骤;本发明提供了一种可以解决结构精度问题与结构缺陷问题的高效制作微系统模组的深硅空腔刻蚀方法。

Description

一种微系统模组的深硅空腔刻蚀方法
技术领域
本发明涉及半导体封装领域,特别是一种通过硅转接板内埋芯片的射频微系统模组中的深硅空腔的刻蚀方法。
背景技术
随着硅基微机电(MEMS)和射频硅通孔(RF TSV)工艺技术的发展,三维异构集成微系统技术成为下一代军用高集成电子系统技术发展重要方向。三维异构集成是将不同尺寸质地的芯片埋入硅基衬底上的硅空腔通过后布线技术扇出,再通过硅通孔来实现高密度集成的集成方法。
但在硅转接板上埋入宽度较大、深度较大的芯片时,刻蚀出来的空腔通常会出现大量的硅针硅草而难以保证其底部平坦。这是由于在刻蚀的时候,空腔宽度太大底部刻蚀气氛会出现左右不均匀的现象。现在通用的解决硅针硅草与空腔底部不平坦的方法有两种,分别为晶圆级键合的方法与调整刻蚀过程中的刻蚀与钝化比例的方法。第一种晶圆级键合的方法可以较好的解决硅针硅草的问题,但由于多加入了晶圆级键合步骤导致了制作成本大大增加,而且采用晶圆级键合的方式难以实现在同一转接板上制作深度不同的空腔。第二种调整刻蚀与钝化比例的方法对刻蚀设备要求较高、最佳刻蚀钝化比例难以调整、并且改善效果不明显。
发明内容
本发明克服了现有技术的不足,提供了可以高效制作的一种微系统模组的深硅空腔刻蚀方法。
为了解决上述技术问题,本发明的技术方案如下:
一种微系统模组的深硅空腔刻蚀方法,具体包括如下步骤:
101)初步刻蚀步骤:在晶圆上表面涂光刻胶,通过曝光显影技术在光刻胶上分布形成至少两个以上的初步腔体,并加深刻蚀深度,刻蚀完成之后去除光刻胶形成相应的小空腔;
102)初步定形步骤:在步骤101)处理后的晶圆上表面放置干膜胶,通过曝光显影将所有小空腔及其侧壁全部暴露出来形成初步大腔体,并加深刻蚀深度,刻蚀完成之后去除干膜胶,形成大空腔;
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层刻蚀掉,形成最终的大空腔;其中,氧化层的生长厚度至少要将大空腔内的小空腔侧壁全部氧化。
进一步的,步骤101)中的光刻胶的厚度范围为8微米到15微米,腔体的开口大小为20微米到50微米之间,刻蚀深度到20微米到80微米;光刻胶采用正胶、负胶、干膜贴或液态光刻胶;刻蚀采用湿法刻蚀或干法刻蚀。
进一步的,步骤102)中的干膜胶厚度范围为8微米到15微米,初步大腔体的刻蚀深度达到100微米到200微米;刻蚀采用湿法刻蚀或干法刻蚀。
一种微系统模组的深硅空腔刻蚀方法,具体包括如下步骤:
101)初步刻蚀步骤:在晶圆上表面沉积一层厚度范围为2到10微米的硬质掩模层,通过曝光显影技术在硬质掩模层上形成初步大腔体,并加深刻蚀深度,形成相应的大空腔;
102)初步定形步骤:在步骤101)处理后的晶圆上表面涂上光刻胶,通过曝光显影技术在光刻胶对应的大空腔区域内分布形成至少两个以上的初步腔体,并加深刻蚀深度,刻蚀完成之后去除光刻胶形成相应的大空腔内分布小空腔;在硬质掩模层的保护下,加深大空腔的整体刻蚀深度;
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层刻蚀掉,形成最终的大空腔;其中,氧化层的生长厚度至少要将大空腔内的小空腔侧壁全部氧化。
一种微系统模组的深硅空腔刻蚀方法,具体测试处理流程如下:
101)初步刻蚀步骤:在晶圆上表面涂光刻胶,通过曝光显影技术在光刻胶上分布形成至少两个以上的初步腔体,并加深刻蚀深度,形成小空腔,且小空腔深度为8微米到15微米之间;
102)初步定形步骤:在步骤101)处理后的晶圆上进一步加深刻蚀深度,刻蚀完成之后去除光刻胶,形成小空腔整体组成的大空腔;其中大空腔和小空腔的深度相同;
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层刻蚀掉,形成最终的大空腔;其中,氧化层的生长厚度至少要将大空腔内的小空腔侧壁全部氧化。
进一步的,氧化工艺为热氧化或湿法氧化。
本发明相比现有技术优点在于:
本发明通过把大空腔分成小空腔进行刻蚀之后在去除侧壁的方法来解决气氛不均匀而导致的硅针硅草问题;通过侧壁与小空腔同时刻蚀的方法来防止最后侧壁过高跌落污染空腔底部问题的发生;从而能较好且低成本的解决大空腔刻蚀问题。
附图说明
图1为本发明的晶圆上涂布光刻胶形成初步腔体的结构图;
图2为本发明的图1上设置小空腔的结构图;
图3为本发明的图2去除光刻胶的结构图;
图4为本发明的图3涂布干膜胶的结构图;
图5为本发明的图4上设置初步大腔体的结构图;
图6为本发明的图5上加深刻蚀初步大腔体的结构图;
图7为本发明的图6去除干膜胶的结构图;
图8为本发明的图7进行氧化后的结构图;
图9为本发明的结构图;
图10为本发明的晶圆上涂布硬质掩模层的结构图;
图11为本发明的图10上设置初步大腔体的结构图;
图12为本发明的图11上涂布光刻胶的结构图;
图13为本发明的图12上设置小空腔的结构图;
图14为本发明的图13上加深刻蚀小空腔的结构图;
图15为本发明的图14去除布光刻胶的结构图;
图16为本发明的图15加深刻蚀大空腔的结构图;
图17为本发明的晶圆上涂布光刻胶的结构图;
图18为本发明的图17上设置小空腔的结构图;
图19为本发明的图18进行加深刻蚀后的结构图;
图20为本发明的图20氧化后形成氧化层的结构图。
图中标识:光刻胶101、小空腔102、干膜胶103、初步大腔体104、硬质掩模层105、氧化层106、大空腔107。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
实施例1:
如图1至图9所示,一种微系统模组的深硅空腔刻蚀方法,具体包括如下步骤:
101)初步刻蚀步骤:在晶圆上表面涂光刻胶101,光刻胶101的厚度范围为8微米到15微米。通过曝光显影技术在光刻胶101上分布形成至少两个以上的初步腔体,初步腔体的开口大小为20微米到50微米之间,并加深刻蚀深度,刻蚀深度到20微米到80微米,刻蚀完成之后去除光刻胶101形成相应的小空腔102。此处光刻胶101可为正胶也可为负胶,此处光刻胶101的涂覆可为干膜贴放在晶圆上也可为液态光刻胶101旋涂于晶圆上。刻蚀可为湿法刻蚀也可为干法刻蚀。
此处所形成的小空腔102的径深比与小空腔102的侧壁壁厚可任意调整以达到良好的性能要求即可。
102)初步定形步骤:在步骤101)处理后的晶圆上表面放置干膜胶103,干膜厚度范围为8微米到15微米。通过曝光显影将所有小空腔102及其侧壁全部暴露出来形成初步大腔体104,并对初步大腔体104进行进一步的加深刻蚀,刻蚀深度达到100微米到200微米;形成保留小空腔102侧壁的大空腔107,刻蚀完成之后去除晶圆表面的干膜胶103。其中,刻蚀采用湿法刻蚀或干法刻蚀。
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层106,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层106刻蚀掉,形成最终的大空腔107。其中,氧化层106的生长厚度至少要将大空腔107内的小空腔102侧壁全部氧化。此处对晶圆的氧化可采用干法热氧化也可以采用湿法氧化;氧化所得的氧化层106的厚度可调整以达到良好的刻蚀终止的性能要求即可。
刻蚀中对刻蚀选择性要求是氧化硅的刻蚀选择性大于硅的刻蚀选择性。刻蚀方法可采用湿法刻蚀也可采用干法刻蚀,用到的刻蚀药液(或刻蚀气氛)可采用任何满足以上刻蚀选择性要求的刻蚀药液(或刻蚀气氛)。
实施例2:
如图8至图16所示,一种微系统模组的深硅空腔刻蚀方法,具体包括如下步骤:
101)初步刻蚀步骤:在晶圆上表面沉积一层厚度范围为2到10微米的硬质掩模层105,通过曝光显影技术在硬质掩模层105上形成初步大腔体104,并加深刻蚀深度,形成相应的大空腔107。
此处的硬质掩模层105可以采用化学气相沉积,物理气相沉积,蒸镀等各种适合的沉积方法。沉积的硬质掩模层105的厚度可任意调整以达到良好的性能要求即可。硬质掩模层105的材料可以是采用二氧化硅、氮化硅等各种具有硬质掩模性质的材料即可。硬质掩模层105刻蚀出的图形可以是干法刻蚀也可以是湿法刻蚀。
102)初步定形步骤:在步骤101)处理后的晶圆上表面涂上光刻胶101,通过曝光显影技术在光刻胶101对应的大空腔107区域内分布形成至少两个以上的初步腔体,并加深刻蚀深度,刻蚀完成之后去除光刻胶101形成相应的大空腔107内分布小空腔102;在硬质掩模层105的保护下,加深大空腔107的整体刻蚀深度;
其中,光刻胶101可以使干膜光刻胶101贴于掩模层上也可以是液态光刻胶101旋涂或刮涂于掩模层上;光刻胶101的涂覆方式可为旋涂也可为刮胶涂覆;涂覆的光刻胶101的厚度可任意调整以达到良好的性能要求即可;小空腔102的刻蚀可为干法刻蚀也可为湿法刻蚀。
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层106,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层106刻蚀掉,形成最终的大空腔107。其中,氧化层106的生长厚度至少要将大空腔107内的小空腔102侧壁全部氧化。此处对晶圆的氧化可采用干法热氧化也可以采用湿法氧化;氧化所得的氧化层106的厚度可调整以达到良好的刻蚀终止的性能要求即可。
刻蚀中对刻蚀选择性要求是氧化硅的刻蚀选择性大于硅的刻蚀选择性。刻蚀方法可采用湿法刻蚀也可采用干法刻蚀,用到的刻蚀药液(或刻蚀气氛)可采用任何满足以上刻蚀选择性要求的刻蚀药液(或刻蚀气氛)。
实施例3:
如图8、图9、图17至图20所示,一种微系统模组的深硅空腔刻蚀方法,具体测试处理流程如下:
101)初步刻蚀步骤:在晶圆上表面涂光刻胶101,涂胶厚度范围为8微米到15微米,通过曝光显影技术在光刻胶101上分布形成至少两个以上的初步腔体,并加深刻蚀深度,形成小空腔102,且小空腔102深度为8微米到15微米之间。涂胶方式可为旋涂法也可为贴干膜的方法;小空腔102的宽度与小空腔102的侧壁壁厚可任意调整以达到良好的性能要求即可。
102)初步定形步骤:在步骤101)处理后的晶圆上进一步加深刻蚀深度,刻蚀完成之后去除光刻胶101,形成小空腔102整体组成的大空腔107;其中大空腔107和小空腔102的深度相同。刻蚀方法可为湿法刻蚀也可为干法刻蚀。
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,使得小空腔102侧壁的硅基表面以及小空腔102底部全部被氧化。氧化生成厚度范围为2微米到10微米的氧化层106,要将小空腔102硅侧壁完全氧化氧化时间约为10到20小时,氧化工艺为热氧化或湿法氧化,氧化所得的氧化层106的厚度可调整以达到良好的刻蚀终止的性能要求即可。其中,以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层106刻蚀掉,形成最终的大空腔107。
大空腔107的深度约为100微米到200微米、宽度约为300到500微米,刻蚀中对刻蚀选择性要求是氧化硅的刻蚀选择性大于硅的刻蚀选择性。此处的刻蚀方法可采用湿法刻蚀也可采用干法刻蚀;刻蚀药液(或刻蚀气氛)可采用任何满足以上刻蚀选择性要求的刻蚀药液(或刻蚀气氛)即可。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (6)

1.一种微系统模组的深硅空腔刻蚀方法,其特征在于,具体包括如下步骤:
101)初步刻蚀步骤:在晶圆上表面涂光刻胶,通过曝光显影技术在光刻胶上分布形成至少两个以上的初步腔体,并加深刻蚀深度,刻蚀完成之后去除光刻胶形成相应的小空腔;
102)初步定形步骤:在步骤101)处理后的晶圆上表面放置干膜胶,通过曝光显影将所有小空腔及其侧壁全部暴露出来形成初步大腔体,并加深刻蚀深度,刻蚀完成之后去除干膜胶,形成大空腔;
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层刻蚀掉,形成最终的大空腔;其中,氧化层的生长厚度至少要将大空腔内的小空腔侧壁全部氧化。
2.根据权利要求1所述的一种微系统模组的深硅空腔刻蚀方法,其特征在于:步骤101)中的光刻胶的厚度范围为8微米到15微米,腔体的开口大小为20微米到50微米之间,刻蚀深度到20微米到80微米;光刻胶采用正胶、负胶、干膜贴或液态光刻胶;刻蚀采用湿法刻蚀或干法刻蚀。
3.根据权利要求1所述的一种微系统模组的深硅空腔刻蚀方法,其特征在于:步骤102)中的干膜胶厚度范围为8微米到15微米,初步大腔体的刻蚀深度达到100微米到200微米;刻蚀采用湿法刻蚀或干法刻蚀。
4.一种微系统模组的深硅空腔刻蚀方法,其特征在于,具体包括如下步骤:
101)初步刻蚀步骤:在晶圆上表面沉积一层厚度范围为2到10微米的硬质掩模层,通过曝光显影技术在硬质掩模层上形成初步大腔体,并加深刻蚀深度,形成相应的大空腔;
102)初步定形步骤:在步骤101)处理后的晶圆上表面涂上光刻胶,通过曝光显影技术在光刻胶对应的大空腔区域内分布形成至少两个以上的初步腔体,并加深刻蚀深度,刻蚀完成之后去除光刻胶形成相应的大空腔内分布小空腔;在硬质掩模层的保护下,加深大空腔的整体刻蚀深度;
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层刻蚀掉,形成最终的大空腔;其中,氧化层的生长厚度至少要将大空腔内的小空腔侧壁全部氧化。
5.一种微系统模组的深硅空腔刻蚀方法,其特征在于:具体测试处理流程如下:
101)初步刻蚀步骤:在晶圆上表面涂光刻胶,通过曝光显影技术在光刻胶上分布形成至少两个以上的初步腔体,并加深刻蚀深度,形成小空腔,且小空腔深度为8微米到15微米之间;
102)初步定形步骤:在步骤101)处理后的晶圆上进一步加深刻蚀深度,刻蚀完成之后去除光刻胶,形成小空腔整体组成的大空腔;其中大空腔和小空腔的深度相同;
103)刻蚀终止层步骤:对步骤103)处理后的晶圆进行氧化,氧化生成厚度范围为2微米到10微米的氧化层,并以氧化硅作为后续刻蚀的被刻蚀部分,晶圆的基体硅作为后续刻蚀的刻蚀终止层;将晶圆的氧化层刻蚀掉,形成最终的大空腔;其中,氧化层的生长厚度至少要将大空腔内的小空腔侧壁全部氧化。
6.根据权利要求5所述的一种微系统模组的深硅空腔刻蚀方法,其特征在于:氧化工艺为热氧化或湿法氧化。
CN201911197687.1A 2019-11-29 2019-11-29 一种微系统模组的深硅空腔刻蚀方法 Withdrawn CN111115560A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911197687.1A CN111115560A (zh) 2019-11-29 2019-11-29 一种微系统模组的深硅空腔刻蚀方法
CN202010589580.8A CN111675192A (zh) 2019-11-29 2020-06-24 一种微系统模组的深硅空腔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911197687.1A CN111115560A (zh) 2019-11-29 2019-11-29 一种微系统模组的深硅空腔刻蚀方法

Publications (1)

Publication Number Publication Date
CN111115560A true CN111115560A (zh) 2020-05-08

Family

ID=70496943

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911197687.1A Withdrawn CN111115560A (zh) 2019-11-29 2019-11-29 一种微系统模组的深硅空腔刻蚀方法
CN202010589580.8A Pending CN111675192A (zh) 2019-11-29 2020-06-24 一种微系统模组的深硅空腔刻蚀方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010589580.8A Pending CN111675192A (zh) 2019-11-29 2020-06-24 一种微系统模组的深硅空腔刻蚀方法

Country Status (1)

Country Link
CN (2) CN111115560A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180779B2 (ja) * 1998-10-05 2001-06-25 日本電気株式会社 半導体装置の製造方法
KR100369324B1 (ko) * 1999-12-02 2003-01-24 한국전자통신연구원 평면형 마이크로 공동구조 제조 방법
US6828172B2 (en) * 2002-02-04 2004-12-07 Delphi Technologies, Inc. Process for a monolithically-integrated micromachined sensor and circuit
CN102249179A (zh) * 2010-05-20 2011-11-23 上海华虹Nec电子有限公司 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法
CN102004281A (zh) * 2010-09-10 2011-04-06 上海宏力半导体制造有限公司 低粗糙度的光波导器件的制造方法
KR20130042936A (ko) * 2011-10-19 2013-04-29 에스케이하이닉스 주식회사 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
CN103065959B (zh) * 2011-10-21 2015-12-09 上海华虹宏力半导体制造有限公司 一种减小硅刻蚀负载效应的方法
CN103066093B (zh) * 2013-01-14 2015-12-09 武汉新芯集成电路制造有限公司 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN103400798B (zh) * 2013-08-02 2015-02-25 华进半导体封装先导技术研发中心有限公司 一种硅通孔内通过热氧化形成超厚绝缘层的方法
CN103700617B (zh) * 2013-11-04 2016-01-20 中国航天科技集团公司第九研究院第七七一研究所 基于soi衬底高可靠性的tsv工艺方法
CN105374747B (zh) * 2015-12-16 2018-07-06 华进半导体封装先导技术研发中心有限公司 晶圆上刻蚀不同深度tsv孔的工艺方法
CN105742178A (zh) * 2016-04-16 2016-07-06 扬州国宇电子有限公司 一种集成电路t型孔的干法刻蚀制备方法
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法

Also Published As

Publication number Publication date
CN111675192A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
US7018575B2 (en) Method for assembly of complementary-shaped receptacle site and device microstructures
US9263292B2 (en) Processing for overcoming extreme topography
CN111689460B (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN103021921A (zh) 用于制造集成电路系统的方法
US11361971B2 (en) High aspect ratio Bosch deep etch
US20060148129A1 (en) Silicon direct bonding method
CN108336020B (zh) 晶圆级封装中形成通孔的方法
US20220011479A1 (en) Optical diffuser and its method of manufacture
CN107086174B (zh) 改善顶层金属层的黏附强度的方法
US11018218B2 (en) Narrow gap device with parallel releasing structure
CN111675192A (zh) 一种微系统模组的深硅空腔刻蚀方法
TW202040845A (zh) 用於移轉表面層至凹穴上之方法
JP2003266396A (ja) 微細構造およびその製造方法
CN103441083B (zh) 一种用于三维集成的临时键合方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
JP2020527850A (ja) 流体アセンブリ基体およびその製造方法
CN105612119A (zh) 在表面上形成沉积的图案的方法
CN104600027B (zh) 一种tsv通孔的制备工艺
CN110491787B (zh) 湿法干法叠加套刻加工不同深度芯片槽的方法及装置
CN103066093A (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
US9960081B1 (en) Method for selective etching using dry film photoresist
KR100840498B1 (ko) 반도체소자의 패턴 붕괴 방지 방법
TWI406352B (zh) 晶圓承載基板及其製造方法
CN108109910A (zh) 在半导体基底形成台阶的方法
Burkett et al. Materials aspects to consider in the fabrication of through-silicon vias

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200508