CN103400798B - 一种硅通孔内通过热氧化形成超厚绝缘层的方法 - Google Patents

一种硅通孔内通过热氧化形成超厚绝缘层的方法 Download PDF

Info

Publication number
CN103400798B
CN103400798B CN201310332952.9A CN201310332952A CN103400798B CN 103400798 B CN103400798 B CN 103400798B CN 201310332952 A CN201310332952 A CN 201310332952A CN 103400798 B CN103400798 B CN 103400798B
Authority
CN
China
Prior art keywords
silicon
insulating layer
hole
annular
thermal oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310332952.9A
Other languages
English (en)
Other versions
CN103400798A (zh
Inventor
靖向萌
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310332952.9A priority Critical patent/CN103400798B/zh
Publication of CN103400798A publication Critical patent/CN103400798A/zh
Application granted granted Critical
Publication of CN103400798B publication Critical patent/CN103400798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种硅通孔内通过热氧化形成超厚绝缘层的方法,其针对的问题是在热氧化方法生成二氧化硅绝缘层的过程中,氧化层厚度超过1微米后,氧化速度降低很多,难以形成更加厚的氧化硅绝缘层。本发明通过在衬底(10)内,形成孔(101)以及环形硅区域(20),该环形硅区域(20)环绕孔(101)同心圆状分布;通过深刻蚀工艺,在硅通孔侧壁刻蚀成环形,然后将环形的硅氧化获得氧化硅绝缘层。考虑到硅通过形成氧化硅的体积变化比例,以一定的间隔比例,通过深刻蚀形成周期性的圆环结构,再采用热氧化的方式,将硅圆环氧化,得到所需氧化层的厚度。通过这种方法可以获得厚度不受限制的、可以控制的致密氧化硅绝缘层。

Description

一种硅通孔内通过热氧化形成超厚绝缘层的方法
技术领域
本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法,尤其涉及一种硅通孔绝缘层的制备方法。
背景技术
随着半导体工艺特征尺寸达到纳米级,晶体管向更高密度、更高的时钟频率发展,集成电路继续等比例缩小的局限性日益严重。因此,人们越来越关注在封装上向着更高密度的方向发展,高密度三维集成成为微电子系统级集成的重要技术途径。三维集成是通过元器件在二维(X-Y平面)集成基础上,进一步向 Z轴方向发展形成的3D高密度微电子封装,它可以有效满足电子器件的高频高速、多功能、高性能、低功耗、小体积和高可靠性的要求。
硅通孔(TSV)技术是实现3D多芯片系统集成的关键性技术之一。3D TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的最新技术。其优势有:可以为芯片堆叠提供最短的垂直互连路径,从而降低电路延迟和功耗,减少对I/O引脚位置的限制,提高I/O通道带宽。硅通孔工艺制程复杂,主要包括硅孔刻蚀、绝缘层/阻挡层/种子层沉积、通孔填充、化学机械研磨、晶圆键合、拆键合、晶圆减薄、金属再布线制作、凸点制备等。
其中,制作通孔绝缘层是不可被忽视的一步,绝缘层作用:在硅通孔与填充金属之间作为掩蔽层,防止铜离子扩散到硅衬底从而产生漏电,绝缘层的厚度直接影响了TSV的互联特性。目前硅通孔中侧壁绝缘层主要由热氧化形成,厚度有极限,达到2um以上很困难;采用聚合物作为绝缘层,由于热膨胀系数不同,会产生很大的局部应力。
常规的TSV制造工艺采用PECVD沉积侧壁的绝缘层,由于硅通孔的侧壁垂直、深宽比高,对侧壁氧化层的覆盖工艺要求很高,而且PECVD沉积的氧化硅没有块体氧化硅材料致密,容易在侧壁出现针孔且覆盖度不好,导致硅通孔漏电。因此在硅通孔侧壁形成均匀、致密的氧化层十分重要。通过热氧化方法可以直接将硅氧化成二氧化硅,但是受到氧原子扩散的影响,氧化层厚度超过1微米后,氧化速度降低很多,难以形成更加厚的氧化硅绝缘层。
发明内容
为了克服上述现有技术中存在的氧化硅绝缘层不足的问题,本发明提出一种硅通内孔超厚绝缘层的制备方法,技术方案如下:
一种硅通孔内通过热氧化形成超厚绝缘层的方法,包括以下步骤:
a,提供衬底;
b,在衬底内,形成孔以及环形硅区域,所述环形硅区域环绕孔同心圆状分布;
c,将硅衬底表面以及环形硅区域内外壁表面进行氧化,最终使氧化硅填充整个环形区域外侧与硅基体之间,并覆盖环形硅区域内表面以及衬底表面。
作为最佳实施例,因为硅与氧化后生成的氧化硅的体积比例为0.46:1,通过控制环形硅区域的径向厚度,就可以使得环形硅区域完全氧化,即硅完全耗尽,最终在孔和衬底之间形成完整的超厚氧化绝缘层。
作为上述最佳实施例的进一步扩充,根据所述径向厚度,以一定的间隔比例,通过深刻蚀形成周期性的圆环结构,通过将其氧化,得到一定厚度的氧化绝缘层。
作为优选,上述步骤b中,形成孔以及环形硅区域的方法为深刻蚀工艺。
进一步,上述步骤c中,将硅衬底表面以及环形硅区域内外壁表面进行氧化的方法为热氧化工艺。
在步骤c之后,通过进行金属电镀以及背面减薄等工艺形成硅通孔(TSV)并使其头部露出以便实现后续的互连。
与现有技术相比,本发明的有益效果在于克服了氧化硅绝缘层厚度很难增加的问题,在无需改变现有工艺的前提下,就可以获得厚度不受限制的、可以控制的致密氧化硅绝缘层,可以有效提高绝缘层厚度,进而提高绝缘性能,适用于高频,减少漏电流;提高硅通孔可靠性骤,提高合格率,安全可靠。
附图说明
下面结合附图对本发明的具体实施作进一步说明。
图1为在硅通孔侧壁形成环形后的俯视图。
图2为环形硅氧化形成超厚绝缘层后的俯视图。
图3-图6为本发明的具体工艺步骤剖视图,其中:
图3为形成环形硅后的剖视图。
图4为进行热氧化时的剖视图。
图5为衬底及环形硅表面形成氧化绝缘层后的剖视图。
图6为形成包含超厚绝缘层的硅通孔剖视图。
具体实施方式
图1中,在衬底10中已刻蚀出孔101和环形硅区域20,孔101和环形硅区域20呈同心圆状分布,环形硅区域20上的双向箭头表示二氧化硅生长的方向,即增厚的趋势。所述衬底10可以为4~12寸或更大尺寸的硅晶圆,厚度可为300~700微米。
图2中的30代表氧化绝缘层,即环形硅区域20氧化后完全将环形区域填满的状态。所述环形硅区域20内径也即孔101的直径可为5微米~50微米,具体可根据实际TSV尺寸调节;所述环形硅区域20外壁与硅基体的水平距离可为0.1-20微米,所述环形硅区域20厚度可为0.1-20微米,具体可根据所需氧化层厚度调节。所述环形硅区域20以及孔101刻蚀深度可以为20~200微米。所述刻蚀工艺可以为湿法刻蚀、干法刻蚀、等离子体刻蚀等方式。图3为形成环形硅后的剖视图。
如图4所示,在上述形成环形硅区域20以及孔101的衬底10上,通过热氧化工艺将硅衬底10表面以及环形硅区域20内外壁表面进行氧化,最终使氧化硅填充整个环形区域20外侧与硅基体之间,并覆盖环形硅区域20内表面以及衬底10表面,最终在孔101和衬底10之间形成完整的超厚氧化绝缘层层30,如图5所示。所述热氧化工艺可以为湿氧氧化和干氧氧化等方式。
如图6所示,根据后续金属电镀以及背面减薄等工艺形成硅通孔40。
以上所述仅为本发明的具体实施例,并不用以限制本发明,本实施例中所用材料和工艺条件仅限于本实施例,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种硅通孔内通过热氧化形成1微米以上厚度绝缘层的方法,其特征在于包括以下步骤:
a,提供衬底(10);
b,在衬底(10)内,形成孔(101)以及环形硅区域(20),所述环形硅区域(20)环绕孔(101)同心圆状分布;
c,将衬底(10)表面以及环形硅区域(20)内外壁表面进行氧化,最终使氧化硅填充整个环形硅区域(20)外侧与硅基体之间,并覆盖环形硅区域(20)内表面以及衬底(10)表面。
2.根据权利要求1所述的硅通孔内通过热氧化形成1微米以上厚度绝缘层的方法,其特征是通过控制环形硅区域(20)的径向厚度,使得环形硅区域(20)完全氧化,最终在孔(101)和衬底(10)之间形成完整的1微米以上厚度的氧化绝缘层(30)。
3.根据权利要求2所述的硅通孔内通过热氧化形成1微米以上厚度绝缘层的方法,其特征是根据所述径向厚度,通过深刻蚀形成周期性的圆环结构,且硅环径向厚度与相邻圆环间径向间距比例为0.46:1,通过将其氧化,得到一定厚度的氧化绝缘层。
4.根据权利要求1或2所述的硅通孔内通过热氧化形成1微米以上厚度绝缘层的方法,其特征是:所述步骤b中,形成孔(101)以及环形硅区域(20)的方法为深刻蚀工艺。
5.根据权利要求1或2所述的硅通孔内通过热氧化形成1微米以上厚度绝缘层的方法,其特征是:所述步骤c中,将衬底(10)表面以及环形硅区域(20)内外壁表面进行氧化的方法为热氧化工艺。
6.根据权利要求1所述的硅通孔内通过热氧化形成1微米以上厚度绝缘层的方法,其特征是在步骤c之后,通过进行金属电镀以及背面减薄工艺形成硅通孔(40)并使其头部露出以便实现后续的互连。
CN201310332952.9A 2013-08-02 2013-08-02 一种硅通孔内通过热氧化形成超厚绝缘层的方法 Active CN103400798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310332952.9A CN103400798B (zh) 2013-08-02 2013-08-02 一种硅通孔内通过热氧化形成超厚绝缘层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310332952.9A CN103400798B (zh) 2013-08-02 2013-08-02 一种硅通孔内通过热氧化形成超厚绝缘层的方法

Publications (2)

Publication Number Publication Date
CN103400798A CN103400798A (zh) 2013-11-20
CN103400798B true CN103400798B (zh) 2015-02-25

Family

ID=49564396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310332952.9A Active CN103400798B (zh) 2013-08-02 2013-08-02 一种硅通孔内通过热氧化形成超厚绝缘层的方法

Country Status (1)

Country Link
CN (1) CN103400798B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115560A (zh) * 2019-11-29 2020-05-08 杭州臻镭微波技术有限公司 一种微系统模组的深硅空腔刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199049A (zh) * 2005-06-28 2008-06-11 英特尔公司 具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件
CN102208363A (zh) * 2011-05-13 2011-10-05 中国科学院微电子研究所 一种形成穿透硅通孔的方法
CN102446886A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 3d集成电路结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142564A (ja) * 1993-11-15 1995-06-02 Nissan Motor Co Ltd 半導体装置の製造方法
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199049A (zh) * 2005-06-28 2008-06-11 英特尔公司 具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件
CN102446886A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 3d集成电路结构及其形成方法
CN102208363A (zh) * 2011-05-13 2011-10-05 中国科学院微电子研究所 一种形成穿透硅通孔的方法

Also Published As

Publication number Publication date
CN103400798A (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
TWI416679B (zh) 半導體結構及其製造方法
CN102598263B (zh) 采用导电贯穿基板通路的集成去耦电容器
CN103367285B (zh) 一种通孔结构及其制作方法
CN102103979B (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
US20030113981A1 (en) Process for manufacturing a semiconductor wafer integrating electronic devices and a structure for electromagnetic decoupling
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
CN103824758A (zh) 一种减小硅通孔周围区域应力的方法
TWI706473B (zh) 藉由背面揭露摻雜半導體結構之子鰭區域的方法與相關裝置
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN112864026A (zh) 激光结合hf湿刻蚀加工tgv通孔的工艺
CN103280427A (zh) 一种tsv正面端部互连工艺
CN102386129A (zh) 同时制备垂直导通孔和第一层再布线层的方法
CN105633040A (zh) 一种基于pn结的硅通孔结构及其制作方法
CN104637870A (zh) 免cmp工艺的硅通孔背面漏孔工艺
CN103199086B (zh) 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法
CN103400798B (zh) 一种硅通孔内通过热氧化形成超厚绝缘层的方法
CN104867905B (zh) 一种包含硅通孔的半导体结构及其制造方法
CN104009014A (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN104143544B (zh) 一种晶圆硅通孔结构及其制备方法
CN110277348B (zh) 一种半导体tsv结构的制造工艺方法及半导体tsv结构
CN104465495B (zh) 硅通孔的形成方法
US8389404B2 (en) Semiconductor device and method for manufacturing the same
Dixit et al. Via technologies for MEMS
TW201511202A (zh) 具矽穿孔之半導體裝置
CN108630559A (zh) 晶圆键合方法以及晶圆键合结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant