JP2867996B2 - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法Info
- Publication number
- JP2867996B2 JP2867996B2 JP9159288A JP15928897A JP2867996B2 JP 2867996 B2 JP2867996 B2 JP 2867996B2 JP 9159288 A JP9159288 A JP 9159288A JP 15928897 A JP15928897 A JP 15928897A JP 2867996 B2 JP2867996 B2 JP 2867996B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- aluminum alloy
- metal wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 60
- 239000002184 metal Substances 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 46
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims description 72
- 229910000838 Al alloy Inorganic materials 0.000 claims description 44
- 229910052732 germanium Inorganic materials 0.000 claims description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- 239000006104 solid solution Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- -1 aluminum ions Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に半導体素子の高集積化に適した半導体
素子の金属配線及びその形成方法に関する。
方法に関し、特に半導体素子の高集積化に適した半導体
素子の金属配線及びその形成方法に関する。
【０００２】
【従来の技術】一般に、半導体素子を製造するに際し、
素子間や素子と外部回路の間を電気的に接続させるため
の半導体素子の配線は、配線のためのコンタクトホール
及びビアホールを配線材料に埋込み配線層を形成し、後
続工程を経て形成される。
素子間や素子と外部回路の間を電気的に接続させるため
の半導体素子の配線は、配線のためのコンタクトホール
及びビアホールを配線材料に埋込み配線層を形成し、後
続工程を経て形成される。
【０００３】尚、低い抵抗を要する所には金属配線を用
いる。前記金属配線はアルミニウム（Ａｌ）に少量のシ
リコンや銅が含まれたり、シリコン及び銅が全て含まれ
抵抗率が低いながら加工性が優れたアルミニウム合金を
配線材料に用いる。
いる。前記金属配線はアルミニウム（Ａｌ）に少量のシ
リコンや銅が含まれたり、シリコン及び銅が全て含まれ
抵抗率が低いながら加工性が優れたアルミニウム合金を
配線材料に用いる。
【０００４】そして、前記配線材料を物理気相蒸着（Ph
ysical Vapor Deposition ；ＰＶＤ）方法のスパッタリ
ング方法で蒸着し、前記コンタクトホール及びビアホー
ルを埋込む方法が一番広く利用されている。
ysical Vapor Deposition ；ＰＶＤ）方法のスパッタリ
ング方法で蒸着し、前記コンタクトホール及びビアホー
ルを埋込む方法が一番広く利用されている。
【０００５】しかし、前記金属配線形成時に前者が金属
配線層のアルミニウム合金を介して移動するに際し、ア
ルミニウムイオンと衝突して前者の運動量がアルミニウ
ムイオンに伝えられる。
配線層のアルミニウム合金を介して移動するに際し、ア
ルミニウムイオンと衝突して前者の運動量がアルミニウ
ムイオンに伝えられる。
【０００６】この際、前者の流れ方向にアルミニウムの
質量流れ（mass flux ）が生じるＥＭ（Electro-Migrat
ion ）現象が発生する。
質量流れ（mass flux ）が生じるＥＭ（Electro-Migrat
ion ）現象が発生する。
【０００７】さらに、このような現象は多数の結晶粒系
を有する結晶構造、即ちアルミニウム等の金属原子から
発生する可能性が大きいと共に常温付近の温度で発生し
やすい。
を有する結晶構造、即ちアルミニウム等の金属原子から
発生する可能性が大きいと共に常温付近の温度で発生し
やすい。
【０００８】これに係り、従来技術に従う半導体素子の
金属配線形成方法を添付の図を参照して説明すれば以下
の通りである。
金属配線形成方法を添付の図を参照して説明すれば以下
の通りである。
【０００９】図１乃至図３は、従来技術に従う半導体素
子の金属配線形成方法を示す断面図である。
子の金属配線形成方法を示す断面図である。
【００１０】従来技術に従う半導体素子の金属配線形成
方法は、図１に示すように、先ず半導体基板や金属層の
導電層（１）上部に層間絶縁膜（３）を形成する。
方法は、図１に示すように、先ず半導体基板や金属層の
導電層（１）上部に層間絶縁膜（３）を形成する。
【００１１】次いで、コンタクトマスク（図示せず）で
前記導電層（１）を選択的に除去し、予定された部分を
露出させるコンタクトホール（５）を形成する。その次
に、図２に示すように、前記コンタクトホール（５）を
含む前記導電層（１）の露出した表面上に前記導電層
（１）に接続する金属障壁層（７）を所定厚さほど形成
する。
前記導電層（１）を選択的に除去し、予定された部分を
露出させるコンタクトホール（５）を形成する。その次
に、図２に示すように、前記コンタクトホール（５）を
含む前記導電層（１）の露出した表面上に前記導電層
（１）に接続する金属障壁層（７）を所定厚さほど形成
する。
【００１２】次いで、前記金属障壁層（７）上部に接合
層（９）を所定の厚さほど形成する。この際、前記金属
障壁層（７）はチタニウム／チタニウム窒化膜の積層構
造に形成する。
層（９）を所定の厚さほど形成する。この際、前記金属
障壁層（７）はチタニウム／チタニウム窒化膜の積層構
造に形成する。
【００１３】さらに、前記チタニウム膜はコンタクトホ
ール（５）の抵抗を低減させる役割を果す。この際、前
記チタニウム窒化膜は接続工程で形成される金属配線層
（図示せず）と、下部の導電層間の拡散による接合不良
を防ぐための拡散防止膜の役割を果す。
ール（５）の抵抗を低減させる役割を果す。この際、前
記チタニウム窒化膜は接続工程で形成される金属配線層
（図示せず）と、下部の導電層間の拡散による接合不良
を防ぐための拡散防止膜の役割を果す。
【００１４】その次に、前記接合層（９）は前記金属障
壁層（７）や前記金属配線層（図示せず）より高い表面
エネルギーを有するため、金属配線層に用いられるアル
ミニウム合金の接着性（Wetting ）を向上させる。
壁層（７）や前記金属配線層（図示せず）より高い表面
エネルギーを有するため、金属配線層に用いられるアル
ミニウム合金の接着性（Wetting ）を向上させる。
【００１５】次いで、図３に示すように、前記全体表面
上部に金属配線層（１１）をＰＶＤ方法で形成する。こ
の際、前記金属配線層（１１）はＰＶＤ方法によるアル
ミニウム合金で形成する。
上部に金属配線層（１１）をＰＶＤ方法で形成する。こ
の際、前記金属配線層（１１）はＰＶＤ方法によるアル
ミニウム合金で形成する。
【００１６】しかし、前記ＰＶＤによるアルミニウム合
金形成方法は、段差被覆特性が弱いため前記コンタクト
ホール（５）やビアホールの完全埋込みが難しく、ボイ
ド（Void）（１３）を誘発するオーバハング（over han
g ）現象が発生しやすい。この際、前記ボイド（１３）
は接合抵抗を増加させ不均一な接合抵抗が現われるのは
勿論、断線を誘発させることがある。
金形成方法は、段差被覆特性が弱いため前記コンタクト
ホール（５）やビアホールの完全埋込みが難しく、ボイ
ド（Void）（１３）を誘発するオーバハング（over han
g ）現象が発生しやすい。この際、前記ボイド（１３）
は接合抵抗を増加させ不均一な接合抵抗が現われるのは
勿論、断線を誘発させることがある。
【００１７】一方、前記金属配線層（１１）に用いられ
るアルミニウム合金は、ＥＭに対する耐性を強化させる
ためアルミニウムにシリコンや銅を添加するとか、シリ
コン及び銅を添加して形成する。この際、前記アルミニ
ウム合金は低温状態で多数の結晶粒が存在し、ＥＭに対
する耐性が弱いため約５５０℃程度の温度下で熱処理す
る。
るアルミニウム合金は、ＥＭに対する耐性を強化させる
ためアルミニウムにシリコンや銅を添加するとか、シリ
コン及び銅を添加して形成する。この際、前記アルミニ
ウム合金は低温状態で多数の結晶粒が存在し、ＥＭに対
する耐性が弱いため約５５０℃程度の温度下で熱処理す
る。
【００１８】それにより、前記低温状態での結晶粒を成
長させ結晶粒系の数を低減させることでＥＭに対する耐
性を強化させる。
長させ結晶粒系の数を低減させることでＥＭに対する耐
性を強化させる。
【００１９】
【発明が解決しようとする課題】しかし、従来技術に従
う半導体素子の金属配線形成方法においては次のような
問題点を有する。
う半導体素子の金属配線形成方法においては次のような
問題点を有する。
【００２０】従来技術に従う半導体素子の金属配線形成
方法においては、前記結晶粒を成長させるための高温熱
処理工程はアルミニウム合金が下部の導電層、例えば半
導体基板に電気的に接続している接合領域を介し相互浸
透して接合を破壊する接合破壊（junction spiking）現
象が発生する。
方法においては、前記結晶粒を成長させるための高温熱
処理工程はアルミニウム合金が下部の導電層、例えば半
導体基板に電気的に接続している接合領域を介し相互浸
透して接合を破壊する接合破壊（junction spiking）現
象が発生する。
【００２１】これにより、前記高温熱処理工程を利用し
た結晶粒系数の低減が難しくなるため、ＥＭに対する耐
性が弱いアルミニウム合金を使用するしかない問題点を
有する。
た結晶粒系数の低減が難しくなるため、ＥＭに対する耐
性が弱いアルミニウム合金を使用するしかない問題点を
有する。
【００２２】従って、従来技術に従う半導体素子の金属
配線及びその形成方法は、半導体素子の動作特性及び信
頼性を低下させることにより半導体素子の高集積化を困
難にする問題点を有する。
配線及びその形成方法は、半導体素子の動作特性及び信
頼性を低下させることにより半導体素子の高集積化を困
難にする問題点を有する。
【００２３】ここに本発明は、前記従来の種々な問題点
を解決するために考案されたものであり、優れたＥＭ特
性を有する半導体素子の金属配線及びその形成方法を提
供することにその目的がある。
を解決するために考案されたものであり、優れたＥＭ特
性を有する半導体素子の金属配線及びその形成方法を提
供することにその目的がある。
【００２４】さらに、本発明の他の目的は優れた段差被
覆性を有する半導体素子の金属配線及び、その形成方法
を提供することにある。尚、本発明のさらに他の目的は
半導体素子の高集積化に適した半導体素子の金属配線及
び形成方法を提供することにある。
覆性を有する半導体素子の金属配線及び、その形成方法
を提供することにある。尚、本発明のさらに他の目的は
半導体素子の高集積化に適した半導体素子の金属配線及
び形成方法を提供することにある。
【００２５】
【課題を解決するための手段】本目的を達成するため
に、本発明に従う半導体素子の金属配線形成方法は、導
電層基板を提供する工程と、前記導電層基板上部にコン
タクトホールを有する層間絶縁膜を形成する工程と、前
記コンタクトホールを含む層間絶縁膜上部に金属障壁層
と接着層を順次形成する工程と、前記全体構造を反応炉
に入れた後、前記反応炉にアルゴンガスをフローさせて
プラズマを発生させ、スパッタリング工程を行って前記
接合層上部にシリコンと銅が０．１〜２％の重量比でそ
れぞれ含まれた第１アルミニウム合金層を形成する工程
と、前記反応炉にゲルマニウムが含まれた物質を注入
し、前記スパッタリング工程を連続的に行って０．１〜
２％の重量比でゲルマニウムが固溶された第２アルミニ
ウム合金層を形成する工程とを含むことを特徴とする。
に、本発明に従う半導体素子の金属配線形成方法は、導
電層基板を提供する工程と、前記導電層基板上部にコン
タクトホールを有する層間絶縁膜を形成する工程と、前
記コンタクトホールを含む層間絶縁膜上部に金属障壁層
と接着層を順次形成する工程と、前記全体構造を反応炉
に入れた後、前記反応炉にアルゴンガスをフローさせて
プラズマを発生させ、スパッタリング工程を行って前記
接合層上部にシリコンと銅が０．１〜２％の重量比でそ
れぞれ含まれた第１アルミニウム合金層を形成する工程
と、前記反応炉にゲルマニウムが含まれた物質を注入
し、前記スパッタリング工程を連続的に行って０．１〜
２％の重量比でゲルマニウムが固溶された第２アルミニ
ウム合金層を形成する工程とを含むことを特徴とする。
【００２６】
【００２７】
【発明の実施の形態】以下、本発明に添付した図を参照
して詳細に説明する。図４乃至図６は、本発明に従う半
導体素子の金属配線形成方法を示す断面図である。
して詳細に説明する。図４乃至図６は、本発明に従う半
導体素子の金属配線形成方法を示す断面図である。
【００２８】本発明に従う半導体素子の金属配線形成方
法は、図４に示すように、先ず半導体基板や金属層の導
電層（２１）上部に層間絶縁膜（２３）を形成する。
法は、図４に示すように、先ず半導体基板や金属層の導
電層（２１）上部に層間絶縁膜（２３）を形成する。
【００２９】次いで、コンタクトマスク（図示せず）を
利用して前記層間絶縁膜（２３）を選択的に除去し、前
記導電層（２１）の予定された部分を露出させるコンタ
クトホール（２５）を形成する。
利用して前記層間絶縁膜（２３）を選択的に除去し、前
記導電層（２１）の予定された部分を露出させるコンタ
クトホール（２５）を形成する。
【００３０】その次に、図５に示すように、前記コンタ
クトホール（２５）を含む前記層間絶縁膜（２３）の露
出した表面上に前記導電層（２１）に接続する金属障壁
層（２７）を所定厚さほど形成する。次いで、前記金属
障壁層（２７）上部に接着層（wetting layer ）（２
９）を所定厚さほど形成する。
クトホール（２５）を含む前記層間絶縁膜（２３）の露
出した表面上に前記導電層（２１）に接続する金属障壁
層（２７）を所定厚さほど形成する。次いで、前記金属
障壁層（２７）上部に接着層（wetting layer ）（２
９）を所定厚さほど形成する。
【００３１】この際、前記金属障壁層（２７）はチタニ
ウム／チタニウム窒化膜の積層構造に形成する。
ウム／チタニウム窒化膜の積層構造に形成する。
【００３２】前記チタニウム膜はコンタクトホール（２
５）の抵抗を低減させる役割を果す。さらに、前記チタ
ニウム窒化膜は後続工程で形成される金属配線層（図示
せず）と、下部導電層間の拡散による接合不良を防ぐた
めの拡散防止膜の役割を果す。
５）の抵抗を低減させる役割を果す。さらに、前記チタ
ニウム窒化膜は後続工程で形成される金属配線層（図示
せず）と、下部導電層間の拡散による接合不良を防ぐた
めの拡散防止膜の役割を果す。
【００３３】尚、前記接合層（２９）は前記金属障壁層
（２７）や前記金属配線層より高い表面エネルギーを有
するため、前記金属配線層に用いられるアルミニウム合
金の接着性（Wetting ）を向上させる。
（２７）や前記金属配線層より高い表面エネルギーを有
するため、前記金属配線層に用いられるアルミニウム合
金の接着性（Wetting ）を向上させる。
【００３４】その次に、図６に示すように前記全体構造
上部にシリコン、銅及びゲルマニウムが含まれたアルミ
ニウム合金を所定厚さに蒸着して金属配線層（３１）を
形成する。
上部にシリコン、銅及びゲルマニウムが含まれたアルミ
ニウム合金を所定厚さに蒸着して金属配線層（３１）を
形成する。
【００３５】この際、ゲルマニウムが固溶されたアルミ
ニウム合金でなる前記金属配線層（３１）の形成工程は
次の通りである。
ニウム合金でなる前記金属配線層（３１）の形成工程は
次の通りである。
【００３６】先ず、常温〜５００℃程度の温度、１〜２
０ｍＴｏｒｒ程度の圧力の反応炉にアルゴンガスをフロ
ーさせプラズマを発生させる。
０ｍＴｏｒｒ程度の圧力の反応炉にアルゴンガスをフロ
ーさせプラズマを発生させる。
【００３７】その次に、約１〜１５ｋＷ程度の電力で通
常のスパッタリングを行い、シリコンと銅が約０. １〜
２％程度の重量比でそれぞれ含まれた第１アルミニウム
合金層を約１００乃至９００Å程度に蒸着する。
常のスパッタリングを行い、シリコンと銅が約０. １〜
２％程度の重量比でそれぞれ含まれた第１アルミニウム
合金層を約１００乃至９００Å程度に蒸着する。
【００３８】次いで、連続的に前記反応炉にゲルマニウ
ムが含まれた物質を追加的に所定量注入し、スパッタリ
ング工程を行い第２アルミニウム合金層を形成すること
により第１アルミニウム合金層と第２アルミニウム合金
層を形成する。
ムが含まれた物質を追加的に所定量注入し、スパッタリ
ング工程を行い第２アルミニウム合金層を形成すること
により第１アルミニウム合金層と第２アルミニウム合金
層を形成する。
【００３９】この際、前記所定量のゲルマニウムが含ま
れた物質であるＧｅＨ4 ガスを約５〜４０ＳＣＣＭの流
量で注入する場合には、ゲルマニウムが約０. １〜２％
程度の重量比で含まれた約２０００〜１００００Å厚さ
程度の金属配線層（３１）が得られる。
れた物質であるＧｅＨ4 ガスを約５〜４０ＳＣＣＭの流
量で注入する場合には、ゲルマニウムが約０. １〜２％
程度の重量比で含まれた約２０００〜１００００Å厚さ
程度の金属配線層（３１）が得られる。
【００４０】一方、前記反応炉に注入するＧｅＨ4 ガス
は前記反応炉内の温度とアルゴンプラズマにより一部が
ゲルマニウムと水素に分解される。
は前記反応炉内の温度とアルゴンプラズマにより一部が
ゲルマニウムと水素に分解される。
【００４１】この際、ゲルマニウムはスパッタリングし
た第１アルミニウム合金層と結合して前記下部層上にシ
リコンと銅が含まれて蒸着した第１アルミニウム合金層
上部に蒸着される。
た第１アルミニウム合金層と結合して前記下部層上にシ
リコンと銅が含まれて蒸着した第１アルミニウム合金層
上部に蒸着される。
【００４２】さらに、第１アルミニウム合金層上部にス
パッタリングした第２アルミニウム合金層が再び蒸着さ
れる。従って、前記下部層全面に蒸着される蒸着物はア
ルミニウム合金にゲルマニウムが固溶した形体の組成を
有するアルミニウム合金が形成される。
パッタリングした第２アルミニウム合金層が再び蒸着さ
れる。従って、前記下部層全面に蒸着される蒸着物はア
ルミニウム合金にゲルマニウムが固溶した形体の組成を
有するアルミニウム合金が形成される。
【００４３】この際、前記ゲルマニウムが含まれたアル
ミニウム合金は従来のアルミニウム合金に比べ溶融点が
低く流動性が優れる。さらに、前記下部層に蒸着される
過程でアルミニウム合金表面に到ったゲルマニウムが、
アルミニウム合金と反応しながらアルミニウム合金を引
張力が作用するため、蒸着時にその段差被覆比が大きく
改良される。
ミニウム合金は従来のアルミニウム合金に比べ溶融点が
低く流動性が優れる。さらに、前記下部層に蒸着される
過程でアルミニウム合金表面に到ったゲルマニウムが、
アルミニウム合金と反応しながらアルミニウム合金を引
張力が作用するため、蒸着時にその段差被覆比が大きく
改良される。
【００４４】これにより、配線形成時にコンタクトホー
ル及びビアホールの埋込みを容易にさせる。さらに、ボ
イドを大きく低減することができ半導体素子の信頼性を
大きく向上させることができる。
ル及びビアホールの埋込みを容易にさせる。さらに、ボ
イドを大きく低減することができ半導体素子の信頼性を
大きく向上させることができる。
【００４５】尚、前記ゲルマニウムが固溶したアルミニ
ウム合金は、従来のアルミニウム合金よりＥＭに対し強
い耐性を有する。
ウム合金は、従来のアルミニウム合金よりＥＭに対し強
い耐性を有する。
【００４６】一方、本発明の他の実施例を説明すれば次
の通りである。図には示していないが、先ず金属障壁層
と接着層等の下部層を形成せず金属配線を形成すること
もできる。
の通りである。図には示していないが、先ず金属障壁層
と接着層等の下部層を形成せず金属配線を形成すること
もできる。
【００４７】さらに、最初からゲルマニウムを含む物質
を反応炉に注入し、アルミニウム合金を蒸着して金属配
線層全体をゲルマニウムが固溶したアルミニウム合金に
形成することができる。
を反応炉に注入し、アルミニウム合金を蒸着して金属配
線層全体をゲルマニウムが固溶したアルミニウム合金に
形成することができる。
【００４８】そして、前記アルミニウム合金の組成を異
ならせるか、又はアルミニウム合金以外の他の配線材料
を用いるか、さらに前記反応炉に注入する物質を他の物
質に代えて本発明を行うこともできる。
ならせるか、又はアルミニウム合金以外の他の配線材料
を用いるか、さらに前記反応炉に注入する物質を他の物
質に代えて本発明を行うこともできる。
【００４９】
【発明の効果】前記のように、本発明に従う半導体素子
の金属配線形成方法においては次のような効果を有す
る。
の金属配線形成方法においては次のような効果を有す
る。
【００５０】本発明に従う半導体素子の金属配線形成方
法においては、前記ゲルマニウムが含まれたアルミニウ
ム合金は従来のアルミニウム合金に比べ溶融点が低く流
動性が優れる。
法においては、前記ゲルマニウムが含まれたアルミニウ
ム合金は従来のアルミニウム合金に比べ溶融点が低く流
動性が優れる。
【００５１】さらに、前記下部層に蒸着される過程でア
ルミニウム合金表面に到ったゲルマニウムが、アルミニ
ウム合金と反応しながらアルミニウム合金を引張力が作
用するため段差被覆比が大きく改良される。
ルミニウム合金表面に到ったゲルマニウムが、アルミニ
ウム合金と反応しながらアルミニウム合金を引張力が作
用するため段差被覆比が大きく改良される。
【００５２】これにより、金属配線形成時にコンタクト
ホール及びビアホールの埋込みを容易にさせる。
ホール及びビアホールの埋込みを容易にさせる。
【００５３】尚、本発明に従う半導体素子の金属配線形
成方法においては、従来のＰＶＤ方法に化学物質を添加
する方法を用いてゲルマニウムが含まれたアルミニウム
合金で金属配線層を形成することにより、ＥＭ特性を向
上させることができる。
成方法においては、従来のＰＶＤ方法に化学物質を添加
する方法を用いてゲルマニウムが含まれたアルミニウム
合金で金属配線層を形成することにより、ＥＭ特性を向
上させることができる。
【００５４】さらに、ボイド（Void）の誘発を防ぐこと
により半導体素子の動作特性及び信頼性を向上させるこ
とができるため、半導体素子の高集積化を可能にする利
点を有する。
により半導体素子の動作特性及び信頼性を向上させるこ
とができるため、半導体素子の高集積化を可能にする利
点を有する。
【図１】従来の技術に従う半導体素子の金属配線の形成
工程図である。
工程図である。
【図２】従来の技術に従う半導体素子の金属配線の形成
工程図である。
工程図である。
【図３】従来の技術に従う半導体素子の金属配線の形成
工程図である。
工程図である。
【図４】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。
形成工程図である。
【図５】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。
形成工程図である。
【図６】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。
形成工程図である。
２１ 半導体基板 ２３ 層間絶縁膜 ２５ 第１コンタクトホール ２７ 金属障壁層 ２９ 接合層 ３１ 金属配線層
フロントページの続き (56)参考文献 特開 平４−196526（ＪＰ，Ａ) 特開 平６−29405（ＪＰ，Ａ) 特開 平５−29258（ＪＰ，Ａ) 特開 平６−216261（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (6)
- 【請求項１】 導電層基板を提供する工程と、 前記導電層基板上部にコンタクトホールを有する層間絶
縁膜を形成する工程と、 前記コンタクトホールを含む層間絶縁膜上部に金属障壁
層と接着層を順次形成する工程と、 前記全体構造を反応炉に入れた後、前記反応炉にアルゴ
ンガスをフローさせてプラズマを発生させ、スパッタリ
ング工程を行って前記接合層上部にシリコンと銅が０．
１〜２％の重量比でそれぞれ含まれた第１アルミニウム
合金層を形成する工程と、 前記反応炉にゲルマニウムが含まれた物質を注入し、前
記スパッタリング工程を連続的に行って０．１〜２％の
重量比でゲルマニウムが固溶された第２アルミニウム合
金層を形成する工程とを含むことを特徴とする半導体素
子の金属配線形成方法。 - 【請求項２】 前記反応炉は常温〜５００℃の温度、１
〜２０ｍＴｏｒｒの圧力で保持することを特徴とする請
求項１に記載の半導体素子の金属配線形成方法。 - 【請求項３】 前記スパッタリング工程は、１〜１５ｋ
Ｗの電力下で行うことを特徴とする請求項１に記載の半
導体素子の金属配線形成方法。 - 【請求項４】 前記ゲルマニウムが含まれた物質は、Ｇ
ｅＨ４ガスであることを特徴とする請求項１に記載の半
導体素子の金属配線形成方法。 - 【請求項５】 前記ＧｅＨ４ガスは、５〜４０ＳＣＣＭ
流量で注入することを特徴とする請求項４に記載の半導
体素子の金属配線形成方法。 - 【請求項６】 前記第１及び第２アルミニウム合金層の
総厚さは、２０００〜１００００Åであることを特徴と
する請求項１に記載の半導体素子の金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021815A KR100223332B1 (ko) | 1996-06-17 | 1996-06-17 | 반도체 소자의 금속배선 및 그 형성방법 |
| KR21815/1996 | 1996-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070087A JPH1070087A (ja) | 1998-03-10 |
| JP2867996B2 true JP2867996B2 (ja) | 1999-03-10 |
Family
ID=19462127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9159288A Expired - Fee Related JP2867996B2 (ja) | 1996-06-17 | 1997-06-03 | 半導体素子の金属配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2867996B2 (ja) |
| KR (1) | KR100223332B1 (ja) |
| DE (1) | DE19722113A1 (ja) |
| GB (1) | GB2314457A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019170A (ko) * | 2002-08-26 | 2004-03-05 | 삼성전자주식회사 | 알루미늄 콘택의 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158916A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JPH04209572A (ja) * | 1990-12-07 | 1992-07-30 | Nec Corp | 半導体装置 |
| US5358616A (en) * | 1993-02-17 | 1994-10-25 | Ward Michael G | Filling of vias and contacts employing an aluminum-germanium alloy |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
-
1996
- 1996-06-17 KR KR1019960021815A patent/KR100223332B1/ko not_active IP Right Cessation
-
1997
- 1997-05-27 DE DE19722113A patent/DE19722113A1/de not_active Ceased
- 1997-06-03 JP JP9159288A patent/JP2867996B2/ja not_active Expired - Fee Related
- 1997-06-17 GB GB9712754A patent/GB2314457A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223332B1 (ko) | 1999-10-15 |
| KR980005447A (ko) | 1998-03-30 |
| GB9712754D0 (en) | 1997-08-20 |
| DE19722113A1 (de) | 1997-12-18 |
| GB2314457A (en) | 1997-12-24 |
| JPH1070087A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121589B2 (ja) | 相互接続構造部、及び、その形成方法 | |
| JP3955386B2 (ja) | 半導体装置及びその製造方法 | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US6066892A (en) | Copper alloy seed layer for copper metallization in an integrated circuit | |
| JP2701730B2 (ja) | 半導体装置およびその製造方法 | |
| TWI242837B (en) | Semiconductor device and method of manufacturing the same | |
| JPH0936228A (ja) | 配線形成方法 | |
| US5994775A (en) | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| US6376369B1 (en) | Robust pressure aluminum fill process | |
| JP2867996B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JP3186053B2 (ja) | 半導体集積回路装置の金属配線構造の形成方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JPH05102148A (ja) | 半導体装置 | |
| JP2559829B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11297823A (ja) | 半導体装置及びその製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH11297824A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |