JPS63314851A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63314851A JPS63314851A JP15178687A JP15178687A JPS63314851A JP S63314851 A JPS63314851 A JP S63314851A JP 15178687 A JP15178687 A JP 15178687A JP 15178687 A JP15178687 A JP 15178687A JP S63314851 A JPS63314851 A JP S63314851A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- films
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000002844 melting Methods 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 241000567769 Isurus oxyrinchus Species 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔離業上の利用分野〕
本発明は、半導体装置に関し、％に平担化された高１ざ
頼多層配線構造に関する。
頼多層配線構造に関する。
従来、この種の多層配線構造は、アルミニウム（Ａｔ）
を主成分とした配線金属を用い、平担部やスルーホール
内を問わず、スパッタ法に工って形成されていた。第３
図はこの一例を示したものであり、Ａｔ配線３０３上に
スルーホール３０５を有する眉間膜３０２が形成され、
このスルーホール３０５内及び眉間膜３０２上にはＡｔ
膜３０１がスパッタ法により形成され、この人を膜３０
１上には層間膜３０４が形成されている。
を主成分とした配線金属を用い、平担部やスルーホール
内を問わず、スパッタ法に工って形成されていた。第３
図はこの一例を示したものであり、Ａｔ配線３０３上に
スルーホール３０５を有する眉間膜３０２が形成され、
このスルーホール３０５内及び眉間膜３０２上にはＡｔ
膜３０１がスパッタ法により形成され、この人を膜３０
１上には層間膜３０４が形成されている。
上述した従来の配線構造には、次に挙げる欠点がある。
Ｌ スルーホール内配線の形Ｍ、ｔ−スパッタ法で行な
っているため、深く倣細なスルーホール内での膜のカバ
レッジが悪く、高い信傾性が得らｎない。
っているため、深く倣細なスルーホール内での膜のカバ
レッジが悪く、高い信傾性が得らｎない。
２ 平担化された多層配線構造が得られない。
＆ 形成された配線金属がＡｔを主成分とする均質の膜
であり、高い電流密度下では、エレクトロマイグレーシ
嘗ンにより、信頼性が極端に悪化する。
であり、高い電流密度下では、エレクトロマイグレーシ
嘗ンにより、信頼性が極端に悪化する。
本発明の半導体装ｔＩｔは、半導体基板上に設けられｆ
ｌ−Ａｔからなる第１の配線層と、この第１の配線層上
に炭して設けられ％Ａｔよりも高い融点を持つ金属ある
いはＡｔエク高い融点を持つ金属のシリサイドからなる
第２の配線層と、この第２の配線層上に設けられた層間
絶縁膜と、この眉間絶縁膜内に第２の配線層に達して設
けられたスルーホールと、このスルーホール内に設けら
れｔ第２の配線層より層間絶縁膜の表面に達する第３の
配線層と、この層間絶ｌｉｋ膜上に設けられ第３の配線
層と接続さｎる第４の配線層と金有している。
ｌ−Ａｔからなる第１の配線層と、この第１の配線層上
に炭して設けられ％Ａｔよりも高い融点を持つ金属ある
いはＡｔエク高い融点を持つ金属のシリサイドからなる
第２の配線層と、この第２の配線層上に設けられた層間
絶縁膜と、この眉間絶縁膜内に第２の配線層に達して設
けられたスルーホールと、このスルーホール内に設けら
れｔ第２の配線層より層間絶縁膜の表面に達する第３の
配線層と、この層間絶ｌｉｋ膜上に設けられ第３の配線
層と接続さｎる第４の配線層と金有している。
次に、本発明について１面上参照して説明する。
第１図は本発明の一実施例の断面図である。簡単のため
に、多層配線構造の２層分をぬき出して描いである。Ｗ
膜１０１．１０２および１０４，１０５によってはさま
れたＡｔ膜１０３および１０６から成る三層構造の横方
向配線が、層間１ｉｉ １０７中に開口されたスルーホ
ール１０８中に埋めこまれたＮｉ膜１０９に工って電気
的に接続されている。さらに上層あるいは下層配線に対
する同様の電気的接続が層間１１１１４，１１５中に開
口されたスルーホール１１０．１１１中に埋め込まれ九
Ｎｔ＃ｘ１ｚ、ｔｔａに工ってなされている。Ｎ１Ｉｉ
１１０９，１１２，１１３の形成は無電解メッキ法によ
って成されるが、スルーホール１０８ 、１１１等の底
部にはＷＩｌｉｉ１０２又は１０５等が露出しているた
め、このＬ５な構造金有する多層配線層を塩化パラジウ
ム水溶液へ浸漬することによって、その表面を容易に活
性化しその後の無電解メッキに適した表面状態が得られ
る。
に、多層配線構造の２層分をぬき出して描いである。Ｗ
膜１０１．１０２および１０４，１０５によってはさま
れたＡｔ膜１０３および１０６から成る三層構造の横方
向配線が、層間１ｉｉ １０７中に開口されたスルーホ
ール１０８中に埋めこまれたＮｉ膜１０９に工って電気
的に接続されている。さらに上層あるいは下層配線に対
する同様の電気的接続が層間１１１１４，１１５中に開
口されたスルーホール１１０．１１１中に埋め込まれ九
Ｎｔ＃ｘ１ｚ、ｔｔａに工ってなされている。Ｎ１Ｉｉ
１１０９，１１２，１１３の形成は無電解メッキ法によ
って成されるが、スルーホール１０８ 、１１１等の底
部にはＷＩｌｉｉ１０２又は１０５等が露出しているた
め、このＬ５な構造金有する多層配線層を塩化パラジウ
ム水溶液へ浸漬することによって、その表面を容易に活
性化しその後の無電解メッキに適した表面状態が得られ
る。
Ｎｉ膜１０９，１１２．１１３は、活性化処理されたＷ
表面にのみ選択的に形成されるため、スルーホール１０
８．．１１０．１１１の内部にのみ、Ｎｉ膜１０９゜１
１２．１１３が形成でき、理想的な平担化配線構 、造
が実現できる。ま几、Ａｚｔｌｌｘｏ３．ｘｏｓがＷ膜
１０１．１０２および１０４，１０５によって、はさま
れた構造になっており、Ａｔ膜表面におけるＡｔ原子の
移動が抑制され、エレクトロマイグレーシ百ンに対する
信頼性も向上する。
表面にのみ選択的に形成されるため、スルーホール１０
８．．１１０．１１１の内部にのみ、Ｎｉ膜１０９゜１
１２．１１３が形成でき、理想的な平担化配線構 、造
が実現できる。ま几、Ａｚｔｌｌｘｏ３．ｘｏｓがＷ膜
１０１．１０２および１０４，１０５によって、はさま
れた構造になっており、Ａｔ膜表面におけるＡｔ原子の
移動が抑制され、エレクトロマイグレーシ百ンに対する
信頼性も向上する。
第２図は１本発明の他の実施例の断面内である。
簡単のために多層配線構造の２層分をぬき出して描いで
ある。本１！施例においてはＡｔ膜２０３゜２０６及び
Ｗ膜２０２．２０５はスパッタ法で形成する。一方Ａｔ
漠下のＷ膜２０１．２０４はスルーホール２０８，２１
０，２１１の埋込みを、化学気相成長法にエラて形成し
たＷ膜２０９，２１２，２１３で行なうため、これと同
様の手段で形成することが可能である。すなわち、スル
ーホール２０８，２１０，２１１の底部にはＷ１１１２
０２，２０５等が露出しているため、ＷＦ、とＨｓ’を
原料ガスとして用いるＷＩ７）選択的減圧化学気相成長
法にエフ、このスルーホールの内部にのみ５選択的にＷ
膜を形成することができるが、この方法によってスルー
ホール２０８，２１０゜２１１内部ｔ−埋め込んだ後、
同一の減圧上雰囲気中にｓ ＷＦ＃ −）ｉｓ ｅ ５
ＩＨＪを例えば５：１００：１の流量比でＱ、 Ｉ Ｔ
ｏｒｒ程度導入する仁とＶＣ，エフ、層間膜２０７等の
表面にもＷ膜を成長させることができる。この方法によ
ｎば、この配線幇造を大気中に′＄、り比重ことなく、
スルーホール内とｌｔ模膜下Ｗ膜２０９及び２０４等を
連続的に形成することが可能となる。なお、Ｗの化学気
相成長法は一般に４００℃以上の温度で行なわｎること
が多いが、本構造のようにｓ Ａ ｊ１１１２０３．２
（１６の上面ｔ″Ｗ膜２０２，２０５が覆っていれば、
仁の温度で発、生しや丁いＡｔのヒロックを抑制できる
という利点もある。ｔた。ＷｌＩＩ２０２．２０５のか
わりにタングステンシリサイド膜を用いても同様の効果
が得られた。
ある。本１！施例においてはＡｔ膜２０３゜２０６及び
Ｗ膜２０２．２０５はスパッタ法で形成する。一方Ａｔ
漠下のＷ膜２０１．２０４はスルーホール２０８，２１
０，２１１の埋込みを、化学気相成長法にエラて形成し
たＷ膜２０９，２１２，２１３で行なうため、これと同
様の手段で形成することが可能である。すなわち、スル
ーホール２０８，２１０，２１１の底部にはＷ１１１２
０２，２０５等が露出しているため、ＷＦ、とＨｓ’を
原料ガスとして用いるＷＩ７）選択的減圧化学気相成長
法にエフ、このスルーホールの内部にのみ５選択的にＷ
膜を形成することができるが、この方法によってスルー
ホール２０８，２１０゜２１１内部ｔ−埋め込んだ後、
同一の減圧上雰囲気中にｓ ＷＦ＃ −）ｉｓ ｅ ５
ＩＨＪを例えば５：１００：１の流量比でＱ、 Ｉ Ｔ
ｏｒｒ程度導入する仁とＶＣ，エフ、層間膜２０７等の
表面にもＷ膜を成長させることができる。この方法によ
ｎば、この配線幇造を大気中に′＄、り比重ことなく、
スルーホール内とｌｔ模膜下Ｗ膜２０９及び２０４等を
連続的に形成することが可能となる。なお、Ｗの化学気
相成長法は一般に４００℃以上の温度で行なわｎること
が多いが、本構造のようにｓ Ａ ｊ１１１２０３．２
（１６の上面ｔ″Ｗ膜２０２，２０５が覆っていれば、
仁の温度で発、生しや丁いＡｔのヒロックを抑制できる
という利点もある。ｔた。ＷｌＩＩ２０２．２０５のか
わりにタングステンシリサイド膜を用いても同様の効果
が得られた。
以上説明したＬうに、一本発明は配線今風の少なくとも
士面部がＡｔよりも高い融点を持つ金属あるいはそのシ
リサイドから成夕、かつその配線上に形成されたスルー
ホール内部がメッキ法あるいは化学気相成長法によって
形成された金属膜で塊め込まれた構造を有しているため
、次の効果がある。
士面部がＡｔよりも高い融点を持つ金属あるいはそのシ
リサイドから成夕、かつその配線上に形成されたスルー
ホール内部がメッキ法あるいは化学気相成長法によって
形成された金属膜で塊め込まれた構造を有しているため
、次の効果がある。
Ｌ スルーホール底部の配線金属露出部分上に高品位の
メッキあるいは化学気相成長法による金属膜が選択的に
堆積でき、憔めて平担で電気的接続が確実な配線構造が
傅らｎる。
メッキあるいは化学気相成長法による金属膜が選択的に
堆積でき、憔めて平担で電気的接続が確実な配線構造が
傅らｎる。
２ 形成された配線金属の少なくとも上面部が高い融点
を持つ金属あるいはそのシリサイドから成っているため
、Ａｔを主成分とする物質膜に比較し、高いエレクトロ
マイグレーション耐性を示す。
を持つ金属あるいはそのシリサイドから成っているため
、Ａｔを主成分とする物質膜に比較し、高いエレクトロ
マイグレーション耐性を示す。
第１図は本発明の一実施例の半導体装置の配線構造を示
す断面図、第２図は不発明の他の実施例の半導体装置の
配線構造を示す断面図、第３図は、従来の半導体装置の
配線構造の例を示す断面図である。 １０１ 、１０２
−−−−−−Ｗ膜ｂ １０３ ・＝ ”・Ａ Ｌ Ｈ（
Ｊ、１ Ｑ４ ＋ １０５−・−−−−Ｗ膜、１０６−
−−−−−Ａｔ膜、１０７−・・・・層間膜、１０８・
・・・・・スルーホール、１０９・旧・Ｎｉ膜１１０．
１１１・・・・・・スルーホール、１１２，１１３・・
・−・−Ｎｉ膜、１１４，１１５・・・・・・層間膜、
２０１ 、２０２・・・・・・Ｗ膜、２０３・・・・・
・Ａｔ膜、２０４．２０５・・・・・・Ｗ膜、２０６・
・・・・・Ａｔ膜、２０７・・・・・・層間膜、２０８
・・・・・・スルーホール、２０９・・・・・・Ｗ膜、
２１０，２１１・・・・・・スルーホール、２１２，２
１３・・・・・・Ｗ模、２１４，２１５・・・・・・層
間膜、３０１・・・・・・Ａｔ層、３０２・・・・・・
層間膜、３０３・・・・・・Ａｔ膜、３０４・・・・・
・層間膜、３０５・・団・スルーホール。 代理人 弁理士 内 原 音／〆ＺＡ／ｉ 条を図 ２βＷ 第Ｚ図
す断面図、第２図は不発明の他の実施例の半導体装置の
配線構造を示す断面図、第３図は、従来の半導体装置の
配線構造の例を示す断面図である。 １０１ 、１０２
−−−−−−Ｗ膜ｂ １０３ ・＝ ”・Ａ Ｌ Ｈ（
Ｊ、１ Ｑ４ ＋ １０５−・−−−−Ｗ膜、１０６−
−−−−−Ａｔ膜、１０７−・・・・層間膜、１０８・
・・・・・スルーホール、１０９・旧・Ｎｉ膜１１０．
１１１・・・・・・スルーホール、１１２，１１３・・
・−・−Ｎｉ膜、１１４，１１５・・・・・・層間膜、
２０１ 、２０２・・・・・・Ｗ膜、２０３・・・・・
・Ａｔ膜、２０４．２０５・・・・・・Ｗ膜、２０６・
・・・・・Ａｔ膜、２０７・・・・・・層間膜、２０８
・・・・・・スルーホール、２０９・・・・・・Ｗ膜、
２１０，２１１・・・・・・スルーホール、２１２，２
１３・・・・・・Ｗ模、２１４，２１５・・・・・・層
間膜、３０１・・・・・・Ａｔ層、３０２・・・・・・
層間膜、３０３・・・・・・Ａｔ膜、３０４・・・・・
・層間膜、３０５・・団・スルーホール。 代理人 弁理士 内 原 音／〆ＺＡ／ｉ 条を図 ２βＷ 第Ｚ図
Claims (1)
- 半導体基板上に設けられたアルミニウムからなる第１の
配線層と、該第１の配線層上に接して接して設けられ前
記アルミニウムよりも高い融点を持つ金属あるいは該ア
ルミニウムよりも高い融点を持つ金属のシリサイドから
なる第２の配線層と、該第２の配線層上に設けられた層
間絶縁膜と、該層間絶縁膜内に前記第２の配線層に達し
て設けられたスルーホールと、該スルーホール内に設け
られ前記第２の配線層より前記層間絶縁膜の表面に達す
る第３の配線層と、前記層間絶縁膜上に設けられ、前記
第３の配線層と接続される第４の配線層とを有すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15178687A JPS63314851A (ja) | 1987-06-17 | 1987-06-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15178687A JPS63314851A (ja) | 1987-06-17 | 1987-06-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63314851A true JPS63314851A (ja) | 1988-12-22 |
Family
ID=15526264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15178687A Pending JPS63314851A (ja) | 1987-06-17 | 1987-06-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63314851A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127257A (en) * | 1993-11-18 | 2000-10-03 | Motorola Inc. | Method of making a contact structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197851A (ja) * | 1982-05-14 | 1983-11-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6257234A (ja) * | 1985-09-06 | 1987-03-12 | Hitachi Ltd | 配線構造体 |
| JPS6343349A (ja) * | 1986-08-08 | 1988-02-24 | Matsushita Electric Ind Co Ltd | 多層薄膜配線及びその形成方法 |
-
1987
- 1987-06-17 JP JP15178687A patent/JPS63314851A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197851A (ja) * | 1982-05-14 | 1983-11-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6257234A (ja) * | 1985-09-06 | 1987-03-12 | Hitachi Ltd | 配線構造体 |
| JPS6343349A (ja) * | 1986-08-08 | 1988-02-24 | Matsushita Electric Ind Co Ltd | 多層薄膜配線及びその形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127257A (en) * | 1993-11-18 | 2000-10-03 | Motorola Inc. | Method of making a contact structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11195748B2 (en) | Interconnect structures and methods for forming same | |
| TW479340B (en) | Copper conductive line with redundant liner | |
| TW404034B (en) | Copper stud structure with refractory metal liner | |
| US6242808B1 (en) | Semiconductor device with copper wiring and semiconductor device manufacturing method | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US6953745B2 (en) | Void-free metal interconnection structure and method of forming the same | |
| TW448538B (en) | Interconnect structure of semiconductor device and method for manufacturing same | |
| KR920008841B1 (ko) | 반도체 장치 | |
| KR960030335A (ko) | 연질 금속 도체 및 그 제조 방법 | |
| US8169077B2 (en) | Dielectric interconnect structures and methods for forming the same | |
| JP2002075995A (ja) | 半導体装置及びその製造方法 | |
| TW200818391A (en) | Structure and method for creating reliable via contacts for interconnect applications | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| KR100426904B1 (ko) | 전극간의 접속 구조 및 그 제조 방법 | |
| JP3119188B2 (ja) | 半導体装置 | |
| US20060001160A1 (en) | Surface treatment of metal interconnect lines | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN1360346B (zh) | 电子结构及其形成方法 | |
| JPS63314851A (ja) | 半導体装置 | |
| US11552018B2 (en) | Chemical direct pattern plating method | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| WO1991008586A1 (en) | Methods of plating into holes and products produced thereby | |
| CN104362139B (zh) | 铜互连的扩散阻挡层、半导体器件及其制造方法 |