JPH039522A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH039522A
JPH039522A JP14634089A JP14634089A JPH039522A JP H039522 A JPH039522 A JP H039522A JP 14634089 A JP14634089 A JP 14634089A JP 14634089 A JP14634089 A JP 14634089A JP H039522 A JPH039522 A JP H039522A
Authority
JP
Japan
Prior art keywords
film
via hole
metal film
tungsten
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14634089A
Other languages
English (en)
Inventor
Kinji Tsunenari
欣嗣 恒成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14634089A priority Critical patent/JPH039522A/ja
Publication of JPH039522A publication Critical patent/JPH039522A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にアルミニウ
ム配線上のバイアホールの埋め込み方法に関する。
〔従来の技術〕
従来、アルミニウム配線上の絶縁膜に形成されたバイア
ホールの埋め込み方法には、タングステンまたはモリブ
デンの選択CVD法が用いられている。
〔発明が解決しようとする課題〕
上述した選択CVD法を用いるバイアホールの埋め込み
方法によれば、シリコン上に穿たれたバイアホール内へ
のタングステン埋め込みを安定に行うことができる。し
かし、アルミニウム配線上に穿たれたバイアホール内へ
のタングステン堆積は、次の点で必ずしも容易ではない
まず第1に、CVD法の反応ガスとしてWF6を用いた
場合、アルミニウム配線と2 A I +WF→2AI
F、+Wなる反応を起し、タングステンとアルミニウム
界面に絶縁体のアルミニウムのフフ化物が生成される。
この結果、上層配線との接続抵抗が高くなり、半導体装
置の歩留りは低下する。
第2に、バイアホール底部のアルミニウム膜表面は、バ
イアホールエツチングの際にプラズマによる損傷を受け
ている結果、比較的厚いアルミニウムの酸化物に覆われ
ており、これを除去するだけの十分な前処理を行わなけ
ればタングステンが析出しない、このアルミニウムの酸
化物の除去にはスパッタエツチング法が用いられている
が、この方法を用いると成膜の選択性が破れ、絶縁膜上
にもタングステンが析出してしまうという欠点がある。
これらの問題点はモリブデンのCVD法を用いた場合に
も同様にあてはまる。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上にアル
ミニウム配線を形成する工程と、前記アルミニウム配線
上に絶縁膜を形成したのちバイアホールを形成しアルミ
ニウム配線の表面を露出する工程と、前記バイアホール
の底面部に第1の金属膜を形成する工程と、前記第1の
金属膜上にタングステンまたはモリブテンからなる第2
の金属膜を形成してバイアホールを埋め込む工程とを含
んで構成される。
〔実施例〕
次に、本発明の実施例について図面を用いて説明する。
第1図(a)〜(C)は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図である。
まず第1図(a)に示すように、半導体基板100上に
絶縁膜107を介してアルミニウム配線101を形成し
、次で層間絶縁膜102を形成したのちバイアホール1
03を形成する。このアルミニウム配線101上の層間
絶縁膜102に穿たれたバイアホール103の底部に露
出したアルミニウム膜の表面は、一般に酸化アルミニウ
ム104で覆われている。
次に、第1図(b)に示すように、前処理として、例え
ば燐酸水溶液に浸漬してバイアホール中のこの酸化被膜
を除去した後、■族元素からなる第1の金属膜を堆積す
る。第1の実施例の場合は、第1の金属膜の形成法とし
て、パラジウム、白金、金、銀、ロジウム、銅などの無
電解メツキ法を用いた。−例としてパラジウムを用いる
場合は、次の浴組成の条件でパラジウム薄膜105を厚
さ100A程度形成する。
すなわち、浴液1j中に塩化パラジウムを2g、水酸化
アンモニウムを160g、塩化アンモニウムを26g1
次亜りん酸ナトリウムを10g溶し、50℃の無電解メ
ツキ浴を調整した。
パラジウム膜105によって被覆されたアルミニウム配
線101の表面は、大気中に取り出しても酸化されるこ
とはない、またパラジウム膜105表面の酸化被膜はア
ルミニウムのそれに比較してはるかに薄く、かつ脆弱で
あるから次工程のタングステン膜形成時に、例えばアル
ゴンスパッタ法などによって表面をエツチングする工程
は通常必要ない、特にパラジウム膜表面の酸化膜が問題
となる場合は、最終的にバイアホールを埋め込むために
使用するタングステンCVD装置内において、水素によ
る前処理により次式の反応により容易に還元することが
できる。
P d O+ H2→Pd十H20 この時の条件は、例えばH2流量1000 SCCM温
度400℃、圧力100 Torrとする。酸化膜還元
後は第1図(c)に示すように、同一の装置内にてパラ
ジウム膜105上に第2の金属膜として選択CVD法に
よりタングステン膜106を堆積しバイアホールを埋め
込む。タングステンの成膜には、例えばWF6流量I 
SCCM、 H2流量300SCCM 、基板温度45
0℃、全圧0.ITorrの条件を用いる。
第2図(a>、(b)は本発明の第2の実施例を説明す
るための半導体チップの断面図である。
まず第2図(a)に示すように、第1の実施例と同様に
して、アルミニウム配線101上に眉間絶縁[102を
形成したのち、パイアホール103を形成する0次でバ
イアホール103内に露出したアルミニウム配線101
上の酸化アルミニウム104を、15容量%の硫酸温容
液(80℃)に約30秒浸漬して除去し、続いて温度5
6℃濃度30g/ρの硫酸ニッケル溶液中に浸漬するこ
とにより、アルミニウム配線101の表面に第1の金属
膜として約100Aの厚さのニッケル膜110を形成す
る。ニッケル膜の代りにコバルト膜を形成してもよい。
次に第2図(b)に示すように、第1の実施例と同様の
手法により、ニッケル膜110上に選択CVD法により
タングステン膜106を形成し、バイアホールを埋め込
む。タングステン膜106形成前にニッケル膜110上
の自然酸化膜を除去する必要がある場合は、第1の実施
と同様な手段を用いる。本第2の実施例の場合には次式
に示すアンモニアの還元作用を用いた。
3 N i 02+2 NH3→3 Ni) N2+3
820この時の条件はNH3流量10005CC14,
温度400℃、圧力100 Torrである。
このように上記実施例によれば、バイアホールの底面部
に■族またはIb族元素からなる第1の金属膜を形成し
たのち、第2の金属膜としてのタングステン膜106が
選択CVD法により堆積される。■族元素はアルミニウ
ムの場合と異なりWF6と反応してフッ化物を生成する
ことはなく、またIb族元素もほとんどフッ化物を生成
しないため、タングステン膜106とアルミニウム配線
101との接続抵抗は高くなることはない。
また、バイアホール形成時のプラズマにより形成された
アルミニウム配線101表面の厚いアルミニウムの酸化
物も、水素やアンモニア等の還元性雰囲気中での熱処理
により容易に除去できる。
従って第2の金属膜としてのタングステン膜やモリブデ
ン膜を、CVDの選択性を破ることなく、バイアポール
中のみに堆積させることができる。
なお、バイアホール埋込み後に適当な熱処理を加えるこ
とにより、アルミニウム配線と第1の金属膜を合金化す
ることができるが、これによってアルミニウムと第2の
金属膜との界面近傍におけるエレクトロマイグレーショ
ン耐性が向上する。
〔発明の効果〕
以上説明したように本発明は、アルミニウム配線上の絶
縁膜にバイアホールを形成したのち、このバイアホール
の底面部に第1の金属膜を形成し、次でタングステンま
たはモリブデンからなる第2の金属膜を形成してバイア
ホールを埋め込むことにより、バイアホールの埋め込み
が容易で、しかも上層配線との接続抵抗の小さい配線を
有する半導体装置の製造方法が得られる。
ル、104・・・酸化アルミニウム膜、105・・・パ
ラジウム膜、106・・・タングステン膜、107・・
・絶縁膜、110・・・ニッケル膜。

Claims (2)

    【特許請求の範囲】
  1. (1)、半導体基板上にアルミニウム配線を形成する工
    程と、前記アルミニウム配線上に絶縁膜を形成したのち
    バイアホールを形成しアルミニウム配線の表面を露出す
    る工程と、前記バイアホールの底面部に第1の金属膜を
    形成する工程と、前記第1の金属膜上にタングステンま
    たはモリブテンからなる第2の金属膜を形成してバイア
    ホールを埋め込む工程とを含むことを特徴とする半導体
    装置の製造方法。
  2. (2)第1の金属膜はVIII族または I b族元素から選
    ばれた金属で作られる請求項(1)記載の半導体装置の
    製造方法。
JP14634089A 1989-06-07 1989-06-07 半導体装置の製造方法 Pending JPH039522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14634089A JPH039522A (ja) 1989-06-07 1989-06-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14634089A JPH039522A (ja) 1989-06-07 1989-06-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH039522A true JPH039522A (ja) 1991-01-17

Family

ID=15405486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14634089A Pending JPH039522A (ja) 1989-06-07 1989-06-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH039522A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169455B1 (en) 1998-06-02 2001-01-02 Nec Corporation Power amplifying circuit and automatic power control method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311668A (ja) * 1986-06-30 1988-01-19 Ulvac Corp Cvd法
JPS6326366A (ja) * 1986-07-18 1988-02-03 Ulvac Corp Cvd法
JPS6333567A (ja) * 1986-07-26 1988-02-13 Ulvac Corp Cvd装置
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法
JPS6372880A (ja) * 1986-09-13 1988-04-02 Toru Hara 金属の選択堆積法
JPS63114236A (ja) * 1986-10-31 1988-05-19 Fujitsu Ltd 半導体装置の製造方法
JPS6471149A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Formation of wiring and device therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311668A (ja) * 1986-06-30 1988-01-19 Ulvac Corp Cvd法
JPS6326366A (ja) * 1986-07-18 1988-02-03 Ulvac Corp Cvd法
JPS6333567A (ja) * 1986-07-26 1988-02-13 Ulvac Corp Cvd装置
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法
JPS6372880A (ja) * 1986-09-13 1988-04-02 Toru Hara 金属の選択堆積法
JPS63114236A (ja) * 1986-10-31 1988-05-19 Fujitsu Ltd 半導体装置の製造方法
JPS6471149A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Formation of wiring and device therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169455B1 (en) 1998-06-02 2001-01-02 Nec Corporation Power amplifying circuit and automatic power control method

Similar Documents

Publication Publication Date Title
EP1719168B1 (en) Methods of fabricating interconnects for semiconductor components
EP0535864B1 (en) Fabrication of a conductive region in electronic devices
US6605874B2 (en) Method of making semiconductor device using an interconnect
US5169680A (en) Electroless deposition for IC fabrication
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
JP3332668B2 (ja) 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
CN1094799C (zh) Ti和W合金上浸渍沉积钯以选择性引发无电沉积制作晶片
US7694413B2 (en) Method of making a bottomless via
US20040084773A1 (en) Forming a copper diffusion barrier
US10304730B2 (en) Semiconductor device having a Pd-containing adhesion layer
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
TW200810015A (en) Method for fabricating a integrated circuit
JP2021529435A (ja) ライナの不動態化および接着性改善のための金属ライナのジンケート処理およびドーピング
JP2002053971A (ja) めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置
JPH039522A (ja) 半導体装置の製造方法
JP3820329B2 (ja) 半導体基板のめっき方法
US6083834A (en) Zincate catalysis electroless metal deposition for via metal interconnection
KR950004839B1 (ko) 반도체의 금속 배선방법
KR19990006061A (ko) 반도체 소자의 금속배선 형성방법
JP2007027177A (ja) 半導体装置の製造方法
JPH0529258A (ja) 半導体装置の製造方法
JPS62226643A (ja) 多層配線の形成方法
JPH0555219A (ja) 半導体装置
KR19990057894A (ko) 반도체 소자의 금속배선 형성 방법
CN104716089A (zh) 在金属层上进行无电金属沉积的方法及应用