JP2000150473A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000150473A JP2000150473A JP10320106A JP32010698A JP2000150473A JP 2000150473 A JP2000150473 A JP 2000150473A JP 10320106 A JP10320106 A JP 10320106A JP 32010698 A JP32010698 A JP 32010698A JP 2000150473 A JP2000150473 A JP 2000150473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- etching
- fuse
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
ート膜に過剰エッチング部を生ずることなく、Ti含有
膜を再現性良く選択的にエッチング除去する。 【解決手段】 シリケートグラス膜上に設けたTi含有
膜を塩素を含まないSF 6 含有ガスによってエッチング
する際に、Ti含有膜のエッチングレートがシリケート
グラス膜のエッチングレートより大きくなるように基板
の温度を制御する。
Description
法に関するものであり、例えば、大容量LSIメモリー
のヒューズの開口窓と配線層のコンタクトパッド領域に
対するコンタクト用開口を同時に形成する時などに用い
られる半導体装置の製造方法に関するものである。
集積化の進展に伴い、素子不良部の製造歩留りに与える
影響が無視できなくなってきており、特に、64Mbi
tDRAM(ダイナミック・ランダム・アクセス・メモ
リ)等の大容量LSIメモリーにおける総ビット数の劇
的な増大に伴ってメモリセルに複数の予備行と複数の予
備列を設ける冗長構成が導入されている。
備行或いは予備列に置き換える場合や、機能選択の場合
には、一般に、多結晶シリコン或いはタングステンシリ
サイド等で構成されたヒューズをレーザ或いは電流で溶
断する方法が採用されている。
素子や配線層がレイアウトされているが、高集積化の進
展に伴って、ヒューズの近くまで配線層が来ており、そ
の上に保護膜を形成した場合には、配線層の幅やピッチ
が微細化され、小さくなるに連れて保護膜の平坦性が悪
くなって来ている。
線層同士の間に保護膜が完全に充填されずにボイド
(鬆)が発生するようになり、耐湿性が劣化するため、
耐湿性の向上を目的として、さまざまな保護膜を採用す
ることによって平坦性の改善が試みられている。
を採用した場合、段差により積層する保護膜の膜厚が影
響されるため、全てのヒューズ上について均一な膜厚の
保護膜を設けることが困難になってきている。
り、ウェハの面内での分布も大きくなりつつあり、レー
ザ光によるブローマージンの確保の観点から、保護膜の
厚さは200nm±100nm程度の範囲にある必要が
あるため、各チップの各ヒューズ上の保護膜の膜厚のバ
ラツキは無視できない状況になってきている。
配線層を形成するための導電性膜をヒューズ上に配置
し、この導電性膜をエッチングストッパーとして利用す
ることよって、ヒューズ上の保護膜の厚さをある程度均
一な厚さにすることが行われているので、この様なエッ
チングストッパーを用いた従来のヒューズ窓の形成工程
を図3を参照して説明する。
31を介して複数個のヒューズ層32(なお、図におい
ては1個のみを示している)を設け、CVD法によりB
PSG膜33を堆積したのち、スパッタリング法或いは
蒸着法等のPVD法(物理的気相成長法)によってTi
層34、TiN膜35、及び、W層36からなる3層構
造膜を堆積させ、所定形状にエッチングすることによっ
て第1金属配線層及びヒューズ層32を覆うエッチング
ストッパーを形成する。
を堆積させたのち、スパッタリング法或いは蒸着法等の
PVD法によってAl合金膜を堆積させ、所定の形状に
エッチングすることによってAl合金配線層38を形成
し、次いで、PCVD法(プラズマCVD法)によって
SiO2 カバー膜39を堆積させたのち、保護膜となる
SiNカバー膜40を同じくPCVD法によって堆積さ
せる。
してCF4 +CHF3 +Ar系のガスを用いたRIE
(反応性イオンエッチング)を施すことによって、ヒュ
ーズ窓42及びボンディング窓43を同時に形成する。
38及びW層36がCF4 +CHF 3 +Ar系のガスに
対するエッチングストッパーとなるので、ヒューズ窓4
2においては、W層36においてエッチングが停止し、
一方、ボンディング窓43においては、Al合金配線層
38においてエッチングが停止する。
ライ・エッチングを行うことによって、ヒューズ窓42
に露出するW層36、TiN膜35、及び、Ti層34
を順次エッチングして、BPSG膜33に達するヒュー
ズ窓42を形成する。
ーン41を除去したのち、ボンディング窓43を利用し
て所定の電気的接続を行ったのち、冗長性を必要とする
箇所に対応するヒューズ層32或いは所望の機能を選択
するためのヒューズ層32に、ヒューズ窓42を介して
レーザ光を照射するレーザブローによってヒューズ層3
2を溶断する。
膜33を介してエッチングストッパーとなるW層36/
TiN層35/Ti層34からなる3層構造膜を設けて
いるので、その上に設けるSiO2 膜17等の多層配線
構造を含む層間絶縁膜を厚く形成して、層間絶縁膜の厚
さがウェハ面内で不均一になった場合にも、ヒューズ窓
42を安定して形成することができる。
4からなる3層構造膜を設けることにより、ヒューズ層
32とTi層34との間に設けたヒューズ層32の保護
膜となるBPSG膜33の厚さは比較的均一になり、レ
ーザブローに必要なエネルギー範囲が安定するので、レ
ーザ光のパワーバンドを狭くしても所望のヒューズ層3
2を再現性良くレーザブローにより溶断することができ
る。
ヒューズ窓の形成工程においては、過剰エッチング部が
生ずるという問題があるので、この事情を図4を参照し
て説明する。 図4(a)参照 上述の図3(b)の工程において、W層36/TiN層
35/Ti層34からなる3層構造膜をCl系ガスでド
ライ・エッチングする際に、ボンディング窓43におい
てはAl合金配線層38が露出しているので、Al合金
配線層38がCl系ガスによってエッチングされて過剰
エッチング部44が生ずるとい問題があり、それによっ
て、ボンディングパッド部が消失する場合があるので、
ボンディング部における電気的接続の信頼性が低下する
という問題がある。
問題を解決するために、本発明者は、Al合金をエッチ
ングせずにTi含有膜を選択的にドライ・エッチングす
るために、SF6 の使用を検討した。即ち、エッチャー
としてTCP9400型(Lam Research社
製商品名)のエッチャーを用い、圧力を十数mTor
r、TCP(Transferred Coupled
Plasma)パワーを600W、上部TCP電極と
平行に設置されたウェハステージに5〜10Wのバイア
スパワーを印加し、SF 6 流量を100sccm流し、
ウェハステージ温度を10℃に設定した条件で、W層3
6/TiN層35/Ti層34からなる3層構造膜のエ
ッチングを行った。
つ、W層36/TiN層35/Ti層34からなる3層
構造膜のエッチングを行うことができたが、今度は、エ
ッチング時間の制御を誤ると下地のBPSG膜33もエ
ッチングされて過剰エッチング部45が生じて、保護膜
が減膜したり極端な場合には消失するという問題があ
る。
題を解決するためには、W層36/TiN層35/Ti
層34からなる3層構造膜のエッチング工程におけるエ
ッチング時間を精密に制御すれば良いが、そうすると、
エッチング工程が管理が複雑化することになり、大量生
産時の製造歩留りに影響を与えることになる。
膜に過剰エッチング部を生ずることなく、Ti含有膜を
再現性良く選択的にエッチングする、特に、ヒューズ窓
を再現性良く形成することを目的とする。
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。なお、図1は、
エッチャーとしてTCP9400型(Lam Rese
arch社製商品名)のエッチャーを用い、圧力を12
mTorrとし、TCPパワーを600W/32000
cc(=18.75mW/cc)、上部TCP電極と平
行に設置されたウェハステージに5Wのバイアスパワー
を印加し、SF6 流量を100sccm及びアシストガ
スとしてO2 を10sccm流した状態でウェハステー
ジ温度を変えて実験を行った結果を示す図である。 (1)本発明は、半導体装置の製造方法において、シリ
ケートグラス膜上に設けたTi含有膜を塩素を含まない
SF6 含有ガスによってエッチングする際に、Ti含有
膜のエッチングレートがシリケートグラス膜のエッチン
グレートより大きくなるように基板の温度を制御するこ
とを特徴とする。
対象に対するエッチングレートの基板温度依存性の違い
によりエッチングレートの大きさが逆転するポイントを
発見した点に特徴があるものであり、このエッチングレ
ートの基板温度依存性を利用してTi含有膜をシリケー
トグラス膜に対して選択エッチングすることにより、シ
リケートグラス膜を過剰エッチングすることなく、Ti
含有膜を選択的に除去することができ、エッチング工程
の管理が容易になる。
BPSG膜のエッチングレートは、約40℃で最低とな
るのに対して、Ti含有膜の一種であるTiN膜のエッ
チングレートは基板を載置するウェハステージの温度の
上昇とともに大きくなり、約33℃近傍でエッチングレ
ートの大きさが逆転するので、基板の温度を制御するこ
とによって、互いに、一方の他方に対する選択エッチン
グ性を持たすことができる。
て、Ti含有膜が、シリケートグラス膜を介して下層に
設けたヒューズ層を覆っていることを特徴とする。
は、ヒューズ層を覆う導電性膜、特に、配線層等と同時
の工程で形成する導電性膜が典型的なものとなり、ヒュ
ーズ層上にシリケートグラス層を介してTi含有膜を設
けることにより、Ti含有膜をヒューズ窓形成時のエッ
チングストッパーとして用いることができる。
(2)において、Ti含有膜のエッチング工程におい
て、Al含有膜も露出していることを特徴とする。
おいて、即ち、典型的には、ヒューズ窓の形成工程にお
いて、同時にボンディング窓も形成するので、Al含有
膜、通常は、ボンディングパッド形成用Al含有膜もボ
ンディング窓において露出することになるが、SF6 含
有ガスを用いることによってTi含有膜のみを選択的に
除去することができる。
(3)のいずれかにおいて、基板の温度を制御するため
に、基板を載置するウェハステージの温度を50℃以上
とすることを特徴とする。
ェハステージの温度を50℃以上にした場合に、Ti含
有膜の一種であるTiN膜のエッチングレートを、BP
SG膜のエッチングレートの略2倍以上にすることがで
き、また、ウェハステージの温度を70℃以上にした場
合には、TiN膜のエッチングレートを、BPSG膜の
エッチングレートの約2.8倍以上にすることができ、
選択エッチング性をより高めることができる。
(4)のいずれかにおいて、SF6 含有ガスが、SF6
にO2 、N2 、或いは、Heの内の少なくとも一種を添
加したガスであることを特徴とする。
有ガスとしては、SF6 に対してO 2 、N2 、或いは、
Heの内の少なくとも一種をアシストガスとして添加し
て希釈することが望ましく、特に、O2 を添加した場合
には、エッチングレートの向上が期待でき、また、N2
を添加した場合には、エッチングの分布の平坦性が期待
できる。
(5)のいずれかにおいて、Al含有膜がコンタクトパ
ッドを構成する層であり、且つ、Ti含有膜をAl含有
膜とダイナミック・ランダム・アクセス・メモリのキャ
パシタを構成する対向電極との間の層準の導電層を用い
て形成することを特徴とする。
イナミック・ランダム・アクセス・メモリ(DRAM)
の対向電極との間の層準の導電層、例えば、W/TiN
/Ti多層構造膜のいずれか1層或いは、複数層を用い
て形成しても良い。
の実施の形態のヒューズ窓の形成工程を説明する。 図2(a)参照 まず、p型シリコン基板(図示せず)上に、メモリセル
を構成するとともに、SiO2 膜からなる層間絶縁膜1
1を介して厚さの80nmのドープトポリシリコン膜を
堆積させ、パターニングすることによって蓄積キャパシ
タの対向電極(図示せず)と同時にヒューズ層12を形
成する。
50nmのBPSG膜13を堆積させたのち、900℃
のN2 雰囲気中で30分間熱処理を行ってBPSG膜1
3をリフローさせることによって平坦化し、次いで、例
えば、厚さが40nmのTi層14、厚さが20nmの
TiN層15、及び、厚さが100nmのW層を順次堆
積させたのち、パターニングすることによって第1金属
配線層(図示せず)と同時にW層16/TiN層15/
Ti層14の3層構造膜からなるエッチングストッパー
を形成する。なお、この場合のTi層14は、第1金属
配線層と、ワード線となるゲート電極或いはドレイン領
域に接続するビット線等の下層導電体とのコンタクト抵
抗を低減するために設けるものであり、また、TiN層
15は、第1金属配線層の主体となるW層16とTi層
14の接着層、所謂Glue Layerとして設ける
ものである。
800nmのSiO2 膜17を成膜したのち、スパッタ
リング法によって、全面に厚さ700nmのAl合金膜
を堆積させ、所定形状にエッチングすることによってA
l合金配線層18を形成する。なお、この1800nm
のSiO2 膜17は、層間絶縁膜及び金属配線層による
多層配線構造を形成した場合の複数の層間絶縁膜の総計
の厚さであり、図示を簡単にするために、便宜的に単一
のSiO2 膜17として示しており、また、図におい
て、Al合金配線層18はボンディング部を示してい
る。
えば、500nmのSiO2 膜を堆積させてSiO2 カ
バー膜19とし、次いで、同じくPCVD法を用いて保
護膜となる厚さ500nmのSiN膜堆積させてSiN
カバー膜20とする。
して、CF4 +CHF3 +Arガスを用いたRIE法に
よって、ヒューズ窓22及びボンディング窓23を同時
に形成する。この場合、W層16及びAl合金配線層1
8に対するSiO2 膜17のエッチングレートは非常に
大きいので、オーバーエッチングしてもW層16及びA
l合金配線層18がエッチングストッパーとなって、ヒ
ューズ窓22及びボンディング窓23において絶縁膜の
膜厚分布がある場合にも、ヒューズ窓22においてはW
層16でエッチングは停止し、一方、ボンディング窓2
3においてはAl合金層18においてエッチングは停止
する。
Research社製商品名)のエッチャーを用い、圧
力を10〜20mTorr、例えば、12mTorrと
し、TCPパワーを600W/32000cc(=1
8.75mW/cc)、上部TCP電極と平行に設置さ
れたウェハステージに5〜10W、例えば、5Wのバイ
アスパワーを印加し、SF6 流量を100sccm及び
アシストガスとしてO2 を10sccm流し、ウェハス
テージ温度を50℃以上、例えば、70℃に設定した条
件でエッチングを行い、ヒューズ窓22に露出するW層
16、TiN膜15、及び、Ti層14を順次エッチン
グして、BPSG膜13に達するヒューズ窓22を形成
する。
テージ温度を50℃以上、例えば、70℃としているの
で、BPSG膜13に対するTiN層15のエッチング
レートを略2倍以上、70℃の場合には約2.8倍とす
ることができ、また、一般に、SF6 を用いたエッチン
グにおいては、エッチングレートはTi>TiNの関係
が成立するので、BPSG膜13に対するTi層14の
エッチングレートはさらに大きくなり、したがって、エ
ッチング時間を精密に制御せずにオーバーエッチングし
た場合にも、BPSG膜13を過剰にエッチングするこ
となくヒューズ窓22を形成することができる。なお、
WのエッチングレートはTiNのエッチングレートより
も十分に大きいので、W層16/TiN層15/Ti層
14の3層構造膜からなるエッチングストッパーを除去
する工程においてW層16の存在は問題にならない。
ディング窓23においては、SF6系のガスによってA
l合金配線層は殆どエッチングされることがないので、
ボンディング部がエッチングにより消失することがな
い。
ク21を除去したのち、ボンディング窓23を利用して
所定の電気的接続を行ったのち、冗長性を必要とする箇
所に対応するヒューズ層12或いは所望の機能を選択す
るためのヒューズ層12に、ヒューズ窓22を介してレ
ーザ光を照射するレーザブローによってヒューズ層12
を溶断する。
ストッパーとなるW層16/TiN層15/Ti層14
の3層構造膜をヒューズ層12を被覆するBPSG膜1
3上に設けているので、エッチングストッパーに達する
ヒューズ窓22となる開口とボンディング窓23とを同
時に形成した場合に、保護膜等の膜厚分布に影響される
ことなくヒューズ窓22となる開口部を再現性良く形成
することができる。
ッパーとなるW層16/TiN層15/Ti層14の3
層構造膜を用いて各ヒューズ層12上のBPSG膜13
の厚さをほぼ均一にした場合に、このエッチングストッ
パーをエッチングする際に、エッチング原料ガスとして
SF6 を含んだガスを用いることにより、ボンディング
窓23に露出するAl合金配線層18をほとんどエッチ
ングすることなく、且つ、下地のBPSG膜13を過剰
エッチングすることなくヒューズ窓22を再現性良く形
成することが可能になり、それによって、レーザ光のパ
ワーバンドを狭くした場合にも、確実にヒューズ層12
の溶断が可能になる。
に使用するSF6 含有ガス、即ち、SF6 +O2 はCl
を含んでいないので、残留塩素が問題となる工程にも使
用できる。例えば、上記の実施の形態に記載したよう
に、ヒューズ窓22とボンディング窓23を同時に形成
する場合、塩素が残留するとボンディング窓においてエ
ッチングガスに晒されたAl合金配線層18が残留塩素
によって腐食されるという問題があるが、本発明の場合
にはエッチングガスがClを含んでいないのでこの様な
問題は発生しない。
術として、ウェハステージの温度を20℃〜50℃とす
ることは提案されている(必要ならば、特開平6−31
8574号公報参照)。この提案の場合には、SF6 以
外に、BCl3 或いはCl2 等のCl系ガスを含有して
おり、この塩素はTi或いはAl等の金属に対して非常
に反応性が高いので、シリケートグラスに対する選択性
は元々非常に優れているものである。
チングレートも大きいので、エッチングストッパーのエ
ッチング工程に用いた場合には、ボンディング窓23に
露出するAl合金配線層もエッチングされるので、上述
の図4(b)の場合と同様に過剰エッチングに伴うボン
ディング部の消失の問題が発生するとともに、残留塩素
が問題になることがある。
た通常のドライ・エッチング工程においては、ウェハス
テージの温度を10℃程度の室温以下にして行ってお
り、この条件においてはBPSG膜に対するTiN膜の
エッチングレートが小さいにも拘わらず、ウェハステー
ジ温度を上昇させた場合、エッチングレートが逆転する
ことを発見した事実に基づくものであり、特に、ウェハ
ステージ温度を50℃以上にすることによって、BPS
G膜に対するTiN膜のエッチングレートが略2倍以上
になる新規な現象を利用したものである。
が、本発明は、実施の形態に記載した構成に限られるも
のではなく、各種の変更が可能である。例えば、ヒュー
ズ層12の下地層はBPSG膜13に限られるものでは
なく、Ti含有膜に対するエッチングレートの温度依存
性の傾向は、PSG膜、BSG膜、或いは、ノン・ドー
プSiO2 膜に対しても同様であるので、BPSG膜の
代わりにPSG膜或いはBSG膜等のシリケート膜を用
いても良い。
は、エッチングレートを変化させるために、ウェハステ
ージの温度、したがって、基板の温度を変化させている
が、エッチングレートを左右するファクターとしては圧
力も関与する。しかし、圧力により異なったエッチング
対象のエッチングレートを逆転するポイントを実現する
ことが困難である。
チング対象をTi或いはTiN等のTi含有膜としてい
るが、SF6 を用いた場合のエッチングメカニズムは、
TiとFとの反応による比較的沸点の低いフッ化チタン
の生成によるものであるので、Tiを含有する他の膜に
おいても同様の温度依存性の傾向が得られること明らか
である。
6 に添加するアシストガスとしてエッチングレートの大
きくなるO2 を用いているが、O2 の代わりにN2 或い
はHeを添加しても良いものであり、N2 を添加した場
合には、エッチングのウェハ面内均一性が期待でき、さ
らには、これらのアシストガスを組み合わせて添加して
も良いものである。
チングストッパーを第1金属配線層を形成する導電体膜
によって同時に形成しているが、第2層目配線層等の他
の層準の導電性膜を用いて形成しても良いものであり、
さらには、ヒューズ層12をビット線或いはワード線と
同時に形成する場合には、蓄積キャパシタの対向電極を
TiSi或いはTiを含む導電膜を用いたポリサイド構
造で形成し、対向電極と同時にヒューズ層12に対する
エッチングストッパーを形成しても良いものである。
Mの製造工程として説明しているが、DRAMに限られ
るものではなく、冗長構造や機能選択性を必要とする各
種の高集積度の半導体集積回路装置に適用されるもので
あり、絶縁ゲート型半導体集積回路装置以外に、バイポ
ーラ型半導体集積回路装置にも適用されるものであり、
さらに、ロジックとメモリを一体に集積化したシステム
LSIも対象とするものである。
含有ガスによってTiN等のTi含有膜をBPSG膜等
シリケートグラス膜に対して選択的にエッチングする際
に、基板温度を制御することによって、Ti含有膜のエ
ッチングレートをシリケートグラスのエッチングレート
より大きくしているので、シリケートグラス膜を過剰に
エッチングすることなくTi含有膜の選択エッチングが
可能になり、それによって、ヒューズ層上の保護膜とな
るシリケートグラス膜の膜厚を不所望に減ずることなく
ヒューズ窓とボンディング窓とを同時に形成することが
でき、レーザブローによるヒューズ溶断を安定して行う
ことができるので、高集積度半導体集積回路装置の歩留
り向上に寄与するところが大きい。
説明図である。
である。
Claims (6)
- 【請求項1】 シリケートグラス膜上に設けたTi含有
膜を塩素を含まないSF6 含有ガスによってエッチング
する際に、前記Ti含有膜のエッチングレートが前記シ
リケートグラス膜のエッチングレートより大きくなるよ
うに基板の温度を制御することを特徴とする半導体装置
の製造方法。 - 【請求項2】 上記Ti含有膜が、上記シリケートグラ
ス膜を介して下層に設けたヒューズ層を覆っていること
を特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 上記Ti含有膜のエッチング工程におい
て、Al含有膜も露出していることを特徴とする請求項
1または2に記載の半導体装置の製造方法。 - 【請求項4】 上記基板の温度を制御するために、前記
基板を載置するウェハステージの温度を50℃以上とす
ることを特徴とする請求項1乃至3のいずれか1項に記
載の半導体装置の製造方法。 - 【請求項5】 上記SF6 含有ガスが、SF6 にO2 、
N2 、或いは、Heの内の少なくとも一種を添加したガ
スであることを特徴とする請求項1乃至6のいずれか1
項に記載の半導体装置の製造方法。 - 【請求項6】 上記Al含有膜がコンタクトパッドを構
成する層であり、且つ、上記Ti含有膜がダイナミック
・ランダム・アクセス・メモリのキャパシタを構成する
対向電極と前記Al含有膜との間の層準の導電層を用い
て形成することを特徴とする請求項1乃至8のいずれか
1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32010698A JP4092602B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32010698A JP4092602B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150473A true JP2000150473A (ja) | 2000-05-30 |
JP4092602B2 JP4092602B2 (ja) | 2008-05-28 |
Family
ID=18117777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32010698A Expired - Fee Related JP4092602B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4092602B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030028062A (ko) * | 2001-09-27 | 2003-04-08 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈박스 형성방법 |
KR100594219B1 (ko) * | 2000-06-21 | 2006-06-30 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 |
JP2007042778A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置の製造方法、及び半導体装置の製造装置。 |
JP2013080944A (ja) * | 2012-12-10 | 2013-05-02 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
JPWO2012098759A1 (ja) * | 2011-01-17 | 2014-06-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
-
1998
- 1998-11-11 JP JP32010698A patent/JP4092602B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594219B1 (ko) * | 2000-06-21 | 2006-06-30 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 |
KR20030028062A (ko) * | 2001-09-27 | 2003-04-08 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈박스 형성방법 |
JP2007042778A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置の製造方法、及び半導体装置の製造装置。 |
JPWO2012098759A1 (ja) * | 2011-01-17 | 2014-06-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2013080944A (ja) * | 2012-12-10 | 2013-05-02 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4092602B2 (ja) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
US5585662A (en) | Semiconductor integrated circuit device with breakable fuse element covered with exactly controlled insulating film | |
US7491585B2 (en) | Electrical fuse and method of making | |
US7301216B2 (en) | Fuse structure | |
US7482279B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
WO1999019905A1 (fr) | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication | |
KR100746631B1 (ko) | 메탈 퓨즈를 구비한 반도체 소자의 형성방법 | |
JPH065715A (ja) | 配線層の形成方法 | |
US20050151259A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4092602B2 (ja) | 半導体装置の製造方法 | |
US6037648A (en) | Semiconductor structure including a conductive fuse and process for fabrication thereof | |
JPH0917871A (ja) | トップリードヒューズ構造および作製法 | |
JP2003017570A (ja) | 半導体装置及びその製造方法 | |
US6130468A (en) | Fuse, memory incorporating same and method | |
JPH0684898A (ja) | 近接したメタライゼーションラインの自己整合作製法 | |
US6245668B1 (en) | Sputtered tungsten diffusion barrier for improved interconnect robustness | |
US5372971A (en) | Method for forming via hole in multiple metal layers of semiconductor device | |
US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
JP3196399B2 (ja) | 層間絶縁膜の形成方法 | |
JPH11204636A (ja) | 半導体装置の製造方法 | |
TWI785921B (zh) | 可變電阻式記憶體及其製造方法 | |
JP4672439B2 (ja) | 半導体装置の製造方法 | |
KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
US20040063295A1 (en) | One-mask process flow for simultaneously constructing a capacitor and a thin film resistor | |
JP2000294648A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |