JPH0917871A - トップリードヒューズ構造および作製法 - Google Patents
トップリードヒューズ構造および作製法Info
- Publication number
- JPH0917871A JPH0917871A JP8102846A JP10284696A JPH0917871A JP H0917871 A JPH0917871 A JP H0917871A JP 8102846 A JP8102846 A JP 8102846A JP 10284696 A JP10284696 A JP 10284696A JP H0917871 A JPH0917871 A JP H0917871A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulator
- top lead
- oxide
- fuses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
ーズ構造を得る。 【解決手段】 トップリードヒューズ(41および4
2)を作製および吹き飛ばすための本方法は、(a)導
電性トップリードヒューズ(41)を絶縁体(45)の
層の上に形成すること、(b)前記トップリードヒュー
ズを覆って上部対側部の厚さの比を約2:1にするよう
に上部絶縁体(47)の層を堆積させること、(c)前
記上部絶縁体を全面的な異方性エッチングによって上部
対側部の厚さの比を約1:2にするようにエッチバック
すること、の工程を含む。この結果得られるトップリー
ドヒューズ(41および42)は、選択的に、前記上部
絶縁体の上面から爆発的に吹き飛ばす(50)ことがで
きる。
Description
イスの構造とそのようなデバイスを製造する方法とに関
するものであり、更に詳細には集積回路デバイス中にヒ
ューズを作製する方法とその構造とに関する。
回路をアクティブな動作から排除し、良品の冗長回路で
以てそれを置換する目的でヒューズが採用される。典型
的には、ヒューズは導電性層中へ作製され、それを取り
囲む絶縁体材料構造の中に埋め込まれている。ヒューズ
はポリシリコンまたは金属のいずれかの中へ作製され
る。典型的には前記絶縁体は二酸化シリコンである。ヒ
ューズの上面は、前記絶縁体の上面近くにあるが前記絶
縁体材料の一部分によって覆われている。ヒューズを覆
う絶縁体材料の上にその他の導電性層が形成される。
ることによって、そのヒューズが吹き飛ばされるか、あ
るいはトリミングされる。レーザーのエネルギーはヒュ
ーズの材料によって吸収されて熱エネルギーに変わる。
ヒューズ材はそのレーザービームから吸収された熱エネ
ルギーに応じて、もともとの固体状態から液体状態へと
変化する。ヒューズ材の温度がその沸点以上に上昇する
と、レーザービームが当たったヒューズ領域において、
デバイス構造の内側で内部圧力が高まってくる。絶縁体
がヒューズに及ぼす圧力がこの液体状態にあるヒューズ
材を一時的に押さえ込む。液体の温度が更に上昇してく
ると、内部圧力はますます高まり、ついにはそれを取り
囲む絶縁体中の応力が破壊限度を越える。絶縁体は、絶
縁体の上面へ向かった最も弱い地点で破裂する。
加わっていた圧力は一瞬のうちに雰囲気圧にまで低下
し、液状ヒューズそれ自体は爆発的に膨張する。ヒュー
ズ材の温度はそれの沸点以上にあり、しかも大気圧にお
いてであるから、液状ヒューズは瞬間的に蒸発する。ヒ
ューズ材が絶縁体の内側から吹き飛ばされて、後には導
電性ヒューズ材が占めていた空間が、導電性材料が完全
に空になって残される。このようにして回路開放が実現
する。
れる時の誘電体の形状は重要である。すなわち、噴出が
デバイス表面から上方向へ向かって起こるような形状で
あるべきである。もし噴出がヒューズを覆っている上部
誘電体を通して起これば、上方には開けた空間が広がっ
ているため、ヒューズ材の蒸発はスムーズに起こる。反
対に側面での噴出は問題を引き起こす。
ではヒューズ10および11は集積回路デバイス12の
導体でできたトップリード(top lead)層中に
作製される。そのようなトップリード層に作られたヒュ
ーズ10および11はキャップ酸化物15の層によって
覆われ、更にそのキャップ酸化物層は図1Bに示すよう
に、ヒューズ材10の上面と側面の両方を覆っている。
積物であり、3150Å+/−150Åの厚さにまで堆
積される。この堆積は250℃+/−10℃の温度、そ
して2.5Torr+/−0.2Torrの圧力下で行
われる。ガス流量はSiH4が40SCCM+/−5S
CCMで、N2 Oが1300SCCM+/−100SC
CMである。一般に、図1Bから明らかなように、キャ
ップ酸化物はヒューズの側面よりも上面のほうにより厚
く堆積する。このキャップ酸化物はヒューズを非常によ
く絶縁するのであるが、ヒューズを選択的に吹き飛ばす
か、あるいはトリミングする時には問題点の源となる。
がヒューズ10へ当てられる時には、そのヒューズは液
化し、キャップ酸化物は最も弱い場所20において破壊
する。最も弱い場所というのはヒューズ10の上面を覆
うより厚いキャップ酸化物22の部分よりも、どちらか
といえば薄い側面のほうになりやすい。図1Dに絵で描
かれたように、蒸発するヒューズ材24はこの構造の側
面から解放されて次のヒューズ11へ向かって飛び散
る。吹き飛ばされたヒューズからのスラッグ材26がヒ
ューズ10と11との間のキャップ酸化物表面の上に広
がり、更には隣のヒューズ構造の上にも広がる。スラッ
グのパターンおよび吹き飛ばされるべきヒューズとして
どれを選択するかに依存して、散乱したスラッグをつな
ぐ好ましくない導電性経路が形成されることがあり得
る。
らずに、そのデバイス12は違った欠陥を抱えた欠陥品
であり続けることになる。
ードヒューズを作製しそのヒューズを吹き飛ばすための
新しい方法によって解決する。本方法は、(a)絶縁体
材料の層の上へ導電性のトップリードヒューズを形成す
ること、(b)前記トップリードを覆って、上部対側部
の厚さの比が少なくとも1:1になるように上部絶縁体
を堆積させること、(c)前記上部絶縁体を、上部対側
部の厚さの比が約1:2あるいはそれ以下になるような
異方性エッチングによって全面的に(ユニバーサルに)
エッチバックすること、の工程を含む。
ばれたヒューズ領域へレーザービームを向けることによ
って選択的に吹き飛ばされる。選ばれたトップリードヒ
ューズが吹き飛ばされる時には、そのヒューズ材は上部
絶縁体の上面から外方向へ噴出する。
そのトップリードヒューズを製造するための新しい方法
とのより良い理解は、以下の図面を参照した詳細な説明
から得られよう。
体45の上面上に作製されたヒューズ41および42を
含む集積回路の一部分の断面図が示されている。これら
のヒューズはアルミニウム、タングステン、チタン、あ
るいはタンタルのような金属中に作製してもよいし、あ
るいはポリシリコンのような半導体材料中に作製しても
よい。絶縁体の上に導電性材料の層が取り付けられ、分
離したヒューズデバイス41および42の形にパターン
化される。
プ酸化物47、すなわち絶縁物がこのヒューズ構造およ
び絶縁体45の上に堆積される。典型的には、このキャ
ップ酸化物47は約10,000Å+/−500Åの厚
さに堆積された二酸化シリコンでよい。この堆積は25
0℃+/−10℃の温度、そして2.5Torr+/−
0.2Torrの圧力下で行うことができる。ガス流量
はSiH4 が40SCCM+/−5SCCMで、N2 O
が1300SCCM+/−100SCCMでよい。図2
Bに示されたように、上部酸化物の厚さと側面酸化物の
厚さとの比は1:1から2:1の範囲にあることに注意
されたい。キャップ酸化物の堆積が完了した後、それは
エッチバックされる。
(マスクを用いない)異方性エッチバックの結果を示し
ている。このエッチバック工程はキャップ酸化物が60
00Å+/−500Åの範囲の厚さだけ失われるまで続
けられる。この工程は、約20℃の温度、そして約25
0mTorrの圧力下で実施される。ガス流量は、CH
F3 :30SCCM、CF4 :3SCCM、およびA
r:60SCCMを含む。図2Cに示されたように、ヒ
ューズ41および42の側面よりも上面のほうから多量
のキャップ酸化物がエッチされる。ヒューズの上部を覆
うキャップ酸化物、すなわち絶縁体の厚さがより薄く、
ヒューズの側面に沿った絶縁体の厚さがより厚いこと
は、選ばれたヒューズを吹き飛ばす後続の工程にとって
非常に都合がよい。上部酸化物の厚さ対側面の酸化物の
厚さの比は、この結果、約1:2ないし4:5となって
いる。
よび42の作製およびトリミングシーケンスにおける引
き続く工程が示されている。図2Dでは、レーザービー
ム48がヒューズ41に向けられ、そのヒューズを加熱
し、吹き飛ばそうとしている。既に述べたように、この
レーザーのエネルギーはヒューズ41の内部で熱エネル
ギーに変わる。ヒューズ材はキャップ酸化物47から及
ぼされる圧力下で、固体状態から液体状態へと変化す
る。ヒューズ14の温度は沸点以上へ上昇し、その間に
内部圧力はますます高まる。最終的にはその内部圧力
が、ヒューズ41を覆っている上部の誘電体、すなわち
絶縁体を破裂させ、そして噴出が起こる。この破裂は一
瞬にして圧力を1気圧にまで下げ、液化したヒューズ材
は図2Eに絵で描かれたように、爆発的に蒸発する5
0。
薄いため、破裂はヒューズ41の上部から上方へ、本質
的に無限の開けた空間、あるいは領域へ向かって発生す
る。スラッグはヒューズ41と任意のその他の隣接ヒュ
ーズ、例えばヒューズ42との間の場所にまき散らされ
ることがなく、従って吹き飛ばされたヒューズ間に有害
な経路が形成されることがない。
回路半導体デバイスの一部分の断面図が示されている。
絶縁体、あるいは誘電体65の表面上にヒューズ61と
62が形成されている。これらのヒューズは、アルミニ
ウム、タンタル、タングステンのような金属中に作製し
てもよいし、あるいはポリシリコンのような半導体中に
作製してもよい。この後、2つの誘電体の堆積が行われ
る。
1の酸化物堆積67、あるいは誘電体が堆積された後の
半導体デバイス断面図が示されている。この酸化物の堆
積は、ヒューズの上を覆う酸化物の厚さが3500Å+
/−350Åになるまで続けられる。この堆積反応工程
は約390℃の温度、そして約9.0Torrの圧力下
で実施される。ガス流量はTEOS:1000SCCM
およびO2 :500SCCMを含む。
よって堆積された第2の酸化物堆積69、あるいは誘電
体堆積を示している。この第2の酸化物69の堆積は、
ヒューズの上を覆う酸化物の厚さが3500Å+/−3
50Åになるまで続けられる。420℃+/−120℃
の範囲内の温度、そして1気圧の圧力(1.0−2.0
mmH2 Oの排気)が保たれる。ガス流量はN2 :1
8.0slm、Si:3.0slm、およびO3 /
O2 :7.5slmを含む。
性エッチバックを実施した後のデバイスのその部分の断
面を示す。主として誘電体69である誘電体の3500
Å+/−200Åが失われるまでこのエッチ処理が続け
られ、それはヒューズ61および62の上部から除去さ
れる。このエッチングは約20℃の温度、そして250
mTorrの圧力下で実施される。ガス流量はCH
F3 :30SCCM、CF 4 :3SCCM、およびA
r:60SCCMを含む。ヒューズの側面よりも上面か
ら多量の堆積酸化物がエッチ除去されることに注意され
たい。このようにして、残存する側面酸化物70の厚さ
がヒューズ上面を覆う酸化物の厚さよりも厚くなる。
4 によって全体的に堆積させた第3の酸化物層75の、
堆積後のデバイス断面図が示されている。この第3の誘
電体層は厚さが2000Å+/−350Åになるまで堆
積される。この堆積は約380℃の温度、そして約3.
0Torrの圧力下で行われる。ガス流量はSiH4:
50SCCMおよびN2 O:1300SCCMを含む。
第3の誘電体堆積が完了した後の、側面誘電体の厚さ対
上部誘電体の厚さの比は5:4ないし2:1の範囲にあ
ることに注目されたい。これで、このデバイスはヒュー
ズトリミングの準備ができたことになる。
は吹き飛ばしするように選ばれたヒューズ61に対して
レーザービーム77が当てられる。レーザービームのエ
ネルギーはヒューズ61中で熱エネルギーに変わり、そ
れによってヒューズ61は加熱され、液化する。ヒュー
ズ材の温度はますます高まり、ヒューズ61を閉じこめ
ている誘電体囲みの内の圧力はますます高くなる。この
圧力が十分に高まると、誘電体は、ヒューズ61の上部
にあるその最も弱い地点で破壊する。
おり、それによってヒューズ材に加わっていた圧力は一
瞬のうちに大気圧にまで下がり、液化していたヒューズ
材は蒸発する。有利なことに、この噴出は上方へ向かっ
て起こり、その方向にはヒューズ材が分散できる開けた
空間が存在するので、吹き飛ばされたヒューズ間に残存
してデバイス中に好ましくない電流経路を生成する有害
なスラッグが残ることがない。
ロセスシーケンスがマスク工程を何等必要としていない
ことに注目されたい。
の有利な側面構造を形成するための2つのプロセス工程
シーケンスについて述べている。ここに述べたプロセス
シーケンスは、それらから導かれるその他のプロセスシ
ーケンスとともに特許請求の範囲によって保護されるべ
きである。
る。 (1)トップリードヒューズを作製するための方法であ
って、 a)絶縁材料の層上へ導電性のトップリードヒューズを
形成すること、 b)前記トップリードヒューズを覆って、上部対側部の
厚さの比を少なくとも1:1にするように上部絶縁体を
堆積させること、および c)前記上部絶縁体を、上部対側部の厚さの比を約1:
2ないし4:5にするように全面的な異方性エッチング
によってエッチバックすること、を含む方法。
吹き飛ばすこと、を含む方法。
て、絶縁性材料の層、前記絶縁性材料の表面上に形成さ
れたトップリードヒューズ、前記トップリードヒューズ
を覆って形成された上部絶縁体であって、上部対側部の
厚さの比が約1:2ないし4:5の範囲にある上部絶縁
体、を含む構造。
構造であって、前記上部絶縁体が、前記トップリードヒ
ューズの上で3000Å−6000Åの範囲の厚さを有
し、また前記トップリードヒューズの側面に付着する部
分で6000Å−10000Åの範囲の厚さを有してい
る構造。
2を作製および吹き飛ばすための方法は、(a)導電性
トップリードヒューズ41を絶縁体45の層の上に形成
すること、(b)前記トップリードヒューズを覆って上
部対側部の厚さの比を約2:1にするように上部絶縁体
47の層を堆積させること、(c)前記上部絶縁体を全
面的な異方性エッチングによって上部対側部の厚さの比
を約1:2にするようにエッチバックすること、の工程
を含む。この結果得られるトップリードヒューズ41お
よび42は、選択的に、前記上部絶縁体の上面から爆発
的に吹き飛ばす50ことができる。
を作製およびトリミングするための従来技術の引き続く
工程を示す一連の断面図。
を作製およびトリミングするための本発明に従う方法の
引き続く工程を示す一連の断面図。
を作製およびトリミングするための本発明に従う方法の
引き続く工程を示す一連の断面図。
Claims (2)
- 【請求項1】 トップリードヒューズを作製するための
方法であって、 a)絶縁材料の層上へ導電性のトップリードヒューズを
形成し、 b)前記トップリードヒューズを覆って、上部対側部の
厚さの比を少なくとも1:1にするように上部絶縁体を
堆積させ、 c)前記上部絶縁体を、前記上部対側部の厚さの比を約
1:2ないし4:5にするように全面的な異方性エッチ
ングによってエッチバックすること、を備えた方法。 - 【請求項2】 トップリードヒューズ構造であって、 絶縁性材料の層と、 前記絶縁性材料の表面上に形成されたトップリードヒュ
ーズと、 前記トップリードヒューズを覆って形成された上部絶縁
体であって、上部対側部の厚さの比が約1:2ないし
4:5の範囲にある上部絶縁体と、を備えた構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US427479 | 1995-04-24 | ||
US08/427,479 US5521116A (en) | 1995-04-24 | 1995-04-24 | Sidewall formation process for a top lead fuse |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0917871A true JPH0917871A (ja) | 1997-01-17 |
Family
ID=23695053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8102846A Pending JPH0917871A (ja) | 1995-04-24 | 1996-04-24 | トップリードヒューズ構造および作製法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5521116A (ja) |
EP (1) | EP0740332A3 (ja) |
JP (1) | JPH0917871A (ja) |
KR (1) | KR100424596B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311372A (ja) * | 2004-04-21 | 2005-11-04 | Samsung Electronics Co Ltd | 半導体記憶素子のヒューズ領域及びその製造方法 |
KR100714483B1 (ko) * | 2005-07-18 | 2007-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
TWI714713B (zh) * | 2016-02-01 | 2021-01-01 | 日商艾普凌科有限公司 | 半導體裝置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100252447B1 (ko) | 1995-06-02 | 2000-04-15 | 아르므 엠. 무센 | 융기된텅스텐플러그앤티퓨즈및제조공정 |
US5889679A (en) * | 1997-07-15 | 1999-03-30 | Integrated Device Technology, Inc. | Fuse array control for smart function enable |
US6121074A (en) * | 1998-11-05 | 2000-09-19 | Siemens Aktiengesellschaft | Fuse layout for improved fuse blow process window |
US6633055B2 (en) | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
DE60139850D1 (de) * | 2000-11-30 | 2009-10-22 | Texas Instruments Inc | Optimiertes Verfahren zur Herstellung einer Metallsicherung in einer Halbleitervorrichtung |
US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
JP4455306B2 (ja) * | 2004-12-13 | 2010-04-21 | キヤノン株式会社 | 生化学処理方法 |
US20060163734A1 (en) * | 2005-01-24 | 2006-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse structure and method for making the same |
EP2011574A1 (en) * | 2007-07-02 | 2009-01-07 | STMicroelectronics (Research & Development) Limited | Assaying device and method of transporting a fluid in an assaying device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564354A (en) * | 1968-12-11 | 1971-02-16 | Signetics Corp | Semiconductor structure with fusible link and method |
BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
JPS5823475A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置及び製造方法 |
JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
JPH0719842B2 (ja) * | 1985-05-23 | 1995-03-06 | 三菱電機株式会社 | 半導体装置の冗長回路 |
US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
-
1995
- 1995-04-24 US US08/427,479 patent/US5521116A/en not_active Expired - Lifetime
-
1996
- 1996-04-23 EP EP96302824A patent/EP0740332A3/en not_active Ceased
- 1996-04-24 KR KR1019960012668A patent/KR100424596B1/ko not_active IP Right Cessation
- 1996-04-24 JP JP8102846A patent/JPH0917871A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311372A (ja) * | 2004-04-21 | 2005-11-04 | Samsung Electronics Co Ltd | 半導体記憶素子のヒューズ領域及びその製造方法 |
KR100714483B1 (ko) * | 2005-07-18 | 2007-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
TWI714713B (zh) * | 2016-02-01 | 2021-01-01 | 日商艾普凌科有限公司 | 半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
KR100424596B1 (ko) | 2004-06-23 |
EP0740332A3 (en) | 1999-01-13 |
US5521116A (en) | 1996-05-28 |
EP0740332A2 (en) | 1996-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5025300A (en) | Integrated circuits having improved fusible links | |
US5604156A (en) | Wire forming method for semiconductor device | |
US8492871B2 (en) | Electrical fuse and method of making | |
US4748491A (en) | Redundant circuit of semiconductor device and method of producing same | |
JPH0917871A (ja) | トップリードヒューズ構造および作製法 | |
US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
US20130168806A1 (en) | Electrical fuse structure and method of fabricating same | |
US6372652B1 (en) | Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage | |
US5933756A (en) | Fabrication process of a semiconductor device having a multilayered interconnection structure | |
US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
US6107178A (en) | Methods for etching fuse openings in a semiconductor device | |
EP0981161B1 (en) | Process of fabricating a semiconductor structure including a conductive fuse | |
US6827868B2 (en) | Thinning of fuse passivation after C4 formation | |
US6121074A (en) | Fuse layout for improved fuse blow process window | |
JP4092602B2 (ja) | 半導体装置の製造方法 | |
US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
JPH09172079A (ja) | 半導体装置およびその製造方法 | |
US20030036227A1 (en) | Process for producing contact holes on a metallization structure | |
US6734047B1 (en) | Thinning of fuse passivation after C4 formation | |
JPH08139190A (ja) | 半導体装置の製造方法 | |
US20030045091A1 (en) | Method of forming a contact for a semiconductor device | |
JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
JP2000294648A (ja) | 半導体装置およびその製造方法 | |
JPH11121624A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070525 |