JP2002368094A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002368094A JP2002368094A JP2001177007A JP2001177007A JP2002368094A JP 2002368094 A JP2002368094 A JP 2002368094A JP 2001177007 A JP2001177007 A JP 2001177007A JP 2001177007 A JP2001177007 A JP 2001177007A JP 2002368094 A JP2002368094 A JP 2002368094A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- interlayer insulating
- fuses
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ下方の下層配線の信頼性を保って、
配線領域の小面積化が図られた半導体装置を提供するこ
と。 【解決手段】 半導体基板１と、この半導体基板１上に
形成された層間絶縁膜２と、この層間絶縁膜の上又は内
部中に形成されたヒューズ４と、このヒューズ直下で、
層間絶縁膜中に形成されてヒューズから絶縁され、ヒュ
ーズの幅よりも小さい配線層３とを有する半導体装置と
して構成される。
配線領域の小面積化が図られた半導体装置を提供するこ
と。 【解決手段】 半導体基板１と、この半導体基板１上に
形成された層間絶縁膜２と、この層間絶縁膜の上又は内
部中に形成されたヒューズ４と、このヒューズ直下で、
層間絶縁膜中に形成されてヒューズから絶縁され、ヒュ
ーズの幅よりも小さい配線層３とを有する半導体装置と
して構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、高集積化された半
導体装置に係り、特にリダンダンシー回路に使用される
ヒューズを有する半導体装置に関する。
導体装置に係り、特にリダンダンシー回路に使用される
ヒューズを有する半導体装置に関する。
【０００２】
【従来の技術】近年、半導体集積回路は高集積高密度化
が進み、特にＤＲＡＭにおいては、ギガビットレベルの
高集積高密度が要求されている。ＤＲＡＭなど半導体メ
モリにおいては、リダンダンシー技術が用いられ、リダ
ンダンシー技術による不良セルエレメントから予備セル
エレメントへの置き換えは、レーザによるヒューズ切断
方式が用いられている。半導体デバイスの高集積化が進
むにつれて、これらのヒューズの大規模化が進行してい
る。ヒューズ本数の大規模化はヒューズ占有面積の増大
をもたらすことから、ヒューズ占有面積を軽減する技術
が必要とされている。
が進み、特にＤＲＡＭにおいては、ギガビットレベルの
高集積高密度が要求されている。ＤＲＡＭなど半導体メ
モリにおいては、リダンダンシー技術が用いられ、リダ
ンダンシー技術による不良セルエレメントから予備セル
エレメントへの置き換えは、レーザによるヒューズ切断
方式が用いられている。半導体デバイスの高集積化が進
むにつれて、これらのヒューズの大規模化が進行してい
る。ヒューズ本数の大規模化はヒューズ占有面積の増大
をもたらすことから、ヒューズ占有面積を軽減する技術
が必要とされている。
【０００３】従来のヒューズの断面構造を図１０に示
す。半導体基板５０上には層間絶縁膜５１が形成されて
いて、その上部に複数本のヒューズ５２が形成されてい
る。図１０に示されている様に、ヒューズ５２の下層に
は配線や素子等が形成されていない。ヒューズの下層に
配線や素子を形成することが可能であれば、実質的なヒ
ューズの占有面積を低減する事が可能となる。しかしな
がら、現在のヒューズの構造では下層に配線や素子を形
成する事ができない。以下にその理由を示す。
す。半導体基板５０上には層間絶縁膜５１が形成されて
いて、その上部に複数本のヒューズ５２が形成されてい
る。図１０に示されている様に、ヒューズ５２の下層に
は配線や素子等が形成されていない。ヒューズの下層に
配線や素子を形成することが可能であれば、実質的なヒ
ューズの占有面積を低減する事が可能となる。しかしな
がら、現在のヒューズの構造では下層に配線や素子を形
成する事ができない。以下にその理由を示す。
【０００４】リダンダンシー用のヒューズの切断に用い
られているレーザの波長は１３２１ｎｍ若しくは１０４
７ｎｍの赤外レーザであるため、ヒューズ周囲の層間絶
縁膜を透過する。下地の半導体基板に用いられるシリコ
ンの吸収係数は、ヒューズの吸収係数と比較して非常に
小さいために、レーザ光が下地シリコンにまで到達して
も、シリコンに損傷を与えること無く上層のヒューズを
切断することが可能となる。
られているレーザの波長は１３２１ｎｍ若しくは１０４
７ｎｍの赤外レーザであるため、ヒューズ周囲の層間絶
縁膜を透過する。下地の半導体基板に用いられるシリコ
ンの吸収係数は、ヒューズの吸収係数と比較して非常に
小さいために、レーザ光が下地シリコンにまで到達して
も、シリコンに損傷を与えること無く上層のヒューズを
切断することが可能となる。
【０００５】しかしながら、ヒューズの下層にヒューズ
と同程度の吸収係数を持つ金属配線やポリシリコン等の
材料が形成されると、層間絶縁膜を透過したレーザ光が
照射され、これらの下層の材料に損傷を与えること無く
上層のヒューズのみを切断することが不可能となる。
と同程度の吸収係数を持つ金属配線やポリシリコン等の
材料が形成されると、層間絶縁膜を透過したレーザ光が
照射され、これらの下層の材料に損傷を与えること無く
上層のヒューズのみを切断することが不可能となる。
【０００６】以上の理由で、従来のヒューズの下層には
配線や素子を形成することが不可能であった。
配線や素子を形成することが不可能であった。
【０００７】このような課題を解決するようなヒューズ
の下層に配線や素子を形成するヒューズの構造として
は、特開２０００−２４３８４５号公報に示されている
様に、ヒューズ上層にベタ膜状でレーザ吸収層を形成す
る技術がある。
の下層に配線や素子を形成するヒューズの構造として
は、特開２０００−２４３８４５号公報に示されている
様に、ヒューズ上層にベタ膜状でレーザ吸収層を形成す
る技術がある。
【０００８】また、特開平１１−３４０４３４号公報に
示されている様にヒューズの下層にレーザ吸収層を形成
することにより、下層へのレーザ光の進入を遮断し配線
や素子を形成する方法が提案されている。
示されている様にヒューズの下層にレーザ吸収層を形成
することにより、下層へのレーザ光の進入を遮断し配線
や素子を形成する方法が提案されている。
【０００９】さらには、特開２０００−１１４３８２号
公報には、ヒューズ下方にヒューズ切断の際のダメージ
吸収を行うためのダミーパターンを配置して、さらにそ
の下方に配線層を設ける技術が記載されている。
公報には、ヒューズ下方にヒューズ切断の際のダメージ
吸収を行うためのダミーパターンを配置して、さらにそ
の下方に配線層を設ける技術が記載されている。
【００１０】図１１には、従来のメモリセル領域５３、
制御回路５４、ヒューズ領域の配置構成が示される。こ
こで、各ヒューズ５２は一端が制御回路５４のヒューズ
接続部５５に接続配線５６によって接続されている。ま
た、各ヒューズ５２は、溶断部５７と、その端に接続さ
れた制御側接続端５８、及び共通接続端５９からなって
いる。この共通接続端５９には共通信号線６０が接続さ
れて、複数本のヒューズの各共通接続端５９は同一電位
となっている。
制御回路５４、ヒューズ領域の配置構成が示される。こ
こで、各ヒューズ５２は一端が制御回路５４のヒューズ
接続部５５に接続配線５６によって接続されている。ま
た、各ヒューズ５２は、溶断部５７と、その端に接続さ
れた制御側接続端５８、及び共通接続端５９からなって
いる。この共通接続端５９には共通信号線６０が接続さ
れて、複数本のヒューズの各共通接続端５９は同一電位
となっている。
【００１１】ヒューズが形成された領域の周囲には、メ
モリセル領域５３及び制御回路５４から電源ラインや信
号ラインなどの信号線６１がヒューズの形成されている
領域の外延に配置されて、他の回路領域（図示せず）へ
接続されている。
モリセル領域５３及び制御回路５４から電源ラインや信
号ラインなどの信号線６１がヒューズの形成されている
領域の外延に配置されて、他の回路領域（図示せず）へ
接続されている。
【００１２】
【発明が解決しようとする課題】以上のような従来の半
導体装置では、以下の課題が生じる。
導体装置では、以下の課題が生じる。
【００１３】ヒューズの上層にベタ膜状の吸収層を形成
した場合には、レーザ照射により上層の膜とヒューズを
同時に切断する必要が生じるために、高エネルギーのレ
ーザを照射する必要が生じる。高エネルギーのレーザ照
射は、切断するヒューズに隣接した領域への照射損傷を
増大させることから、ヒューズピッチを大きくしなけれ
ばならないといった問題が生じ、ヒューズ占有面積を増
大させてしまう。
した場合には、レーザ照射により上層の膜とヒューズを
同時に切断する必要が生じるために、高エネルギーのレ
ーザを照射する必要が生じる。高エネルギーのレーザ照
射は、切断するヒューズに隣接した領域への照射損傷を
増大させることから、ヒューズピッチを大きくしなけれ
ばならないといった問題が生じ、ヒューズ占有面積を増
大させてしまう。
【００１４】また、ヒューズの下層に吸収層を形成した
場合には、上層のヒューズのみを切断し、下層の吸収膜
には照射損傷を与えないような選択性が必要となる。し
かしながら、下層の吸収膜としてＷ、Ｔｉ、Ｔａ等の高
融点金属膜を用いた場合においても、下層の吸収膜に損
傷を与えること無く、上層のヒューズのみを切断する為
のエネルギーマージンは小さく、歩留まりが向上しない
といった問題が生じる。
場合には、上層のヒューズのみを切断し、下層の吸収膜
には照射損傷を与えないような選択性が必要となる。し
かしながら、下層の吸収膜としてＷ、Ｔｉ、Ｔａ等の高
融点金属膜を用いた場合においても、下層の吸収膜に損
傷を与えること無く、上層のヒューズのみを切断する為
のエネルギーマージンは小さく、歩留まりが向上しない
といった問題が生じる。
【００１５】また、ヒューズ溶断のダミーパターンを用
いる場合には、ヒューズよりもその幅が大きいダミーパ
ターンを用いるために、ヒューズ同士の間隔を狭める妨
げとなっている。さらにダミーパターン自体は信号線や
電源線として用いることができず、さらに下層にそのよ
うな配線を設ける必要があり、製造工程の複雑化を招い
てしまう。
いる場合には、ヒューズよりもその幅が大きいダミーパ
ターンを用いるために、ヒューズ同士の間隔を狭める妨
げとなっている。さらにダミーパターン自体は信号線や
電源線として用いることができず、さらに下層にそのよ
うな配線を設ける必要があり、製造工程の複雑化を招い
てしまう。
【００１６】また、図１０に示されている様に、横１列
に配置されたヒューズは、制御回路５４に接続されてい
る。半導体デバイスの微細化の進行とともに、これら制
御回路５４の微細化も進行しており、制御回路の縮小に
合わせてヒューズの狭ピッチ化が要求されている。
に配置されたヒューズは、制御回路５４に接続されてい
る。半導体デバイスの微細化の進行とともに、これら制
御回路５４の微細化も進行しており、制御回路の縮小に
合わせてヒューズの狭ピッチ化が要求されている。
【００１７】しかしながら、ヒューズの狭ピッチ限界は
照射レーザのビーム径により制限されるため、制御回路
５４の縮小に合わせてヒューズを狭ピッチ化することが
困難となってきている。
照射レーザのビーム径により制限されるため、制御回路
５４の縮小に合わせてヒューズを狭ピッチ化することが
困難となってきている。
【００１８】また、ヒューズの下層には配線を形成する
ことができない為に、電源ラインや信号ラインなどの配
線はヒューズ形成領域を避けている。このために、配線
形成領域が拡大しチップサイズが大きくなり製造コスト
を上昇させるばかりでなく、配線長も長くなるので、電
圧降下や信号の伝達遅延が生じ、消費電力の増加、ある
いは動作速度が遅くなるという問題を生む。
ことができない為に、電源ラインや信号ラインなどの配
線はヒューズ形成領域を避けている。このために、配線
形成領域が拡大しチップサイズが大きくなり製造コスト
を上昇させるばかりでなく、配線長も長くなるので、電
圧降下や信号の伝達遅延が生じ、消費電力の増加、ある
いは動作速度が遅くなるという問題を生む。
【００１９】また、制御回路が高集積化されるに伴い、
ヒューズ領域との接続領域が縮小され、制御回路に接続
できるヒューズ本数が少なくなってしまう課題がある。
ここで、ヒューズはそのレーザの照射径がレーザ照射装
置の制約から小さくすることには限界がある。そのた
め、ヒューズの幅や、ヒューズ間間隔をレーザの照射径
の制約内に収めておく必要から、それらの大きさを縮小
することには限界がある。このため縮小された制御回路
に接続されるヒューズ本数を増やすことは限界がある。
ヒューズ領域との接続領域が縮小され、制御回路に接続
できるヒューズ本数が少なくなってしまう課題がある。
ここで、ヒューズはそのレーザの照射径がレーザ照射装
置の制約から小さくすることには限界がある。そのた
め、ヒューズの幅や、ヒューズ間間隔をレーザの照射径
の制約内に収めておく必要から、それらの大きさを縮小
することには限界がある。このため縮小された制御回路
に接続されるヒューズ本数を増やすことは限界がある。
【００２０】本発明の目的は以上のような従来技術の課
題を解決することにある。
題を解決することにある。
【００２１】特に、本発明の目的は、ヒューズ下方の下
層配線の信頼性を保って、配線領域の小面積化が図られ
た半導体装置を提供することである。
層配線の信頼性を保って、配線領域の小面積化が図られ
た半導体装置を提供することである。
【００２２】さらに本発明の目的は、高集積化された制
御回路に接続されるヒューズ領域を備えた半導体装置を
提供することである。
御回路に接続されるヒューズ領域を備えた半導体装置を
提供することである。
【００２３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、半導体基板と、この半導体基板上
に形成された層間絶縁膜と、この層間絶縁膜の上又は内
部中に形成されたヒューズと、このヒューズ直下で、前
記層間絶縁膜中に形成されて前記ヒューズから絶縁さ
れ、前記ヒューズの幅よりも小さい配線層とを有する半
導体装置である。
に、本発明の特徴は、半導体基板と、この半導体基板上
に形成された層間絶縁膜と、この層間絶縁膜の上又は内
部中に形成されたヒューズと、このヒューズ直下で、前
記層間絶縁膜中に形成されて前記ヒューズから絶縁さ
れ、前記ヒューズの幅よりも小さい配線層とを有する半
導体装置である。
【００２４】また、本発明の別の特徴は、半導体基板
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成されたヒューズと、この
ヒューズ直下で、前記層間絶縁膜中に形成されて前記ヒ
ューズから絶縁され、前記ヒューズの幅よりも小さい複
数本の配線層とを有する半導体装置である。
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成されたヒューズと、この
ヒューズ直下で、前記層間絶縁膜中に形成されて前記ヒ
ューズから絶縁され、前記ヒューズの幅よりも小さい複
数本の配線層とを有する半導体装置である。
【００２５】また、本発明の別の特徴は、半導体基板
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成され、隣接する互いの一
端が接続された第１乃至第ｎヒューズ（ｎは２以上の自
然数）と、この第１乃至第ｎヒューズ直下で、前記層間
絶縁膜中に形成されて前記第１乃至第ｎヒューズから絶
縁され、前記第１乃至第ｎヒューズの幅よりも小さい配
線層とを有する半導体装置である。
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成され、隣接する互いの一
端が接続された第１乃至第ｎヒューズ（ｎは２以上の自
然数）と、この第１乃至第ｎヒューズ直下で、前記層間
絶縁膜中に形成されて前記第１乃至第ｎヒューズから絶
縁され、前記第１乃至第ｎヒューズの幅よりも小さい配
線層とを有する半導体装置である。
【００２６】また、本発明の別の特徴は、半導体基板
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成され、互いに平行に配置
された複数本のヒューズを有する第１ヒューズ列と、前
記層間絶縁膜上又は内部中に形成され、前記第１ヒュー
ズ列のそれぞれのヒューズに１本ずつ接続され、互いに
平行に配置された複数本のヒューズを有する第２ヒュー
ズ列と、前記第１ヒューズ列中の各ヒューズ及び第２ヒ
ューズ列中の各ヒューズ直下で、前記層間絶縁膜中に形
成され、前記第１ヒューズ列中の各ヒューズ及び第２ヒ
ューズ列中の各ヒューズから絶縁され、前記第１ヒュー
ズ列及び第２ヒューズ列中の各ヒューズの幅よりも小さ
い複数本の配線層とを具備する半導体装置である。
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成され、互いに平行に配置
された複数本のヒューズを有する第１ヒューズ列と、前
記層間絶縁膜上又は内部中に形成され、前記第１ヒュー
ズ列のそれぞれのヒューズに１本ずつ接続され、互いに
平行に配置された複数本のヒューズを有する第２ヒュー
ズ列と、前記第１ヒューズ列中の各ヒューズ及び第２ヒ
ューズ列中の各ヒューズ直下で、前記層間絶縁膜中に形
成され、前記第１ヒューズ列中の各ヒューズ及び第２ヒ
ューズ列中の各ヒューズから絶縁され、前記第１ヒュー
ズ列及び第２ヒューズ列中の各ヒューズの幅よりも小さ
い複数本の配線層とを具備する半導体装置である。
【００２７】また、本発明の別の特徴は、半導体基板
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成され、互いに平行に配置
された複数本のヒューズを有し、同一行のヒューズごと
に隣接する互いの一端が接続された第１乃至第ｎヒュー
ズ列（ｎは３以上の自然数）と、前記第１乃至第ｎヒュ
ーズ列中の各ヒューズ直下で、前記層間絶縁膜中に形成
され、前記第１乃至第ｎヒューズ列中の各ヒューズから
絶縁され、前記第１乃至第ｎヒューズ列中の各ヒューズ
の幅よりも小さく形成され、前記第１乃至第ｎヒューズ
列中の各ヒューズの幅よりも小さい複数本の配線層とを
具備する半導体装置である。
と、この半導体基板上に形成された層間絶縁膜と、この
層間絶縁膜上又は内部中に形成され、互いに平行に配置
された複数本のヒューズを有し、同一行のヒューズごと
に隣接する互いの一端が接続された第１乃至第ｎヒュー
ズ列（ｎは３以上の自然数）と、前記第１乃至第ｎヒュ
ーズ列中の各ヒューズ直下で、前記層間絶縁膜中に形成
され、前記第１乃至第ｎヒューズ列中の各ヒューズから
絶縁され、前記第１乃至第ｎヒューズ列中の各ヒューズ
の幅よりも小さく形成され、前記第１乃至第ｎヒューズ
列中の各ヒューズの幅よりも小さい複数本の配線層とを
具備する半導体装置である。
【００２８】
【発明の実施の形態】（第１の実施の形態）本発明にか
かる第１の実施の形態にかかる半導体装置を、図１乃至
図７を用いて説明する。図１は図７の“Ｂ−Ｃ”線上で
の断面図に相当する。
かる第１の実施の形態にかかる半導体装置を、図１乃至
図７を用いて説明する。図１は図７の“Ｂ−Ｃ”線上で
の断面図に相当する。
【００２９】例えばシリコンからなる半導体基板１上に
は、例えば酸化珪素膜等からなる厚さが約２．５μｍの
層間絶縁膜２が形成されている。この層間絶縁膜２中に
は複数本の下層配線３がそれぞれ一定の距離を隔てて互
いに形成されている。層間絶縁膜２内部中にはヒューズ
４が複数本、それぞれ一定の距離を隔てて接近しつつ、
互いに平行に形成されている。なお、ヒューズ４は層間
絶縁膜２上に形成されていて、ヒューズ４の上に窒化シ
リコン膜などから成るパッシベーション膜が形成されて
いてもよい。
は、例えば酸化珪素膜等からなる厚さが約２．５μｍの
層間絶縁膜２が形成されている。この層間絶縁膜２中に
は複数本の下層配線３がそれぞれ一定の距離を隔てて互
いに形成されている。層間絶縁膜２内部中にはヒューズ
４が複数本、それぞれ一定の距離を隔てて接近しつつ、
互いに平行に形成されている。なお、ヒューズ４は層間
絶縁膜２上に形成されていて、ヒューズ４の上に窒化シ
リコン膜などから成るパッシベーション膜が形成されて
いてもよい。
【００３０】ヒューズ４は、図７に示されるように溶断
領域５、制御回路側端部６、共通電位側端部７を有して
いる。ヒューズ４は溶断領域５がレーザを照射されるこ
とにより、熱によりジュール破壊して、溶断される。こ
こで、ヒューズ４の溶断領域５の長さは例えば約５．０
μｍであり、制御回路側端部６、共通電位側端部７での
ヒューズの幅は例えば約２．０μｍである。
領域５、制御回路側端部６、共通電位側端部７を有して
いる。ヒューズ４は溶断領域５がレーザを照射されるこ
とにより、熱によりジュール破壊して、溶断される。こ
こで、ヒューズ４の溶断領域５の長さは例えば約５．０
μｍであり、制御回路側端部６、共通電位側端部７での
ヒューズの幅は例えば約２．０μｍである。
【００３１】図１に示されている様にレーザ照射により
選択的に切断されるヒューズ４の真下には下層配線３が
形成されている。ここで、ヒューズ４の真下とは、ヒュ
ーズ４の下方領域Ａ（一点鎖線で示された領域）に下層
配線が形成されていることをいう。また、この下層配線
３の下方にさらに配線が形成されていてもよい。この図
１では、３本のヒューズ素子４が隣接して平行に形成さ
れた状態が示されているが、ヒューズ素子４はひとつの
ヒューズ領域中に場合により数千本以上形成されること
もある。
選択的に切断されるヒューズ４の真下には下層配線３が
形成されている。ここで、ヒューズ４の真下とは、ヒュ
ーズ４の下方領域Ａ（一点鎖線で示された領域）に下層
配線が形成されていることをいう。また、この下層配線
３の下方にさらに配線が形成されていてもよい。この図
１では、３本のヒューズ素子４が隣接して平行に形成さ
れた状態が示されているが、ヒューズ素子４はひとつの
ヒューズ領域中に場合により数千本以上形成されること
もある。
【００３２】ヒューズ４は、同層に形成されている配線
（図示せず）と同じ材料により形成されており、例え
ば、Ａｌを主成分とするヒューズ及びＣｕを主成分とす
るヒューズの両方の場合で検討を行った。具体的には、
ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉの積層膜、Ａｌ
Ｃｕ／Ｎｂの積層膜、若しくはＣｕ／ＢＭで検討を行っ
た。ここでＡｌＣｕとはＡｌを主成分とするＡｌとＣｕ
の混合体、ＢＭはバリアメタルを示し、例えばＴａＮ、
ＴｉＮ、Ｔｉ、Ｔａ等を単層あるいは積層構造で用い
る。
（図示せず）と同じ材料により形成されており、例え
ば、Ａｌを主成分とするヒューズ及びＣｕを主成分とす
るヒューズの両方の場合で検討を行った。具体的には、
ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉの積層膜、Ａｌ
Ｃｕ／Ｎｂの積層膜、若しくはＣｕ／ＢＭで検討を行っ
た。ここでＡｌＣｕとはＡｌを主成分とするＡｌとＣｕ
の混合体、ＢＭはバリアメタルを示し、例えばＴａＮ、
ＴｉＮ、Ｔｉ、Ｔａ等を単層あるいは積層構造で用い
る。
【００３３】下層に形成された下層配線３の構造も、同
層に形成されている配線と同じ材料で、ＴｉＮ／Ｔｉ／
ＡｌＣｕ／ＴｉＮ／Ｔｉの積層膜、ＡｌＣｕ／Ｎｂの積
層膜、若しくはＣｕ／ＢＭの積層膜、若しくはＷを主成
分とする膜で形成されている。
層に形成されている配線と同じ材料で、ＴｉＮ／Ｔｉ／
ＡｌＣｕ／ＴｉＮ／Ｔｉの積層膜、ＡｌＣｕ／Ｎｂの積
層膜、若しくはＣｕ／ＢＭの積層膜、若しくはＷを主成
分とする膜で形成されている。
【００３４】図１に示された隣接配置されたヒューズ４
同士のピッチＷｐは例えば約２．０μｍとし、ヒューズ
４の幅Ｗｆを例えば約１．０μｍとし、ヒューズ４の膜
厚Ｔｆを例えば約４００ｎｍとした場合のヒューズの切
断形状を図２に示す。図２においては、３本のヒューズ
が示されているが、中央のヒューズ４のみにレーザを照
射している。
同士のピッチＷｐは例えば約２．０μｍとし、ヒューズ
４の幅Ｗｆを例えば約１．０μｍとし、ヒューズ４の膜
厚Ｔｆを例えば約４００ｎｍとした場合のヒューズの切
断形状を図２に示す。図２においては、３本のヒューズ
が示されているが、中央のヒューズ４のみにレーザを照
射している。
【００３５】ここで、ヒューズ４の下層に形成された下
層配線３の幅Ｗｃは例えば約０．５μｍで、その膜厚Ｔ
ｃは例えば約４００ｎｍである。また、用いたレーザの
パルス幅は約５ｎｓｅｃ．〜２０ｎｓｅｃ．であり、ビ
ーム径は約２．０μｍφである。波長は１３２１ｎｍ若
しくは１０４７ｎｍの赤外レーザを例えば使用する。
層配線３の幅Ｗｃは例えば約０．５μｍで、その膜厚Ｔ
ｃは例えば約４００ｎｍである。また、用いたレーザの
パルス幅は約５ｎｓｅｃ．〜２０ｎｓｅｃ．であり、ビ
ーム径は約２．０μｍφである。波長は１３２１ｎｍ若
しくは１０４７ｎｍの赤外レーザを例えば使用する。
【００３６】図２（Ａ）には照射したレーザエネルギー
密度が２．５Ｊ／ｃｍ2の場合のレーザ照射後の断面形
状、図２（Ｂ）には照射したレーザエネルギー密度が５
Ｊ／ｃｍ2の場合のレーザ照射後の断面形状、図２
（Ｃ）には照射したレーザエネルギー密度が１０Ｊ／ｃ
ｍ2の場合のレーザ照射後の断面形状、図２（Ｄ）には
照射したレーザエネルギー密度が１５Ｊ／ｃｍ2の場合
のレーザ照射後の断面形状を示している。
密度が２．５Ｊ／ｃｍ2の場合のレーザ照射後の断面形
状、図２（Ｂ）には照射したレーザエネルギー密度が５
Ｊ／ｃｍ2の場合のレーザ照射後の断面形状、図２
（Ｃ）には照射したレーザエネルギー密度が１０Ｊ／ｃ
ｍ2の場合のレーザ照射後の断面形状、図２（Ｄ）には
照射したレーザエネルギー密度が１５Ｊ／ｃｍ2の場合
のレーザ照射後の断面形状を示している。
【００３７】図２（Ａ）に示されるように、照射された
レーザエネルギー密度が２．５Ｊ／ｃｍ2の場合には、
ヒューズ４は十分に切断できず、層間絶縁膜３上に開口
８下に除去されなかったヒューズ４の残骸が残存してい
る。
レーザエネルギー密度が２．５Ｊ／ｃｍ2の場合には、
ヒューズ４は十分に切断できず、層間絶縁膜３上に開口
８下に除去されなかったヒューズ４の残骸が残存してい
る。
【００３８】図２（Ｂ）に示されるように、照射された
レーザエネルギー密度が５Ｊ／ｃｍ 2の場合、ヒューズ
４の真下に形成された下層配線３に損傷を与えること無
くヒューズ４を切断することが可能である。すなわち、
レーザが照射された開口９中にはヒューズ４は残存して
おらず、層間絶縁膜２が露出している。
レーザエネルギー密度が５Ｊ／ｃｍ 2の場合、ヒューズ
４の真下に形成された下層配線３に損傷を与えること無
くヒューズ４を切断することが可能である。すなわち、
レーザが照射された開口９中にはヒューズ４は残存して
おらず、層間絶縁膜２が露出している。
【００３９】図２（Ｃ）に示されるように、照射された
レーザエネルギー密度が１０Ｊ／ｃｍ2の場合、開口９
の大きさは変化はないが、その開口９下に形成されてい
る下層配線３の上端部には損傷部１０が生じている。こ
のように損傷が生じた状態では配線やヒューズの信頼性
に問題がある。
レーザエネルギー密度が１０Ｊ／ｃｍ2の場合、開口９
の大きさは変化はないが、その開口９下に形成されてい
る下層配線３の上端部には損傷部１０が生じている。こ
のように損傷が生じた状態では配線やヒューズの信頼性
に問題がある。
【００４０】図２（Ｄ）に示されるように、照射された
レーザエネルギー密度が１５Ｊ／ｃｍ2の場合、開口９
の大きさに変化はないが、開口９に隣接する２つのヒュ
ーズ４の開口９に隣接した上端部に損傷部１１が生じて
いる。さらに、開口９下の下層配線３の上端部には、図
２（Ｃ）の場合よりも広範な範囲に渡って損傷部１２が
生じている。このように損傷が生じた状態では配線やヒ
ューズの信頼性に問題がある。
レーザエネルギー密度が１５Ｊ／ｃｍ2の場合、開口９
の大きさに変化はないが、開口９に隣接する２つのヒュ
ーズ４の開口９に隣接した上端部に損傷部１１が生じて
いる。さらに、開口９下の下層配線３の上端部には、図
２（Ｃ）の場合よりも広範な範囲に渡って損傷部１２が
生じている。このように損傷が生じた状態では配線やヒ
ューズの信頼性に問題がある。
【００４１】すなわち、ヒューズ４の真下に下層配線３
を形成した場合には、照射エネルギーが５Ｊ／ｃｍ2の
場合に、下層配線３にレーザ照射による損傷を与えるこ
と無くヒューズ４のみを切断可能であることが分かっ
た。
を形成した場合には、照射エネルギーが５Ｊ／ｃｍ2の
場合に、下層配線３にレーザ照射による損傷を与えるこ
と無くヒューズ４のみを切断可能であることが分かっ
た。
【００４２】なお、この照射エネルギーとヒューズの溶
断状態はヒューズの厚さや材料などの要因により変化す
る。
断状態はヒューズの厚さや材料などの要因により変化す
る。
【００４３】次に、比較の為に、図３に示されたよう
に、隣接するヒューズ４のピッチ間の真下の層間絶縁膜
２中に配線３を形成した場合についても評価を行った。
この図３に示された半導体装置では、図１に示された形
状と異なり、ヒューズ４の真下には下層配線３が形成さ
れていない。図３においては、３本のヒューズが示され
ているが、中央のヒューズ４のみにレーザを照射してい
る。また、用いたレーザのパルス幅、ビーム径、波長は
図２に示されたレーザ照射と同じ条件を使用している。
に、隣接するヒューズ４のピッチ間の真下の層間絶縁膜
２中に配線３を形成した場合についても評価を行った。
この図３に示された半導体装置では、図１に示された形
状と異なり、ヒューズ４の真下には下層配線３が形成さ
れていない。図３においては、３本のヒューズが示され
ているが、中央のヒューズ４のみにレーザを照射してい
る。また、用いたレーザのパルス幅、ビーム径、波長は
図２に示されたレーザ照射と同じ条件を使用している。
【００４４】なお、図３に示された半導体装置では、下
層配線３の配置位置以外は、各構成要素の材料やサイズ
は図１に示された半導体装置と同じとなっている。
層配線３の配置位置以外は、各構成要素の材料やサイズ
は図１に示された半導体装置と同じとなっている。
【００４５】図４（Ａ）には照射したレーザエネルギー
密度が２．５Ｊ／ｃｍ2の場合のレーザ照射後の断面形
状、図４（Ｂ）には照射したレーザエネルギー密度が５
Ｊ／ｃｍ2の場合のレーザ照射後の断面形状、図４
（Ｃ）には照射したレーザエネルギー密度が１０Ｊ／ｃ
ｍ2の場合のレーザ照射後の断面形状、図４（Ｄ）には
照射したレーザエネルギー密度が１５Ｊ／ｃｍ2の場合
のレーザ照射後の断面形状を示している。
密度が２．５Ｊ／ｃｍ2の場合のレーザ照射後の断面形
状、図４（Ｂ）には照射したレーザエネルギー密度が５
Ｊ／ｃｍ2の場合のレーザ照射後の断面形状、図４
（Ｃ）には照射したレーザエネルギー密度が１０Ｊ／ｃ
ｍ2の場合のレーザ照射後の断面形状、図４（Ｄ）には
照射したレーザエネルギー密度が１５Ｊ／ｃｍ2の場合
のレーザ照射後の断面形状を示している。
【００４６】図４（Ａ）に示されるように、照射された
レーザエネルギー密度が２．５Ｊ／ｃｍ2の場合には、
ヒューズ４は十分に切断できず、層間絶縁膜３上に開口
８下に除去されなかったヒューズ４の残骸が残存してい
る。さらに、開口８に近接する２本の下層配線３の上面
には損傷部１５が生じている。
レーザエネルギー密度が２．５Ｊ／ｃｍ2の場合には、
ヒューズ４は十分に切断できず、層間絶縁膜３上に開口
８下に除去されなかったヒューズ４の残骸が残存してい
る。さらに、開口８に近接する２本の下層配線３の上面
には損傷部１５が生じている。
【００４７】図４（Ｂ）に示されるように、照射された
レーザエネルギー密度が５Ｊ／ｃｍ 2の場合、ヒューズ
４が切断される。しかし、切断されたヒューズ４が形成
されていた部分の開口９に近接する２本の下層配線３の
上部には、損傷部１６が生じている。この損傷部１６は
図４（Ａ）において生じた損傷１５よりもその範囲が広
範囲に渡っている。すなわち、下層配線３がヒューズ４
間の下方に形成されている場合には、下層配線３に照射
損傷を与えること無くヒューズ４のみを切断することは
不可能である。このように損傷が生じた状態では配線や
ヒューズの信頼性に問題がある。
レーザエネルギー密度が５Ｊ／ｃｍ 2の場合、ヒューズ
４が切断される。しかし、切断されたヒューズ４が形成
されていた部分の開口９に近接する２本の下層配線３の
上部には、損傷部１６が生じている。この損傷部１６は
図４（Ａ）において生じた損傷１５よりもその範囲が広
範囲に渡っている。すなわち、下層配線３がヒューズ４
間の下方に形成されている場合には、下層配線３に照射
損傷を与えること無くヒューズ４のみを切断することは
不可能である。このように損傷が生じた状態では配線や
ヒューズの信頼性に問題がある。
【００４８】図４（Ｃ）に示されるように、照射された
レーザエネルギー密度が１０Ｊ／ｃｍ2の場合、２本の
下層配線３はブローされて完全に除去される。レーザが
照射されたヒューズ４両端に隣接する２本のヒューズ４
側面までが露出する開口１７が形成されている。この開
口１７は除去された２本の下層配線３部分とその上方に
存在した層間絶縁膜２が除去されて、周囲の層間絶縁膜
２を露出するようにテーパー状に形成されている。この
ように大きな開口１７が生じているのは、照射エネルギ
ーが層間絶縁膜２中を通過し、下層配線３中に吸収され
て、下層配線３を溶融，蒸発させて、蒸気が下層配線３
上方の層間絶縁膜２を吹き飛ばすためである。
レーザエネルギー密度が１０Ｊ／ｃｍ2の場合、２本の
下層配線３はブローされて完全に除去される。レーザが
照射されたヒューズ４両端に隣接する２本のヒューズ４
側面までが露出する開口１７が形成されている。この開
口１７は除去された２本の下層配線３部分とその上方に
存在した層間絶縁膜２が除去されて、周囲の層間絶縁膜
２を露出するようにテーパー状に形成されている。この
ように大きな開口１７が生じているのは、照射エネルギ
ーが層間絶縁膜２中を通過し、下層配線３中に吸収され
て、下層配線３を溶融，蒸発させて、蒸気が下層配線３
上方の層間絶縁膜２を吹き飛ばすためである。
【００４９】図４（Ｄ）に示されるように、照射された
レーザエネルギー密度が１５Ｊ／ｃｍ2の場合、開口１
７の大きさに変化はないが、開口１７に隣接する２つの
ヒューズ４の開口１７に隣接した上端部に損傷部１８が
生じている。
レーザエネルギー密度が１５Ｊ／ｃｍ2の場合、開口１
７の大きさに変化はないが、開口１７に隣接する２つの
ヒューズ４の開口１７に隣接した上端部に損傷部１８が
生じている。
【００５０】上記のように、ヒューズの真下に下層配線
を形成した場合にのみ、下層配線に損傷を与えること無
く、上層のヒューズのみを切断できる。このメカニズム
を以下に説明する。
を形成した場合にのみ、下層配線に損傷を与えること無
く、上層のヒューズのみを切断できる。このメカニズム
を以下に説明する。
【００５１】レーザの照射を開始するとヒューズの温度
が上昇し、ヒューズの蒸発が生じる。しかし、レーザの
照射が終了した時点（照射開始から５ｎｓｅｃ．〜２０
ｎｓｅｃ．経過後）では、蒸発を開始した高密度の金属
蒸気及び溶融層の一部はヒューズが形成されていた場所
やその上方空間にとどまっており、ヒューズ下部へのレ
ーザの侵入を遮蔽している。
が上昇し、ヒューズの蒸発が生じる。しかし、レーザの
照射が終了した時点（照射開始から５ｎｓｅｃ．〜２０
ｎｓｅｃ．経過後）では、蒸発を開始した高密度の金属
蒸気及び溶融層の一部はヒューズが形成されていた場所
やその上方空間にとどまっており、ヒューズ下部へのレ
ーザの侵入を遮蔽している。
【００５２】その結果、照射されたレーザ光は、下層に
形成されている下層配線には照射されない。高い熱エネ
ルギーを得たヒューズを形成していた蒸気はレーザの照
射が終了してから勢い良く飛び出し、上層の絶縁膜を吹
き飛ばして外部環境に放出される。
形成されている下層配線には照射されない。高い熱エネ
ルギーを得たヒューズを形成していた蒸気はレーザの照
射が終了してから勢い良く飛び出し、上層の絶縁膜を吹
き飛ばして外部環境に放出される。
【００５３】以上のように、ヒューズがレーザ光の照射
により蒸発しても、その蒸気がヒューズを形成していた
場所にとどまっている間にレーザ照射を終了するような
短パルスのレーザを用いることにより、ヒューズ下部に
形成された配線に損傷を与えること無くヒューズを切断
することが可能となる。
により蒸発しても、その蒸気がヒューズを形成していた
場所にとどまっている間にレーザ照射を終了するような
短パルスのレーザを用いることにより、ヒューズ下部に
形成された配線に損傷を与えること無くヒューズを切断
することが可能となる。
【００５４】次にレーザ光の回折現象について図５を用
いて説明する。層間絶縁膜２表面に与えられる照射レー
ザのエネルギー分布が図５中の層間絶縁膜２上に描かれ
ている。このエネルギー分布の横方向が図５の左右方向
の座標に対応し、上下方向はエネルギー量の大小に対応
している。すなわち、レーザが照射される中央のヒュー
ズ４上では、最も照射エネルギー量が大きくなってい
る。またレーザが照射される中央のヒューズから左右方
向に離れるに従って、照射エネルギーは徐々に減少して
いる。
いて説明する。層間絶縁膜２表面に与えられる照射レー
ザのエネルギー分布が図５中の層間絶縁膜２上に描かれ
ている。このエネルギー分布の横方向が図５の左右方向
の座標に対応し、上下方向はエネルギー量の大小に対応
している。すなわち、レーザが照射される中央のヒュー
ズ４上では、最も照射エネルギー量が大きくなってい
る。またレーザが照射される中央のヒューズから左右方
向に離れるに従って、照射エネルギーは徐々に減少して
いる。
【００５５】図５中には、中央のヒューズ４と左側のヒ
ューズ４との間の下層配線３の上面付近での深さ位置に
おける層間絶縁膜中の照射エネルギー分布が、透過レー
ザのエネルギー分布として示されている。この分布にお
いても、横方向が図５の左右方向の座標に対応し、上下
方向はエネルギー量の大小に対応している。すなわち、
レーザが照射される中央のヒューズ４と左側のヒューズ
４の真中付近では、最も照射エネルギー量が大きくなっ
ている。またその最大エネルギーの位置から左右方向に
離れるに従って、照射エネルギーは徐々に減少してい
る。このように下層配線３へ伝播する照射レーザのエネ
ルギーは、下層配線３の位置に依存して小さくなってい
る。
ューズ４との間の下層配線３の上面付近での深さ位置に
おける層間絶縁膜中の照射エネルギー分布が、透過レー
ザのエネルギー分布として示されている。この分布にお
いても、横方向が図５の左右方向の座標に対応し、上下
方向はエネルギー量の大小に対応している。すなわち、
レーザが照射される中央のヒューズ４と左側のヒューズ
４の真中付近では、最も照射エネルギー量が大きくなっ
ている。またその最大エネルギーの位置から左右方向に
離れるに従って、照射エネルギーは徐々に減少してい
る。このように下層配線３へ伝播する照射レーザのエネ
ルギーは、下層配線３の位置に依存して小さくなってい
る。
【００５６】ここで、本実施の形態で用いたレーザの波
長は１３２１ｎｍであり、ヒューズの幅１．０μｍと同
程度の波長を持つ。このような場合には、ヒューズによ
りレーザ光が遮蔽されても、その下部ではレーザが回折
する。
長は１３２１ｎｍであり、ヒューズの幅１．０μｍと同
程度の波長を持つ。このような場合には、ヒューズによ
りレーザ光が遮蔽されても、その下部ではレーザが回折
する。
【００５７】レーザ回折の幅θは次式数１で与えられ
る。
る。
【００５８】
【数１】 ここで、λはレーザ光の波長であり、Ｗｆはヒューズの
幅であり、ｎは層間絶縁膜の屈折率である。
幅であり、ｎは層間絶縁膜の屈折率である。
【００５９】下層配線の幅Ｗｃを上層のヒューズ幅Ｗｆ
を用いて、次式の数２を満たす幅に設定することによ
り、下層配線へのレーザ光の照射をほぼ抑制することが
可能となる。
を用いて、次式の数２を満たす幅に設定することによ
り、下層配線へのレーザ光の照射をほぼ抑制することが
可能となる。
【００６０】
【数２】Ｗｃ ≦Ｗｆ―２ｔａｎθ 次に、図６を用いてヒューズ幅が１．０μｍの場合に下
層配線に損傷を与えることなくヒューズを切断する確率
について説明する。図６において、横軸にはレーザ照射
のエネルギー密度を表し、縦軸には歩留まりを％で表
す。ここで歩留まりとは、下層配線に損傷を与えること
無く上層のヒューズを切断できる確率のことである。
層配線に損傷を与えることなくヒューズを切断する確率
について説明する。図６において、横軸にはレーザ照射
のエネルギー密度を表し、縦軸には歩留まりを％で表
す。ここで歩留まりとは、下層配線に損傷を与えること
無く上層のヒューズを切断できる確率のことである。
【００６１】すなわち、図６（Ａ）に示されるように下
層配線幅が０．５μｍの場合、レーザのエネルギー密度
が約４Ｊ／ｃｍ2から約７Ｊ／ｃｍ2の範囲でヒューズを
切断した場合、歩留り１００％で、下層配線に損傷を与
えることなく、ヒューズを切断することができる。
層配線幅が０．５μｍの場合、レーザのエネルギー密度
が約４Ｊ／ｃｍ2から約７Ｊ／ｃｍ2の範囲でヒューズを
切断した場合、歩留り１００％で、下層配線に損傷を与
えることなく、ヒューズを切断することができる。
【００６２】また、図６（Ｂ）に示されるように下層配
線幅が１．０μｍの場合、レーザのエネルギー密度が約
４Ｊ／ｃｍ2から約５．５Ｊ／ｃｍ2の範囲でヒューズを
切断した場合、歩留り１００％で、下層配線に損傷を与
えることなく、上部ヒューズを切断することができる。
線幅が１．０μｍの場合、レーザのエネルギー密度が約
４Ｊ／ｃｍ2から約５．５Ｊ／ｃｍ2の範囲でヒューズを
切断した場合、歩留り１００％で、下層配線に損傷を与
えることなく、上部ヒューズを切断することができる。
【００６３】このように図６より、下層配線の配線幅が
０．５μｍの場合の方がその幅が１．０μｍの場合より
も歩留まり１００％が得られるエネルギー照射密度の幅
が広いことが分かる。
０．５μｍの場合の方がその幅が１．０μｍの場合より
も歩留まり１００％が得られるエネルギー照射密度の幅
が広いことが分かる。
【００６４】配線幅が１．０μｍの場合の方が０．５μ
ｍの場合よりも歩留まりが悪いのは、数１に表されるレ
ーザ光の回折に起因する。従って、下層配線の幅は、数
２の式を満たす構造にする方が歩留まりを向上すること
ができる。下層配線の幅が１．０μｍの場合には、上層
のヒューズにより回折した光が照射されるのに対し、下
層配線の幅が０．５μｍの場合では数２を満たし、レー
ザ光をほぼ遮蔽することができる。
ｍの場合よりも歩留まりが悪いのは、数１に表されるレ
ーザ光の回折に起因する。従って、下層配線の幅は、数
２の式を満たす構造にする方が歩留まりを向上すること
ができる。下層配線の幅が１．０μｍの場合には、上層
のヒューズにより回折した光が照射されるのに対し、下
層配線の幅が０．５μｍの場合では数２を満たし、レー
ザ光をほぼ遮蔽することができる。
【００６５】次に、図１に示された本実施の形態の半導
体装置の平面図を表す図７を用いて平面構造を説明す
る。ここでは、メモリセル領域１８、制御回路２１が複
数本のヒューズ４が形成された領域の付近に配置されて
いる。ヒューズ４は、その制御回路側端部６がヒューズ
配線２３を介して制御回路２１の接続端子部２２に接続
されている。この複数本のヒューズ４の共通電位側端部
７は共通電位線２４に接続されていて、同電位が与えら
れている。
体装置の平面図を表す図７を用いて平面構造を説明す
る。ここでは、メモリセル領域１８、制御回路２１が複
数本のヒューズ４が形成された領域の付近に配置されて
いる。ヒューズ４は、その制御回路側端部６がヒューズ
配線２３を介して制御回路２１の接続端子部２２に接続
されている。この複数本のヒューズ４の共通電位側端部
７は共通電位線２４に接続されていて、同電位が与えら
れている。
【００６６】各ヒューズのうち、あるヒューズ４におい
ては、その下方にメモリセル領域２０に一端が接続され
たメモリ信号下層配線２５が形成されている。さらに他
のヒューズ４においては、その下方に制御回路２１に一
端が接続された制御信号下層配線２６が形成されてい
る。これら、メモリ信号下層配線２５及び制御信号下層
配線２６は電源ラインや信号ラインとして使用される。
ては、その下方にメモリセル領域２０に一端が接続され
たメモリ信号下層配線２５が形成されている。さらに他
のヒューズ４においては、その下方に制御回路２１に一
端が接続された制御信号下層配線２６が形成されてい
る。これら、メモリ信号下層配線２５及び制御信号下層
配線２６は電源ラインや信号ラインとして使用される。
【００６７】本実施の形態によれば、レーザ照射により
下層配線に損傷が与えられること無く、上部のヒューズ
のみを切断することが可能となる。
下層配線に損傷が与えられること無く、上部のヒューズ
のみを切断することが可能となる。
【００６８】そのため、信頼性を保った下層配線をヒュ
ーズの真下に形成することが可能となり、下層配線によ
り配線領域の小面積化が図られた半導体装置を提供でき
る。また、下層ヒューズの幅を特定範囲とすることによ
り、下層配線へのレーザ照射をほぼ抑制し、歩留まりを
向上することが可能となる。
ーズの真下に形成することが可能となり、下層配線によ
り配線領域の小面積化が図られた半導体装置を提供でき
る。また、下層ヒューズの幅を特定範囲とすることによ
り、下層配線へのレーザ照射をほぼ抑制し、歩留まりを
向上することが可能となる。
【００６９】図７に示した様に、ヒューズの下層に電源
ラインや信号ラインを形成することにより、電源ライン
や信号ラインの長さを短縮できる。このため、チップサ
イズを小さくするとともに、電源ラインや信号ラインに
おける電圧降下の程度が抑制され、消費電力を低減し、
さらに動作速度も向上することが可能となる。
ラインや信号ラインを形成することにより、電源ライン
や信号ラインの長さを短縮できる。このため、チップサ
イズを小さくするとともに、電源ラインや信号ラインに
おける電圧降下の程度が抑制され、消費電力を低減し、
さらに動作速度も向上することが可能となる。
【００７０】本実施の形態は特に信号本数が多く、かつ
ヒューズが存在するメモリ混載論理ＬＳＩなどの半導体
装置に適用するとその面積縮小効果が顕著である （第１の実施の形態の変形例）図８に示されるように本
変形例においては、ひとつのヒューズ４下方に複数本の
下層配線として第１下層配線３０及び第２下層配線３１
が形成されている。この場合においても第１の実施の形
態同様、ヒューズ下の領域Ａ内に各下層配線３０，３１
は形成されている。この例では、一つのヒューズ下に２
本の下層配線３０，３１が形成されているが、さらに多
数の下層配線が形成されていてもよい。
ヒューズが存在するメモリ混載論理ＬＳＩなどの半導体
装置に適用するとその面積縮小効果が顕著である （第１の実施の形態の変形例）図８に示されるように本
変形例においては、ひとつのヒューズ４下方に複数本の
下層配線として第１下層配線３０及び第２下層配線３１
が形成されている。この場合においても第１の実施の形
態同様、ヒューズ下の領域Ａ内に各下層配線３０，３１
は形成されている。この例では、一つのヒューズ下に２
本の下層配線３０，３１が形成されているが、さらに多
数の下層配線が形成されていてもよい。
【００７１】このように、一つのヒューズ下に複数本の
下層配線を設けることで、ヒューズ本数よりも電源線や
信号線の本数が多い場合であっても、ヒューズ領域を迂
回して電源線や信号線の配置領域を設ける必要がなくな
る。このため、半導体装置のより一層の高集積化を図る
ことができる。
下層配線を設けることで、ヒューズ本数よりも電源線や
信号線の本数が多い場合であっても、ヒューズ領域を迂
回して電源線や信号線の配置領域を設ける必要がなくな
る。このため、半導体装置のより一層の高集積化を図る
ことができる。
【００７２】また、この下層配線３０，３１の下方にさ
らに配線が形成されていてもよい。
らに配線が形成されていてもよい。
【００７３】（第２の実施の形態）本発明にかかる第２
の実施の形態にかかる半導体装置を、図９を用いて説明
する。
の実施の形態にかかる半導体装置を、図９を用いて説明
する。
【００７４】図９に示される様に、制御回路３５の横方
向の幅が縮小されて配置されている。このため、制御回
路３５の接続端子部３６の左右方向の長さも図７に示さ
れる構造よりも縮小されている。この制御回路３５に２
列で構成されたヒューズが接続されている。すなわち、
制御回路側端部６が接続端子３６に接続された複数本の
第１ヒューズ列３７が設けられている。この第１ヒュー
ズ列３７中の各ヒューズはそれぞれ互いに平行に一定距
離を隔てて平行方向に配置されている。
向の幅が縮小されて配置されている。このため、制御回
路３５の接続端子部３６の左右方向の長さも図７に示さ
れる構造よりも縮小されている。この制御回路３５に２
列で構成されたヒューズが接続されている。すなわち、
制御回路側端部６が接続端子３６に接続された複数本の
第１ヒューズ列３７が設けられている。この第１ヒュー
ズ列３７中の各ヒューズはそれぞれ互いに平行に一定距
離を隔てて平行方向に配置されている。
【００７５】この第１ヒューズ列３７中の各ヒューズの
他端は共通端部３８となっていて、各ヒューズの長手方
向に直交する方向に配置された共通電位線３９に接続さ
れていて、各ヒューズの共通端部３８は同一電位が与え
られる。この共通電位線３９は、半導体基板中のウエル
などの配線によって形成されている。
他端は共通端部３８となっていて、各ヒューズの長手方
向に直交する方向に配置された共通電位線３９に接続さ
れていて、各ヒューズの共通端部３８は同一電位が与え
られる。この共通電位線３９は、半導体基板中のウエル
などの配線によって形成されている。
【００７６】第１ヒューズ列３７の共通端部３８は、第
２ヒューズ列４０の溶断部５が接続されている。この第
２ヒューズ列４０は第１ヒューズ列３７中の各ヒューズ
に対応して１対１で設けられている。この第２ヒューズ
列４０中の各ヒューズはそれぞれ互いに平行に一定距離
を隔てて行方向に配置されている。第２ヒューズ列の各
ヒューズの接続端部４１には、図１で示されたようなヒ
ューズ下方に配置された下層配線で構成された第１下層
配線４２が接続されていて、この第１下層配線４２は制
御回路３５の接続端子部３６に接続されている。
２ヒューズ列４０の溶断部５が接続されている。この第
２ヒューズ列４０は第１ヒューズ列３７中の各ヒューズ
に対応して１対１で設けられている。この第２ヒューズ
列４０中の各ヒューズはそれぞれ互いに平行に一定距離
を隔てて行方向に配置されている。第２ヒューズ列の各
ヒューズの接続端部４１には、図１で示されたようなヒ
ューズ下方に配置された下層配線で構成された第１下層
配線４２が接続されていて、この第１下層配線４２は制
御回路３５の接続端子部３６に接続されている。
【００７７】また、第１ヒューズ列３７の各ヒューズの
制御側端子部６にはヒューズよりも下層に配置された下
層配線で構成された第２下層配線４３が接続されてい
る。この第２下層配線４３は制御回路３５の接続端子部
３６に接続されている。
制御側端子部６にはヒューズよりも下層に配置された下
層配線で構成された第２下層配線４３が接続されてい
る。この第２下層配線４３は制御回路３５の接続端子部
３６に接続されている。
【００７８】なお、制御回路とこの制御回路に隣接した
第１ヒューズ列とを接続する手段としては、下層配線に
限られるものではなく、ヒューズと同層の配線を用いて
もよい。さらに、この図においては、メモリ部は図示が
省略されているが、図１１に示されるように制御回路及
びヒューズ領域の側面を迂回して形成することができ
る。
第１ヒューズ列とを接続する手段としては、下層配線に
限られるものではなく、ヒューズと同層の配線を用いて
もよい。さらに、この図においては、メモリ部は図示が
省略されているが、図１１に示されるように制御回路及
びヒューズ領域の側面を迂回して形成することができ
る。
【００７９】さらに、３列、４列、・・・、ｎ列（ｎは
自然数）とヒューズ列を増やすことで、より微細化が進
行した制御回路に対応することも可能となる。すなわ
ち、ヒューズ列を増やすごとに隣接しているそれぞれの
列の接続端には、ヒューズの長手方向と直交するヒュー
ズと同層の信号線が接続されて、平行する同一列のヒュ
ーズの一端はすべて同じ電位が与えられる。さらに制御
回路から最も離間したヒューズ列の最遠端には各ヒュー
ズ列の下を通過する下層配線が接続される。
自然数）とヒューズ列を増やすことで、より微細化が進
行した制御回路に対応することも可能となる。すなわ
ち、ヒューズ列を増やすごとに隣接しているそれぞれの
列の接続端には、ヒューズの長手方向と直交するヒュー
ズと同層の信号線が接続されて、平行する同一列のヒュ
ーズの一端はすべて同じ電位が与えられる。さらに制御
回路から最も離間したヒューズ列の最遠端には各ヒュー
ズ列の下を通過する下層配線が接続される。
【００８０】また図７に示される形態と図９に示される
形態とを組み合わせて一つの半導体装置に搭載すること
もできる。すなわち、あるヒューズ領域は図１１に示さ
れる構成とし、他のヒューズ領域は図１２に示される構
成とすることができる。
形態とを組み合わせて一つの半導体装置に搭載すること
もできる。すなわち、あるヒューズ領域は図１１に示さ
れる構成とし、他のヒューズ領域は図１２に示される構
成とすることができる。
【００８１】ここで、制御回路は素子の微細化によりそ
の素子面積が縮小されているが、ヒューズ領域の面積は
レーザの照射エネルギーの幅を狭くできない制約のため
にヒューズ幅やヒューズ間間隔を縮小できない。そのよ
うな状況下において、縦にヒューズを直列接続すること
で、レーザの照射エネルギーの幅を狭くできない制約を
満たしながら、縮小した接続端子領域の長さに対応させ
て必要な本数のヒューズを有するヒューズ領域を形成で
きる。すなわち、制御回路の縮小化によって、そのヒュ
ーズ領域への接続端子領域の長さが縮小しても、本実施
の形態はその縮小した接続端子領域の長さに対応させて
必要な本数のヒューズを有するヒューズ領域を形成でき
る。
の素子面積が縮小されているが、ヒューズ領域の面積は
レーザの照射エネルギーの幅を狭くできない制約のため
にヒューズ幅やヒューズ間間隔を縮小できない。そのよ
うな状況下において、縦にヒューズを直列接続すること
で、レーザの照射エネルギーの幅を狭くできない制約を
満たしながら、縮小した接続端子領域の長さに対応させ
て必要な本数のヒューズを有するヒューズ領域を形成で
きる。すなわち、制御回路の縮小化によって、そのヒュ
ーズ領域への接続端子領域の長さが縮小しても、本実施
の形態はその縮小した接続端子領域の長さに対応させて
必要な本数のヒューズを有するヒューズ領域を形成でき
る。
【００８２】このように必要とされるヒューズ本数と制
御回路中に接続端子領域の長さとを考慮して、ヒューズ
の直列接続される列数が選択的に設定される。
御回路中に接続端子領域の長さとを考慮して、ヒューズ
の直列接続される列数が選択的に設定される。
【００８３】このように、ヒューズピッチを変化させる
ことなく、制御回路に接続するピッチをヒューズピッチ
の半分にまで対応することが可能となる。
ことなく、制御回路に接続するピッチをヒューズピッチ
の半分にまで対応することが可能となる。
【００８４】こうして、半導体デバイスの微細化の進行
とともに、制御回路の微細化が進行して、制御回路の縮
小に合わせて、ヒューズピッチを変えること無く制御回
路の微細化に対応したヒューズ構造を持った半導体装置
を提供できる。
とともに、制御回路の微細化が進行して、制御回路の縮
小に合わせて、ヒューズピッチを変えること無く制御回
路の微細化に対応したヒューズ構造を持った半導体装置
を提供できる。
【００８５】また、図９中のヒューズ占有面積と制御回
路面積の和で定義されるリダンダンシー回路の占有面積
を低減できる。
路面積の和で定義されるリダンダンシー回路の占有面積
を低減できる。
【００８６】本実施の形態は特にヒューズ本数の多いＤ
ＲＡＭなどの半導体記憶装置に適用すると、その面積縮
小効果が顕著である。
ＲＡＭなどの半導体記憶装置に適用すると、その面積縮
小効果が顕著である。
【００８７】
【発明の効果】本発明によれば、ヒューズ下方の下層配
線の信頼性を保って、配線領域の小面積化が図られた半
導体装置を提供することができる。
線の信頼性を保って、配線領域の小面積化が図られた半
導体装置を提供することができる。
【００８８】さらに本発明によれば、高集積化された制
御回路に接続されるヒューズ領域を備えた半導体装置を
提供できる。
御回路に接続されるヒューズ領域を備えた半導体装置を
提供できる。
【図１】 本発明の第１の実施の形態に係る半導体装置
の断面図。
の断面図。
【図２】 （Ａ）は、本発明の第１の実施の形態に係る
半導体装置のレーザ照射エネルギーが２．５Ｊ／ｃｍ2
の場合の断面図であり、（Ｂ）は、本発明の第１の実施
の形態に係る半導体装置のレーザ照射エネルギーが５Ｊ
／ｃｍ2の場合の断面図であり、（Ｃ）は、本発明の第
１の実施の形態に係る半導体装置のレーザ照射エネルギ
ーが１０Ｊ／ｃｍ2の場合の断面図であり、（Ｄ）は、
本発明の第１の実施の形態に係る半導体装置のレーザ照
射エネルギーが１５Ｊ／ｃｍ2の場合の断面図である。
半導体装置のレーザ照射エネルギーが２．５Ｊ／ｃｍ2
の場合の断面図であり、（Ｂ）は、本発明の第１の実施
の形態に係る半導体装置のレーザ照射エネルギーが５Ｊ
／ｃｍ2の場合の断面図であり、（Ｃ）は、本発明の第
１の実施の形態に係る半導体装置のレーザ照射エネルギ
ーが１０Ｊ／ｃｍ2の場合の断面図であり、（Ｄ）は、
本発明の第１の実施の形態に係る半導体装置のレーザ照
射エネルギーが１５Ｊ／ｃｍ2の場合の断面図である。
【図３】 本発明の第１の実施の形態に係る半導体装置
の比較例を示す断面図。
の比較例を示す断面図。
【図４】 （Ａ）は、本発明の第１の実施の形態に係る
半導体装置の比較例のレーザ照射エネルギーが２．５Ｊ
／ｃｍ2の場合の断面図であり、（Ｂ）は、本発明の第
１の実施の形態に係る半導体装置の比較例のレーザ照射
エネルギーが５Ｊ／ｃｍ2の場合の断面図であり、
（Ｃ）は、本発明の第１の実施の形態に係る半導体装置
の比較例のレーザ照射エネルギーが１０Ｊ／ｃｍ2の場
合の断面図であり、（Ｄ）は、本発明の第１の実施の形
態に係る半導体装置の比較例のレーザ照射エネルギーが
１５Ｊ／ｃｍ2の場合の断面図である。
半導体装置の比較例のレーザ照射エネルギーが２．５Ｊ
／ｃｍ2の場合の断面図であり、（Ｂ）は、本発明の第
１の実施の形態に係る半導体装置の比較例のレーザ照射
エネルギーが５Ｊ／ｃｍ2の場合の断面図であり、
（Ｃ）は、本発明の第１の実施の形態に係る半導体装置
の比較例のレーザ照射エネルギーが１０Ｊ／ｃｍ2の場
合の断面図であり、（Ｄ）は、本発明の第１の実施の形
態に係る半導体装置の比較例のレーザ照射エネルギーが
１５Ｊ／ｃｍ2の場合の断面図である。
【図５】 本発明の第１の実施の形態に係る半導体装置
の回折現象を説明する断面図。
の回折現象を説明する断面図。
【図６】 （Ａ）は、本発明の第１の実施の形態に係る
半導体装置において、下層配線層幅が０．５μｍにおけ
るレーザエネルギーと歩留まりの関係を示す図であり、
（Ｂ）は、本発明の第１の実施の形態に係る半導体装置
において、下層配線層幅が１．０μｍにおけるレーザエ
ネルギーと歩留まりの関係を示す図である。
半導体装置において、下層配線層幅が０．５μｍにおけ
るレーザエネルギーと歩留まりの関係を示す図であり、
（Ｂ）は、本発明の第１の実施の形態に係る半導体装置
において、下層配線層幅が１．０μｍにおけるレーザエ
ネルギーと歩留まりの関係を示す図である。
【図７】 本発明の第１の実施の形態に係る半導体装置
の平面図である。
の平面図である。
【図８】 本発明の第１の実施の形態の変形例を表す断
面図。
面図。
【図９】 本発明の第２の実施の形態に係る半導体装置
の平面図。
の平面図。
【図１０】 従来の半導体装置の断面図。
【図１１】 従来の半導体装置の平面図。
１ 半導体基板 ２ 層間絶縁膜 ３ 下層配線 ４ ヒューズ ８、９、１７ 開口 １０、１１、１２、１５、１６、１８ 損傷部 ２０ メモリセル領域 ２１，３５ 制御回路 ２２，３６ 接続端子部 ２３ ヒューズ配線 ２４，３９ 共通電位線 ２５ メモリ信号下層配線 ２６ 制御信号下層配線 ３０、４２ 第１下層配線 ３１、４３ 第２下層配線 ３７ 第１ヒューズ列 ３８ 共通接続部 ４０ 第２ヒューズ列 ４１ 接続端部
Claims (12)
- 【請求項１】半導体基板と、 この半導体基板上に形成された層間絶縁膜と、 この層間絶縁膜の上又は内部中に形成されたヒューズ
と、 このヒューズ直下で、前記層間絶縁膜中に形成されて前
記ヒューズから絶縁され、前記ヒューズの幅よりも小さ
い配線層とを有することを特徴とする半導体装置。 - 【請求項２】前記配線層は前記ヒューズと接続されてい
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記ヒューズは複数本存在し、前記配線層
はこの複数のヒューズごとに１対１で設けられているこ
とを特徴とする請求項１又は２いずれか１項記載の半導
体装置。 - 【請求項４】半導体基板と、 この半導体基板上に形成された層間絶縁膜と、 この層間絶縁膜上又は内部中に形成されたヒューズと、 このヒューズ直下で、前記層間絶縁膜中に形成されて前
記ヒューズから絶縁され、前記ヒューズの幅よりも小さ
い複数本の配線層とを有することを特徴とする半導体装
置。 - 【請求項５】半導体基板と、 この半導体基板上に形成された層間絶縁膜と、 この層間絶縁膜上又は内部中に形成され、隣接する互い
の一端が接続された第１乃至第ｎヒューズ（ｎは２以上
の自然数）と、 この第１乃至第ｎヒューズ直下で、前記層間絶縁膜中に
形成されて前記第１乃至第ｎヒューズから絶縁され、前
記第１乃至第ｎヒューズの幅よりも小さい配線層とを有
することを特徴とする半導体装置。 - 【請求項６】半導体基板と、 この半導体基板上に形成された層間絶縁膜と、 この層間絶縁膜上又は内部中に形成され、互いに平行に
配置された複数本のヒューズを有する第１ヒューズ列
と、 前記層間絶縁膜上又は内部中に形成され、前記第１ヒュ
ーズ列のそれぞれのヒューズに１本ずつ接続され、互い
に平行に配置された複数本のヒューズを有する第２ヒュ
ーズ列と、 前記第１ヒューズ列中の各ヒューズ及び第２ヒューズ列
中の各ヒューズ直下で、前記層間絶縁膜中に形成され、
前記第１ヒューズ列中の各ヒューズ及び第２ヒューズ列
中の各ヒューズから絶縁され、前記第１ヒューズ列及び
第２ヒューズ列中の各ヒューズの幅よりも小さい複数本
の配線層とを具備することを特徴とする半導体装置。 - 【請求項７】半導体基板と、 この半導体基板上に形成された層間絶縁膜と、 この層間絶縁膜上又は内部中に形成され、互いに平行に
配置された複数本のヒューズを有し、同一行のヒューズ
ごとに隣接する互いの一端が接続された第１乃至第ｎヒ
ューズ列（ｎは３以上の自然数）と、 前記第１乃至第ｎヒューズ列中の各ヒューズ直下で、前
記層間絶縁膜中に形成され、前記第１乃至第ｎヒューズ
列中の各ヒューズから絶縁され、前記第１乃至第ｎヒュ
ーズ列中の各ヒューズの幅よりも小さく形成され、前記
第１乃至第ｎヒューズ列中の各ヒューズの幅よりも小さ
い複数本の配線層とを具備することを特徴とする半導体
装置。 - 【請求項８】前記第１乃至第ｎヒューズ列において、同
一行の隣接する互いの一端が接続されたヒューズの接続
点に電位を供給し、前記第１乃至第ｎヒューズ列の長手
方向に直交する方向に配置された信号線をさらに有する
ことを特徴とする請求項７記載の半導体装置。 - 【請求項９】前記配線層に接続された制御回路をさらに
有することを特徴とする請求項１乃至８いずれか１項記
載の半導体装置。 - 【請求項１０】前記ヒューズ列の一端に隣接配置された
制御回路と、この制御回路と前記ヒューズ列とを接続す
る前記ヒューズ列よりも下層に形成されたヒューズ接続
配線とをさらに備え、前記配線層は前記制御回路から最
も離間した前記ヒューズ列の一端に接続されていること
を特徴とする請求項６乃至８いずれか１項記載の半導体
装置。 - 【請求項１１】前記配線層は、電源ライン又は信号ライ
ンであることを特徴とする請求項１乃至１０いずれか１
項記載の半導体装置。 - 【請求項１２】前記ヒューズはレーザ照射により選択的
に切断されるものであり、前記ヒューズの幅をＷｆと
し、前記ヒューズの下方に形成された配線の幅をＷｃと
し、ヒューズ切断に用いられるレーザ光の波長をλと
し、前記層間絶縁膜の屈折率をｎとすると、レーザ回折
の幅θは、λをｎとＷｆとの積の２倍で除した値であ
り、ＷｃはＷｆから２倍の２ｔａｎ θを減じた値より
も小さい若くは等しいことを特徴とする請求項１乃至１
１いずれか１項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001177007A JP4225708B2 (ja) | 2001-06-12 | 2001-06-12 | 半導体装置 |
| US10/165,982 US7061070B2 (en) | 2001-06-12 | 2002-06-11 | Semiconductor device with fuse arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001177007A JP4225708B2 (ja) | 2001-06-12 | 2001-06-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368094A true JP2002368094A (ja) | 2002-12-20 |
| JP4225708B2 JP4225708B2 (ja) | 2009-02-18 |
Family
ID=19017918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001177007A Expired - Fee Related JP4225708B2 (ja) | 2001-06-12 | 2001-06-12 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7061070B2 (ja) |
| JP (1) | JP4225708B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361967B2 (en) | 2004-02-12 | 2008-04-22 | Nec Electronics Corporation | Semiconductor device with fuse wires and connection wires |
| US7888770B2 (en) | 2006-08-11 | 2011-02-15 | Samsung Electronics Co., Ltd. | Fuse box for semiconductor device and method of forming same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004104012A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
| JP4364515B2 (ja) * | 2003-01-09 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | ヒューズレイアウト，及びトリミング方法 |
| JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
| US7629234B2 (en) * | 2004-06-18 | 2009-12-08 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling |
| JP2006351663A (ja) * | 2005-06-14 | 2006-12-28 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JP4903015B2 (ja) * | 2006-06-06 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法 |
| KR100752662B1 (ko) * | 2006-06-12 | 2007-08-29 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 |
| US11451014B2 (en) | 2019-05-07 | 2022-09-20 | Johnson Controls Tyco IP Holdings LLP | Fuse bank for HVAC systems |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
| US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| JP4363679B2 (ja) * | 1997-06-27 | 2009-11-11 | 聯華電子股▲ふん▼有限公司 | 半導体装置の製造方法 |
| JP3347057B2 (ja) | 1998-05-22 | 2002-11-20 | 株式会社東芝 | 半導体装置 |
| US5949323A (en) * | 1998-06-30 | 1999-09-07 | Clear Logic, Inc. | Non-uniform width configurable fuse structure |
| KR100268438B1 (ko) * | 1998-07-03 | 2000-10-16 | 윤종용 | 복수의 퓨즈들을 갖는 반도체 메모리 장치 |
| JP3630999B2 (ja) * | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3466929B2 (ja) | 1998-10-05 | 2003-11-17 | 株式会社東芝 | 半導体装置 |
| JP2000243845A (ja) | 1999-02-23 | 2000-09-08 | Toshiba Corp | 半導体装置の製造方法 |
| JP3648399B2 (ja) | 1999-03-18 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
| JP2000285693A (ja) * | 1999-03-31 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| US6633055B2 (en) * | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
| US6249038B1 (en) * | 1999-06-04 | 2001-06-19 | International Business Machines Corporation | Method and structure for a semiconductor fuse |
| JP2001044281A (ja) * | 1999-07-27 | 2001-02-16 | Mitsubishi Electric Corp | 多層配線構造の半導体装置 |
| US6295721B1 (en) * | 1999-12-28 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Metal fuse in copper dual damascene |
| TW470988B (en) * | 2000-10-16 | 2002-01-01 | United Microelectronics Corp | Laser fuse structure of memory device |
| JP2003086687A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Epson Corp | 半導体装置 |
| JP2005032916A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置 |
-
2001
- 2001-06-12 JP JP2001177007A patent/JP4225708B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-11 US US10/165,982 patent/US7061070B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361967B2 (en) | 2004-02-12 | 2008-04-22 | Nec Electronics Corporation | Semiconductor device with fuse wires and connection wires |
| US7888770B2 (en) | 2006-08-11 | 2011-02-15 | Samsung Electronics Co., Ltd. | Fuse box for semiconductor device and method of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4225708B2 (ja) | 2009-02-18 |
| US20020185706A1 (en) | 2002-12-12 |
| US7061070B2 (en) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968045B2 (ja) | ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造 | |
| US20070018279A1 (en) | Protection layer for preventing laser damage on semiconductor devices | |
| US20070173075A1 (en) | Laser-based method and system for processing a multi-material device having conductive link structures | |
| JP2002368094A (ja) | 半導体装置 | |
| JP2003086687A (ja) | 半導体装置 | |
| US6268638B1 (en) | Metal wire fuse structure with cavity | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| US20040178425A1 (en) | Semiconductor device having fuse | |
| US6713837B1 (en) | Semiconductor device with fuse | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| KR100773683B1 (ko) | 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법 | |
| US7067897B2 (en) | Semiconductor device | |
| JP4390297B2 (ja) | 半導体装置 | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| KR101046229B1 (ko) | 퓨즈를 포함하는 반도체 장치 | |
| US6876015B2 (en) | Semiconductor devices | |
| JP2000268699A (ja) | フューズ回路 | |
| JP2009044079A (ja) | 半導体装置、及びその製造方法 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JP2005150279A (ja) | 半導体装置及びその製造方法 | |
| JP2004335735A (ja) | 半導体装置 | |
| KR20090086822A (ko) | 퓨즈박스 및 그 제조 방법 | |
| JP2009064892A (ja) | 半導体装置およびその製造方法 | |
| KR19990007316A (ko) | 레이저 블로운 퓨즈용 보호층 | |
| JP2009064893A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |