JP2000243845A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000243845A
JP2000243845A JP11044833A JP4483399A JP2000243845A JP 2000243845 A JP2000243845 A JP 2000243845A JP 11044833 A JP11044833 A JP 11044833A JP 4483399 A JP4483399 A JP 4483399A JP 2000243845 A JP2000243845 A JP 2000243845A
Authority
JP
Japan
Prior art keywords
laser
fuse
laser absorbing
absorbing material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11044833A
Other languages
English (en)
Inventor
Keiichi Sasaki
圭一 佐々木
Hiroshi Ikegami
浩 池上
Nobuo Hayasaka
伸夫 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11044833A priority Critical patent/JP2000243845A/ja
Publication of JP2000243845A publication Critical patent/JP2000243845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】材料の選択の制限が無く、かつ簡便な半導体装
置の製造方法を提供する。 【解決手段】配線及び素子が形成された半導体基板1
と、この半導体基板1上に形成された層間絶縁膜2及び
4と、この層間絶縁膜2及び4中に選択的に形成された
ヒューズ3とを有する試料を検査することにより、該試
料の不良個所を特定し、該試料表面にレーザ吸収層8を
形成し、所定のビーム径及び波長を持ったレーザをレー
ザ吸収層8を介してヒューズ3に照射し、ヒューズ3を
カットし、ヒューズ3をカットした後にレーザ吸収層8
を剥離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ヒューズをレーザ
によりカットする技術を用いる半導体装置の製造方法に
関する。
【0002】
【従来の技術】現状、DRAMを始めとするLSIにお
いて、歩留まり向上の為に、回路に冗長性を持たせるリ
ダンタンシ技術が不可欠となってきている。リダンダン
シとは、メモリの高歩留まりを確保するための技術で、
チップ内の部分的な欠陥をチップ上に設けた予備回路で
置き換え救済する技術である。この技術のポイントにな
る技術の一つが、回路を選択するヒューズを加工するレ
ーザリペア装置である。
【0003】従来においては、ヒューズの材料はpol
y−Siやその上に、WSixを始めとするシリサイド
膜が形成された積層膜であり、ヒューズ幅2〜5μm、
ヒューズピッチ4〜10μmであった。このため、レー
ザリペア装置のビーム径も2μm程度で波長が1047
nm〜1321nmに設定され、ヒューズ下部に形成さ
れたSi基板にダメージを与えることなく十分加工が可
能であった。
【0004】しかし、微細化が進むにつれて、ヒューズ
材料はAlを主原料とするメタルヒューズとなり、ヒュ
ーズピッチも2μmとなって、従来のヒューズ加工装置
ではビームを絞ることが出来ず、微細化に対応できない
という問題点が生じた。
【0005】そこで、ビーム径が1μm以下に絞ること
が可能なレーザ波長1000nm以下、例えば、355
nmや266nmのレーザを用いて加工する方法が検討
されている。しかし、1μm以下の波長ではAlを加工
する為には高いエネルギー密度のレーザが必要であるこ
と、またAlが加工できるレーザエネルギーでは、下部
のSi基板や素子、配線にダメージが入るという問題が
生じる。
【0006】そこで、レーザ吸収材料をヒューズブロー
材料の上部に形成する方法が提案されている。図2は、
レーザ吸収材料をヒューズの上部に形成した半導体装置
の全体構成を示す横断面図である。半導体基板1上には
層間絶縁膜2が形成されており、このさらに上に形成さ
れた層間絶縁膜4内にはヒューズ3が選択的に形成され
ている。このヒューズ3の形成された層間絶縁膜4上に
はレーザ吸収層21及び配線層22が形成されており、
これらレーザ吸収層21及び配線層22表面を覆うよう
にパッシベーション膜23が形成されている。なお、図
示していないが、ヒューズ3の下部にはトランジスタ等
の半導体回路部品が形成されている。
【0007】このような構造の半導体装置では、ヒュー
ズ3が半導体装置内に形成されるものであるため、レー
ザ吸収層21の材料の選択の制約が大きい。すなわち、
レーザ吸収層21形成後の熱工程や、半導体装置使用時
の半導体装置温度上昇を考慮すると、450℃以下で分
解してしまうような材料を用いることができなかった。
【0008】さらに、ヒューズブロー材料が金属により
形成される場合には、導通の問題を回避するためにパタ
ーニングする必要があり、工程数の増加が問題となる。
【0009】
【発明が解決しようとする課題】上述したように従来の
半導体装置の製造方法では、ヒューズ下部のSi基板や
素子、配線等の半導体回路部品にダメージが入るのを防
止するためにブロー材料の上部にレーザ吸収材料を形成
する手法も考案されている。しかしながら、レーザ吸収
材料をパターニングする必要があり、工程数の増加が問
題となる。また、このレーザ吸収材料を実際に形成する
際、またその後の例えばパッシベーション膜の形成等の
工程において耐熱性が要求される。さらに、このレーザ
吸収材料は半導体装置内に半永久的に残るため、水分や
ガス等の影響を受けない安定性が必要とされる。このよ
うな事情から、レーザ吸収材料に用いられる材料も制限
される。
【0010】本発明は上記課題を解決するためになされ
たもので、その目的とするところは、材料の選択の制限
が無く、かつ簡便な半導体装置の製造方法を提供するこ
とにある。
【0011】
【課題を解決するための手段】本発明の請求項1〜4に
係る半導体装置の製造方法は、配線及び素子が形成され
た半導体層上に絶縁層が形成されこの絶縁層中に選択的
にヒューズの形成された試料を検査することにより、該
試料の不良個所を特定する工程と、前記不良個所に対応
するヒューズの少なくとも上面にレーザ吸収材料を形成
する工程と、所定のビーム径及び波長を持ったレーザを
前記レーザ吸収材料を介して前記ヒューズに照射し、前
記ヒューズをカットする工程と、前記ヒューズをカット
した後に前記レーザ吸収材料を剥離する工程とを含むこ
とを特徴とする。
【0012】本発明の望ましい形態を以下に示す。
【0013】(1)レーザ吸収材料は絶縁材料からな
り、例えばSiN等が用いられる。
【0014】(2)レーザ吸収材料は塗布膜であり、ヒ
ューズ材料は金属からなる。ここで、塗布膜としてはレ
ジスト膜、ポリシラン、有機カーボン膜等が用いられ、
ヒューズ材料としてはAl等が用いられる。
【0015】(3)レーザ吸収材料の剥離は、ウェット
処理を用いる。
【0016】(作用)本発明では、レーザ吸収材料を形
成し、ヒューズカットを行った後にレーザ吸収材料を剥
離する。これにより、レーザ吸収材料をパターニングす
る工程が必要なく、簡便に半導体装置を製造することが
できる。またレーザ吸収材料を剥離することにより、実
際に吸収材料の形成工程後のパッシベーション等の工程
に必要とされる耐熱性や、吸収材料を半導体装置内に残
して該半導体装置を使用する際に必要とされる水やガス
等に対する安定性がレーザ吸収材料に必要ない。従っ
て、これら耐熱性や安定性を考慮した材料の選択が不要
となり、種々の材料を用いてレーザ吸収材料を形成する
ことができる。
【0017】また、レーザ吸収材料として絶縁膜を用い
ることにより、剥離工程後にレーザ吸収材料が残存する
ことによる導通の問題を回避することができる。さら
に、塗布膜をレーザ吸収材料とすることにより、例えば
プラズマCVD等により形成された膜において大がかり
な装置が必要とされる問題もなく、スピンナ等の簡便な
装置で低温によるレーザ吸収材料の形成が可能となり、
プロセス全体としても極めて簡便な工程となる。さら
に、剥離工程としてウェット処理を用いるため、プラズ
マレスの処理が可能であり、ヒューズカット後の救済率
の低下を最小限に抑制することが可能となる。
【0018】
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施形態を説明する。
【0019】図1は本発明の一実施形態に係る半導体装
置の製造工程を示す横断面図である。図1は吸収層に有
機膜を用いた場合を示す。
【0020】まず、図1(a)に示すように、図示しな
い素子、配線等の形成された半導体基板1上に層間絶縁
膜2を堆積する。そして、この層間絶縁膜2上に金属に
より選択的にヒューズ3を形成し、さらにその上に層間
絶縁膜4を堆積する。ヒューズ3の材料としては、例え
ばAl等が用いられる。そして、層間絶縁膜4の上に配
線層5を形成し、さらにこの配線層5を覆うように保護
膜6を形成する。このようにして形成された半導体装置
表面にプローブ7を当てて走査することによりプロービ
ングを行う。
【0021】このプロービングによる検査で不良個所を
特定した後、図1(b)に示すようにレーザ吸収層8を
半導体装置全面に塗布する。本実施形態ではこのレーザ
吸収層8の材料として有機膜を用いるが、レーザを2割
以上吸収する材料であれば、レジスト、ポリシラン等で
もよい。また、レーザ吸収層8は半導体装置全面に塗布
する必要は無く、不良個所に対応する箇所に塗布されて
いればよい。なお、レーザ吸収層8は、スピンナにより
有機材料をスピンコートにより塗布する。
【0022】このレーザ吸収層8の形成方法として、プ
ラズマ等を用いることは、ウェハに電気的な損傷を与
え、検査後のウェハの歩留まりをさらに低下させること
となるので望ましくないため、塗布膜を用いることが望
ましい。
【0023】次いで、ビーム径が2μm以下、レーザ波
長が500nm以下の短波長レーザでヒューズ3のカッ
トを行う。このヒューズカットの際には、ヒューズ3の
上部に形成されたレーザ吸収層8がレーザの大部分を吸
収するため、半導体基板1や、基板1内に形成された素
子・配線等の回路部品がレーザにより破壊されることは
ない。
【0024】本実施形態におけるレーザ吸収層8は、膜
厚として1μm以下、望ましくは5000Å以下である
ことが望ましい。この程度の膜厚にレーザ吸収層8を形
成することにより、レーザショット時に溶爆してしまっ
たヒューズの隣接するヒューズを加工しても影響が及ば
ない。
【0025】最後に、図1(c)に示すように、レーザ
吸収層8を剥離し、図示しないパッシベーション膜を堆
積する。
【0026】このように本実施形態によれば、ヒューズ
カットを行った後にレーザ吸収層8を剥離することによ
り、レーザ吸収層8を半導体装置内に残存させることが
ない。従って、後にレーザ吸収層8をパターニングする
必要がなく、簡便に半導体装置を製造することができ
る。なお、従来の製造方法に比較して膜剥離工程が追加
されるが、ウェット処理のみであるため、ヒューズカッ
ト後の救済率の低下は最小限に防止することができる。
【0027】また、レーザ吸収層8が半導体装置内に残
存しないため、実際に吸収材料の形成工程後のパッシベ
ーション等の工程に必要とされる耐熱性や、吸収材料を
半導体装置内に残して該半導体装置を使用する際に必要
とされる水やガス等に対する安定性がレーザ吸収材料に
必要ない。従って、これら耐熱性や安定性を考慮した材
料の選択が不要となり、種々の材料を用いてレーザ吸収
材料を形成することができる。具体的には、金属膜を用
いることなくレジスト材料、ポリシラン、有機カーボン
膜、SiN等により吸収層8を形成することができる。
【0028】また、塗布膜によりレーザ吸収層8を形成
することにより、スピンナ等の簡便な装置で低温による
形成が可能となる。これは、例えばプラズマCVD等に
より絶縁材料からなる吸収層を形成する場合に比較し
て、プロセス全体として極めて簡便な工程となる。ま
た、吸収層8の形成及び剥離を電気的なダメージを与え
ずに行うことができ、歩留まり低下を抑制することがで
きる。
【0029】
【発明の効果】以上詳述したように本発明によれば、レ
ーザ吸収材料を形成し、ヒューズカットを行った後にレ
ーザ吸収材料を剥離することにより、レーザ吸収材料を
パターニングする工程が必要なく、簡便に半導体装置を
製造することができる。またレーザ吸収材料を剥離する
ことにより、実際に吸収材料の形成工程後のパッシベー
ション等の工程に必要とされる耐熱性や、吸収材料を半
導体装置内に残して該半導体装置を使用する際に必要と
される水やガス等に対する安定性がレーザ吸収材料に必
要ない。従って、これら耐熱性や安定性を考慮した材料
の選択が不要となり、種々の材料を用いてレーザ吸収材
料を形成することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の製造方
法を説明するための図。
【図2】従来の半導体装置の製造方法を説明するための
図。
【符号の説明】
1…半導体基板 2,4…層間絶縁膜 3…ヒューズ 5…配線層 6…保護膜 7…プローブ 8…レーザ吸収層
フロントページの続き (72)発明者 早坂 伸夫 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 5F033 HH08 QQ19 QQ53 RR06 RR21 SS21 VV11 XX33 5F064 EE33 FF27 FF29 5F083 GA28 JA36 KA17 ZA10

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線及び素子が形成された半導体層上に
    絶縁層が形成されこの絶縁層中に選択的にヒューズの形
    成された試料を検査することにより、該試料の不良個所
    を特定する工程と、 前記不良個所に対応するヒューズの少なくとも上面にレ
    ーザ吸収材料を形成する工程と、 所定のビーム径及び波長を持ったレーザを前記レーザ吸
    収材料を介して前記ヒューズに照射し、前記ヒューズを
    カットする工程と、 前記ヒューズをカットした後に前記レーザ吸収材料を剥
    離する工程とを含むことを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】 前記レーザ吸収材料は絶縁材料からなる
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記レーザ吸収材料は塗布膜であり、か
    つ前記ヒューズ材料は金属からなることを特徴とする請
    求項2に記載の半導体装置の製造方法。
  4. 【請求項4】 前記レーザ吸収材料の剥離は、ウェット
    処理を用いることを特徴とする請求項1に記載の半導体
    装置の製造方法。
JP11044833A 1999-02-23 1999-02-23 半導体装置の製造方法 Pending JP2000243845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11044833A JP2000243845A (ja) 1999-02-23 1999-02-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11044833A JP2000243845A (ja) 1999-02-23 1999-02-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000243845A true JP2000243845A (ja) 2000-09-08

Family

ID=12702478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11044833A Pending JP2000243845A (ja) 1999-02-23 1999-02-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000243845A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750529B2 (en) 2001-07-25 2004-06-15 Seiko Epson Corporation Semiconductor devices including fuses and multiple insulation layers
US6876015B2 (en) 2001-07-25 2005-04-05 Seiko Epson Corporation Semiconductor devices
US7061070B2 (en) 2001-06-12 2006-06-13 Kabushiki Kaisha Toshiba Semiconductor device with fuse arrangement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061070B2 (en) 2001-06-12 2006-06-13 Kabushiki Kaisha Toshiba Semiconductor device with fuse arrangement
US6750529B2 (en) 2001-07-25 2004-06-15 Seiko Epson Corporation Semiconductor devices including fuses and multiple insulation layers
US6876015B2 (en) 2001-07-25 2005-04-05 Seiko Epson Corporation Semiconductor devices

Similar Documents

Publication Publication Date Title
US5391516A (en) Method for enhancement of semiconductor device contact pads
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
KR101129772B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
JP2000243845A (ja) 半導体装置の製造方法
JPH06314743A (ja) 集積回路の製造方法
JPH06244176A (ja) 集積回路装置及びその製造方法
JP2002203902A (ja) 最適化された金属ヒューズの処理工程
JPH01125937A (ja) 集積回路の製造方法
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
JPH09260601A (ja) 半導体集積回路装置
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
KR101149052B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100762874B1 (ko) 반도체 소자의 퓨즈 형성방법
KR20000001866A (ko) 금속배선을 이용한 레이저 리페어 방법
JPH1126589A (ja) 半導体装置の製造方法
JP2995979B2 (ja) Lsiの製造方法
JPH0645448A (ja) 半導体装置
JPH03135050A (ja) 半導体装置の製造方法
JP2001148462A (ja) 半導体集積回路装置および半導体集積回路装置のヒューズを切断するヒューズ切断装置
JP2001257264A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
JPH08274178A (ja) 半導体装置の製造方法
JPH05166935A (ja) 半導体装置およびその製造方法
KR101033987B1 (ko) 반도체 소자의 리페어 방법
KR100218146B1 (ko) 메모리 셀의 제조 방법