JPH01125937A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH01125937A
JPH01125937A JP29625087A JP29625087A JPH01125937A JP H01125937 A JPH01125937 A JP H01125937A JP 29625087 A JP29625087 A JP 29625087A JP 29625087 A JP29625087 A JP 29625087A JP H01125937 A JPH01125937 A JP H01125937A
Authority
JP
Japan
Prior art keywords
etching
layer
manufacturing
irradiation
resistant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29625087A
Other languages
English (en)
Other versions
JP2708440B2 (ja
Inventor
Meir I Janai
メイル イスラエル ヤナイ
Zvi Orbach
ザビ オルバッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IL8079086A external-priority patent/IL80790A/en
Priority claimed from IL81850A external-priority patent/IL81850A0/xx
Application filed by Individual filed Critical Individual
Publication of JPH01125937A publication Critical patent/JPH01125937A/ja
Application granted granted Critical
Publication of JP2708440B2 publication Critical patent/JP2708440B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の製造方法に関し、更に詳しくは基
本的集積回路の製造に伴う方法に関する。
以下余白 〔従来の技術〕 基本的集積回路の製造においては、金属層を選択的に除
去する。この除去は、たとえばレーザー加工や化学エツ
チングによって行なわれている。
通常、金属層の上には、機械的保護および電気的絶縁の
ために、燐をドープしたガラスあるいはシリコン窒化物
あるいはこれら両者のような絶縁保護被膜が形成されて
いる。
〔発明が解決しようとする問題点〕
本発明は、仕上げられた集積回路ブランク中の複数の金
属層の金属導電体の部分を選択的に除去できる、仕上げ
られた集積回路ブランクから基本的集積回路を製造する
方法を提供することを目的とする。
〔問題点を解決するための手段〕
上記目的は、 基板上に金属層を少なくとも1層配設する工程、該金属
層の少なくとも1層を、照射されることによって耐エツ
チング性が選択された領域で消失し得る耐エツチング層
で被覆する工程、該耐エツチング層を照射することによ
って、選択された領域で該耐エツチング層の耐エツチン
グ性を消失させる工程、および 該選択された領域の下にある少なくとも1層の該金属層
を化学エツチングして集積回路の所要電気特性を得る工
程、 を含んで成る本発明の基本的集積回路の製造方法によっ
て達成される。
該耐エツチング層が、AS!S、I、ニトロセルロース
、ポリアミドもしくはレーザー吸収染料を高濃度で含有
するノボラック樹脂、a−Si : Hla−5ixO
+−x : Hs a−3ixN+−x : H5a−
5ilOyN+−x−y :H(0≦x≦1.0≦y≦
1)のようなアモルファス・シリコンから成る群から選
択された1種または2種以上で形成されることが望まし
い。
望ましくは、本発明の製造方法は、基板上に金属層を配
設する工程、該金属層を絶縁層で被覆し、そして除去さ
れる金属層の露出領域の上の部分の該絶縁層に多数の孤
立した開口部を形成する工程、少なくとも露出領域を耐
エツチング層で被覆する工程、選択された露出領域の耐
エツチング層を除去する工程、および露出領域を化学エ
ツチングして集積回路の所望電気特性を得る工程を含ん
で成る。    ・ 本発明の望ましい実施態様においては、絶縁層を被覆す
る工程をまず全面を被覆し次にマスクを用いることによ
って行なうことによって、エツチングで形成される多数
の孤立した開口部の位置を決定する。
更に、本発明の望ましい実施態様においては、あらかじ
め決定された金属層除去位置に対応して選択された開口
部の列を形成するようにマスクを形成する。
本発明においては、金属層の上に孤立して上記のように
形成された該開口部は、饋照射のビームが該開口部より
大きいか又は該開口部上辷正確に芯合わせなされない場
合に、該融解する領域の境界を正確に形成するために作
用する。したがって照射ビームの正確な位置決めを容易
に行なうことができる。
更に、本発明の望ましい実施態様においては、金属層の
上に形成された開口部のパターンは、次に行なうレーザ
ー加工のための所定パターンを限定できる。
更に、本発明の実施態様においては、下に金属がある耐
エツチング層を適当なレーザー照射で溶解することによ
って、エツチング可能領域を選択的に形成できる。
更に、本発明に従った実施態様において、耐エツチング
層の上に反射防止被膜を形成して、レーザー照射に要す
るエネルギーを減少させることができる。  ゛ 更に、本発明に従9た実施態様において、レーザー照射
に代えて電子ビーム照射や集束イオン・ビーム照射等の
他の適当なタイプの照射を行なってもよい。
以下余白 〔実施例〕 第1図は、基板10(典型的にはシリコンもしくはガリ
ウム・ひ素の基板)を有する典型的な集積回路の一部分
を示す横断゛面図である。基板10の上に配設された複
数のイオン注入層(または拡散ドープ層)12および1
3は、絶縁層14および15(たとえばシリコン酸化物
、シリコン窒化物、ポリイミド等の層)に被覆されてい
る。絶縁層14および15の上に、導電層(たとえばポ
リシリコン・ゲート)16が配設されている。ゲート1
6と絶縁層14および15は更に絶縁層17(たとえば
燐をドープした(またはドープしない)シリコン酸化物
、シリコン窒化物、またはポリイミドの層)で被覆され
ている。絶縁層15および17には、層10 、12 
、13、および16を必要部位で電気的に接続するため
の接続孔が形成されて□いる。
層17の上には、金属導電層18 (たとえばアルミニ
ウム、鼾、金、チクダン、モリブデン、ニッケル、クロ
ム、タングステン、またはこれらの組合せの層で、シリ
コンを含有しまたは含有しない層)が配設されており、
拡散層13の一部と局所的に接続している0層17およ
び18の上には、更に絶縁層19(たとえばシリコン酸
化物、シリコン窒化物、またはポリイミドの層)が配設
されている。絶縁層19の上に更に金属導電層2°0が
局所的に堆積していることもある0層19および2◇の
上に絶縁保護層21が配設されtいる。
第2図は、第1図と同じ構成の集積回路を本発明に従っ
た加工の途中段階を示す、絶縁層19および21に孤立
した開口部22を参照符号AおよびBの位置に形成して
金属層18および20をそれぞれ露出させた0本発明に
おいては、除去したい金属の上の全ての位置で絶縁層に
開口部を形成する。
第3図は、第2図の状態に加工した後、揮発性耐エツチ
ング層30(典型的にはアモルファス・シリコン(a−
5i)の層)を被覆する0層30は、パルス・レーザー
(たとえばQスイッチ方式のYAGレーザ−)のエネル
ギーを少なくとも10%は吸収するように選択され、典
型的な厚さは1000〜15000Aである。
層30は、金属層18および20、および金属と半導体
層10.12.13、および16との接続性に撰傷を与
えずに段差部分を十分に被覆するように、250℃より
低い温度でのプラズマ励起型低温化学蒸着やスパッタリ
ングによって堆積したa−Siであることが望ましい。
層30は少なくとも次のうちの1種を化学的構成成分と
して含有することが望ましい−AS2S3、ニトロセル
ロース、ポリイミド、またはノボラック樹脂(レーザー
吸収染料の濃度が高いもの)、アモルファス・シリコン
(たとえばa−8t : H5a−Si、0+−x :
 H% a−5i、IN+−x : H,、a−3t、
O,N、−x−、:H(0≦x≦1.0≦y≦1)。
a−Si1gにはドーピング・レベル10%まで燐もし
くはほう素をドープしてよい、水素量は20%以下でよ
い。
反射防止被膜31 (波長5320 Aのレーザー照射
の場合は、典型的には厚さ665Aのシリコン窒化物)
を耐エツチング層30の上に配設して、層30にエツチ
ング可能ウィンドーを形成するのに要するエネルギーを
減少させることができる。簡単のために、反射防止被覆
31は第3図にのみ示した。
被膜31を配設した後、金属を除去したい位置に対応す
る選択された位置の開口部22の上のアモルファス・シ
リコン層30をレーザー・エネルギーの照射によって吹
き飛ばす。レーザー照射は、典型的なパルス・エネルギ
ー0.2J/−〜IOJ/dの倍周波数パルスYAGレ
ーザーで行なうことができる。この目的で、パルス・レ
ーザー・ダイオードあるいはエキシマ・レーザーを用い
ることもできる。
更に、本発明に従った実施態様においては、金属上の耐
エツチング層を適当なレーザー照射によって溶解するこ
とによって、エツチング可能領域を選択的に形成するこ
ともできる。このような例としては、層30がアモルフ
ァス・シリコンで形成されており且つ層18がアルミニ
ウムまたはゴールドで形成されている場合がある。この
場合、レーザー照射が行なわれると、アモルファス・シ
リコンが加熱されてアルミニウムと反応する結果、アモ
ルファス・シリコン層中に微細な金属フィラメントが形
成されると共にアルミニウム層中にはアルミニウムがド
ープされたシリコンの微細結晶粒が形成される。その結
果、耐エツチング層は選択された領域において金属エツ
チング媒体を透過し易くなる。レーザー・パルス・ピー
ク出力が十分に高ければ(すなわち100OOW/cd
より高ければ)、耐エツチング層の一部は吹き飛ばされ
得る。
典型的には、レーザー照射は、パルス持続時間0.1秒
以下、典型的パルスエネルギー0.2J/cd〜100
OJ/cdの倍周波数パルスYAGレーザーで行なうこ
とができる。この目的で、パルス・レーザー・ダイオー
ドあるいはエキシマ・レーザーを用いることもできる。
更に、本発明に従った実施態様において、耐エツチング
層の上に反射防止被膜を形成して、レーザー照射に要す
るエネルギーを減少させることができる。
更に、本発明に従った実施態様において、レーザー照射
に代えて電子ビーム照射や集束イオン・ビーム照射等の
他の適当なタイプの照射を行なってもよい、たとえば、
IQ+7〜IQ19イオン/c+J、!ネルキー密度1
0J/cd以上のイオン・ビームが適当である。
アモルファス・シリコン層30下の選択された位置にエ
ツチング可能領域を形成した後に、典型的には燐酸およ
び酢酸と組合わせた硝酸のような溶液のアルミニウムエ
ツチング媒体によって集積回路ブランクをエツチングし
て、上記形成されたエツチング可能領域上の開口部22
の下の金属を除去する。金属の除去は塩素を含むプラズ
マによって行なってもよい。重要なことは、エツチング
その他の方法で金属を除去する場合に、開口部22を形
成した表面を含む集積回路の表面の残りの部分を層30
が保護する作用を必ず有することである。第5図は上記
の選択的な金属除去を行なって部分的に完成した集積回
路を示す。
金属除去を行なった後、IP−HNOs−CHsCOO
Hの溶液あるいはKeFガスのような湿式あるいは乾式
のアモルファス・シリコン・エツチング媒体によって、
アモルファス・シリコン層30を除去することができる
。この段階を第6図に示す。
第7図は、第2図の状態を示す走査型電子顕微鏡写真(
倍率: x2300)である。
本発明が、以上の説明および図面に限定されないことは
当業者に十分理解されるはずである0本発明は特許請求
の範囲のみによって限定される。
【図面の簡単な説明】
第1図は、典型的な集積回路の一部分を示す横断面図、 第2図は、第1図と同じ構成の集積回路の絶縁層に開口
部を形成した状態を示す横断面図、第3図は、第2図の
集積回路に耐エツチング被膜とその上の反射防止被膜と
を被覆した状態を示す横断面図、 第4図は、第3図の集積回路の耐エツチング被膜を開口
部の1カ所についてレーザー除去した状態を示す横断面
図、 第5図は、第4図の耐エツチング被膜を除去した部分の
金属を化学エツチングした状態を示す横断面図、 第6図は、第5図の集積回路の耐エツチング被膜を除去
した状態を示す横断面図、および第7図は、絶縁層に開
口部を形成した第2図の集積回路の表面状態を示す考査
型電子顕微鏡写真である。 10・・・基板、 14 、15 、17 、19・・・絶縁層、18 、
20・・・金属導電層、 22・・・開口部、 30・・・耐エツチング層、 31・・・反射防止被膜。 以下余白 図面のニジC(8宕に変更なし) 第1図 第2図 第 5図 第6図 手続補正書(方式) 昭和63年4月ノ5日 特許庁長官 小 川 邦 夫 殿 1、事件の表示 昭和62年特許願第296250号 λ 発明の名称 集積回路の製造方法 1 補正をする者 事件との関係     特許出願人 氏名 メイル イスラエル ヤナイ (外1名)4、代
理人 住所 〒105東京都港区虎ノ門−丁目8番lO号& 
補正命令の日付 昭和63年2月23日(発送口)  く≦1儒ご)6、
補正の対象 (2)明細書の「図面の簡単な説明の欄」(3)図面 7、補正の内容 (1)別紙の通り (2)明細書16頁8行の「表面状態」を1表面の結晶
の構造1に訂正する。 (3)図面の浄書(内容に変更なし) 8、添付書類の目録 (1)  委任状及び訳文          各2通
(2)浄書図面     各1通

Claims (1)

  1. 【特許請求の範囲】 1、基板上に金属層を少なくとも1層配設する工程、該
    金属層の少なくとも1層を、照射されることによって耐
    エッチング性が選択された領域で消失し得る耐エッチン
    グ層で被覆する工程、該耐エッチング層を照射すること
    によって、選択された領域で該耐エッチング層の耐エッ
    チング性を消失させる工程、および該選択された領域の
    下にある少なくとも1層の該金属層を化学エッチングし
    て集積回路の所要電気特性を得る工程、を含んで成る基
    本的集積回路の製造方法。 2、該少なくとも1層の金属層を絶縁層で最初に被覆し
    て、除去される金属層の領域の上の部分の該絶縁層に多
    数の孤立した開口部を形成する工程を更に含むことを特
    徴とする特許請求の範囲第1項記載の製造方法。 3、該照射がレーザー照射であることを特徴とする特許
    請求の範囲第1項または第2項に記載の製造方法。 4、該照射がイオン・ビーム照射であることを特徴とす
    る特許請求の範囲第1項または第2項に記載の製造方法
    。 5、該照射が電子ビーム照射であることを特徴とする特
    許請求の範囲第1項または第2項に記載の製造方法。 6、該照射が、波長が350nmより大きいレーザー照
    射であることを特徴とする特許請求の範囲第1項または
    第2項に記載の製造方法。 7、該選択された領域で露出された金属層を反射防止被
    膜で被覆する工程を更に含むことを特徴とする特許請求
    の範囲第1項から第6項までのいずれか1項に記載の製
    造方法。 8、該耐エッチング層を反射防止被膜で被覆する工程を
    更に含むことを特徴とする特許請求の範囲第1項から第
    7項までのいずれか1項に記載の製造方法。 9、該金属層にレーザー・エネルギーを照射して該金属
    層を融解させる工程を更に含むことを特徴とする特許請
    求の範囲第1項から第8項までのいずれか1項に記載の
    製造方法。 10、該金属層の上に孤立して形成された該開口部が、
    該照射のビームが該開口部より大きいか又は該開口部上
    に正確に芯合わせなされない場合に該融解する領域の境
    界を正確に形成するために作用することを特徴とする特
    許請求の範囲第9項記載の製造方法。 11、該耐エッチング層が、As_2S_3ニトロセル
    ロース、ポリアミドもしくはレーザー吸収染料を高濃度
    で含有するノボラック樹脂、a−Si:H、a−Si_
    O_1_−_x:H、a−Si_xN_1_−_:H、
    a−Si_xO_yN_1_−_x_−_y:H(0≦
    x≦1、0≦y≦1)のようなアモルファス・シリコン
    から成る群から選択された1種または2種以上で形成さ
    れることを特徴とする特許請求の範囲第1項から第10
    項までのいずれか1項に記載の製造方法。 12、該選択された領域で該耐エッチング層の耐エッチ
    ング性を該照射によって消失させる工程が、該選択され
    た領域で該耐エッチング層を除去する工程を含むことを
    特徴とする特許請求の範囲第1項から第11項までのい
    ずれか1項に記載の製造方法。 13、該選択された領域で該耐エッチング層の耐エッチ
    ング性を該照射によって消失させる工程が、該選択され
    た領域で該耐エッチング層と該金属層とを反応させる工
    程を含むことを特徴とする特許請求の範囲第1項から第
    12項までのいずれか1項に記載の製造方法。 14、該反射防止被膜がシリコン窒化物を含んで成るこ
    とを特徴とする特許請求の範囲第1項から第13項まで
    のいずれか1項に記載の製造方法。
JP62296250A 1986-11-26 1987-11-26 集積回路の製造方法 Expired - Lifetime JP2708440B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IL80790 1986-11-26
IL8079086A IL80790A (en) 1986-11-26 1986-11-26 Ablative etch resistant coating for laser personalization of integrated circuits
IL81850A IL81850A0 (en) 1987-03-10 1987-03-10 Ablative etch resistant coating for laser personalization of integrated circuits
IL81850 1987-03-10

Publications (2)

Publication Number Publication Date
JPH01125937A true JPH01125937A (ja) 1989-05-18
JP2708440B2 JP2708440B2 (ja) 1998-02-04

Family

ID=26321619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62296250A Expired - Lifetime JP2708440B2 (ja) 1986-11-26 1987-11-26 集積回路の製造方法

Country Status (4)

Country Link
EP (1) EP0272799B1 (ja)
JP (1) JP2708440B2 (ja)
DE (1) DE3784149T2 (ja)
HK (1) HK1001908A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236551A (en) * 1990-05-10 1993-08-17 Microelectronics And Computer Technology Corporation Rework of polymeric dielectric electrical interconnect by laser photoablation
US5196376A (en) * 1991-03-01 1993-03-23 Polycon Corporation Laser lithography for integrated circuit and integrated circuit interconnect manufacture
WO1993018545A1 (en) * 1992-03-10 1993-09-16 Lasa Industries Inc. Method of laser etching of silicon dioxide
US5374590A (en) * 1993-04-28 1994-12-20 International Business Machines Corporation Fabrication and laser deletion of microfuses
US5922624A (en) * 1993-05-13 1999-07-13 Imec Vzw Method for semiconductor processing using mixtures of HF and carboxylic acid
US5518956A (en) * 1993-09-02 1996-05-21 General Electric Company Method of isolating vertical shorts in an electronic array using laser ablation
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694738A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Manufacturing method of semiconductor device
JPS6175544A (ja) * 1984-06-25 1986-04-17 テキサス インスツルメンツ インコ−ポレイテツド 半導体装置の製法
JPS61119062A (ja) * 1984-11-15 1986-06-06 Nec Corp 金属配線パタ−ンの形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414059A (en) * 1982-12-09 1983-11-08 International Business Machines Corporation Far UV patterning of resist materials
GB2170649A (en) * 1985-01-18 1986-08-06 Intel Corp Sputtered silicon as an anti-reflective coating for metal layer lithography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694738A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Manufacturing method of semiconductor device
JPS6175544A (ja) * 1984-06-25 1986-04-17 テキサス インスツルメンツ インコ−ポレイテツド 半導体装置の製法
JPS61119062A (ja) * 1984-11-15 1986-06-06 Nec Corp 金属配線パタ−ンの形成方法

Also Published As

Publication number Publication date
EP0272799A1 (en) 1988-06-29
DE3784149T2 (de) 1993-06-03
DE3784149D1 (de) 1993-03-25
HK1001908A1 (en) 1998-07-17
JP2708440B2 (ja) 1998-02-04
EP0272799B1 (en) 1993-02-10

Similar Documents

Publication Publication Date Title
US5329152A (en) Ablative etch resistant coating for laser personalization of integrated circuits
US5580615A (en) Method of forming a conductive film on an insulating region of a substrate
US4468855A (en) Method of making aluminum gate self-aligned FET by selective beam annealing through reflective and antireflective coatings
US5182230A (en) Laser methods for circuit repair on integrated circuits and substrates
US4568409A (en) Precision marking of layers
US4125426A (en) Method of manufacturing semiconductor device
JPS59217328A (ja) 集積回路装置の製造方法
DE112018005967T5 (de) Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen
JPH01125937A (ja) 集積回路の製造方法
EP0113522B1 (en) The manufacture of semiconductor devices
US5171709A (en) Laser methods for circuit repair on integrated circuits and substrates
JPH0629468A (ja) 薄膜抵抗の製造方法
USH546H (en) Formation of thin-film resistors on silicon substrates
JP3431653B2 (ja) Mis型半導体装置の作製方法
JPH07226485A (ja) 集積回路用キャパシタの製造方法
IL80790A (en) Ablative etch resistant coating for laser personalization of integrated circuits
JPH0352254A (ja) Mos型半導体装置およびその製造方法
JPS6148771B2 (ja)
JP2595099B2 (ja) 配線形成方法
JP2000243845A (ja) 半導体装置の製造方法
EP0248883B1 (en) Selective deposition process
KR940001256B1 (ko) 금속배선막 형성방법
JPS58115835A (ja) 半導体装置の埋込配線形成方法
JPS62250655A (ja) 半導体装置およびその製造方法
JPH06132188A (ja) パタ―ン形成法