KR20040059789A - 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 반도체 장치의 리페어 공정시에 떨어져 나간 퓨즈조각으로 인한 에러를 방지할 수 있는 반도체 장치 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명의 일측면에 따르면 기판상에 제1 층간절연막을 형성하는 단계; 상기 제1 층간절연막 상의 퓨즈가 형성될 영역의 일측과 타측에 각각 제1 퓨즈용 도전막 및 제2 퓨즈용 도전막을 형성하는 단계; 상기 제1 및 제2 퓨즈용 도전막이 매립되도록 제2 층간절연막을 형성하는 단계; 상기 제1 및 제2 퓨즈용 도전막이 노출되도록 상기 제2 층간절연막을 선택적으로 제거하여 2개의 콘택홀을 형성하는 단계; 및 상기 제1 및 제2 퓨즈용 도전막과 상기 2개의 콘택홀을 통해 각각 연결되는 제3 퓨즈용 도전막을 형성하는 단계를 포함하며, 상기 제1 내지 제3 퓨즈용 도전막이 퓨즈를 형성하는 반도체 장치의 제조방법를 제공한다.

Description

반도체 장치의 제조방법{Method for fabricating semiconductor device}

본 발명은 반도체 장치 및 그 제조기술에 관한 것으로, 특히 반도체 장치의 퓨즈 제조 공정에 관한 것이다.

반도체 장치, 특히 메모리장치는 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 장치 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.

따라서, 현재는 메모리 내에 미리 설치해둔 예비 메모리 셀(이하 리던던시(redundancy) 셀이라 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.

리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low)와 스페어 칼럼(sparecolumn)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행되는데, 이를 구체적으로 기술하면 다음과 같다.

즉, 웨이퍼 가공 완료후 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되는 것이다.

전술한 프로그램 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 이렇게 레이저의 조사에 의해 끊어지는 배선을 퓨즈라인이라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.

메모리 장치가 점점 더 고집적화 되면서 퓨즈박스와 퓨즈도 점점 미세패턴으로 제조되고 있다.

도1는 종래 기술에 의한 제조된 반도체 장치의 단면도이다.

도1의 도시된 바와 같이, 종래기술에 의해 반도체 장치의 단면은 기판(10)상에 장치분리막(10), 게이트 패턴(12), 콘택플러그(14), 제1 2 비아플러그(17,21), 다층 금속 배선(16,19)과, 퓨즈(20), 층간절연막들(13,15,18)이 형성되어 있고, 최종적으로 패드(22)가 형성되어 있다. 여기서, 편의상 각각의 층간절연막들(13,15,18)은 각각 하나의 층으로 도시하였지만 실제로는 여러 층의 절연막들이 적층된 막으로 이루어질 수 있다. 여기서, 퓨즈(20)는 제2 금속배선(19)를 형성할 때 같이 형성된 것으로 도시되고 있지만, 퓨즈는 메모리 장치의 비트라인 또는 워드라인을 이용하여 형성하거나 다른 금속배선을 이용하여 형성할 수도 있다.

도면부호 '23'은 퓨즈박스를 나타내는 것으로 레이저 조사를 하기위해 퓨즈상부의 층간절연막(18)을 소정깊이만큼 제거하여 형성한다. 따라서 퓨즈박스의 상부에는 다른 영역보다 층간절연막(18)의 두께가 얇게 되는데, 리페어 공정시 해당되는 퓨즈가 있는 영역에 레이저를 조사하여 퓨즈가 절단되도록 한다.

한편, 반도체 장치가 고집적화되면서 퓨즈와 퓨즈박스를 형성하는 패턴도 미세화되는데, 레이저로 조사하여 미세화된 퓨즈를 절단하는 공정에서 퓨즈에서 절단된 조각이 제거되지 못하고 다른 퓨즈에 달라붙게 되면 동작상의 에러를 하게 된다.

도2는 도1에 도시된 퓨즈를 절단하는 경우에 나타나는 불량유형을 보여주는 평면도이다. 도2를 참조하여 살펴보면, 리페어 공정시 떨어져 나간 퓨즈조각(B)이 이웃한 퓨즈에 달라 붙어 있는 것을 볼 수 있다.

도3은 도2에 도시된 퓨즈 절단시 불량유형을 보여주는 전자현미경사진이다.

도3을 참조하여 살펴보면, 리페어공정시 미세화된 퓨즈 패턴에 레이져조사로 인해 떨어져 나간 퓨즈조각이 이웃한 퓨즈에 달라 붙어서 메모리 동작의 에러를 유발하고 있는 것을 알 수 있다.

따라서 퓨즈와 퓨즈사이의 간격이 점점더 미세화되어 가는 추세에서 리페어공정의 레이져 조사시에 떨어져 나간 퓨즈조각으로 인한 에러를 방지할 수 있는 반도체 제조공정이 필요하다.

본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로 반도체 장치의 리페어 공정시에 떨어져 나간 퓨즈조각으로 인한 에러를 방지할 수 있는 반도체 장치 제조방법을 제공함을 목적으로 한다.

도1는 종래 기술에 의한 제조된 반도체 장치의 단면도.

도2는 도1에 도시된 퓨즈를 절단하는 경우에 나타나는 불량유형을 보여주는 평면도.

도3은 도2에 도시된 퓨즈 절단시 불량유형을 보여주는 전자현미경사진.

도4a 내지 도4e는 본 발명의 바람직한 일실시예에 따른 반도체 제조방법을 나타내는 도면.

도5a 내지 도5d는 본 발명의 바람직한 제2 일실시예에 따른 반도체 제조방법을 나타내는 도면.

* 도면의 주요 부분에 대한 부호 설명

30 : 기판

31 : 장치분리막

32 : 제1 층간절연막

33 : 제1 퓨즈용 도전막

34 : 제2 층간절연막

35 : 콘택홀

36 : 제2 퓨즈용 도전막

37 : 제3 층간절연막

상기의 목적을 달성하기 위하여, 본 발명의 일측면에 따르면 기판상에 제1 층간절연막을 형성하는 단계; 상기 제1 층간절연막 상의 퓨즈가 형성될 영역의 일측과 타측에 각각 제1 퓨즈용 도전막 및 제2 퓨즈용 도전막을 형성하는 단계; 상기 제1 및 제2 퓨즈용 도전막이 매립되도록 제2 층간절연막을 형성하는 단계; 상기 제1 및 제2 퓨즈용 도전막이 노출되도록 상기 제2 층간절연막을 선택적으로 제거하여 2개의 콘택홀을 형성하는 단계; 및 상기 제1 및 제2 퓨즈용 도전막과 상기 2개의 콘택홀을 통해 각각 연결되는 제3 퓨즈용 도전막을 형성하는 단계를 포함하며, 상기 제1 내지 제3 퓨즈용 도전막이 퓨즈를 형성하는 반도체 장치의 제조방법를 제공한다.

또한 본 발명의 타측면에 따르면, 기판상에 제1 층간절연막을 형성하는 단계; 상기 제1 층간절연막 상의 퓨즈가 형성될 영역에 제1 퓨즈용 도전막을 형성하는 단계; 상기 제1 퓨즈용 도전막이 매립되도록 제2 층간절연막을 형성하는 단계; 상기 제1 퓨즈용 도전막의 일측과 타측상의 제2 층간절연막을 선택적으로 제거하여 제1 및 제2 콘택홀을 각각 형성하는 단계; 상기 제1 콘택홀을 통해 상기 제1 퓨즈용 도전막의 일측과 연결되는 제2 퓨즈용 도전막을 형성하는 단계; 및 상기 제2 콘택홀을 통해 상기 제1 퓨즈용 도전막의 타측과 연결되는 제3 퓨즈용 도전막을 형성하는 단계를 포함하며, 상기 제1 내지 제3 퓨즈용 도전막이 퓨즈를 형성하는 반도체 장치의 제조방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도4a 내지 도4e는 본 발명의 바람직한 일실시예에 따른 반도체 제조방법을 나타내는 도면이다.

본 발명의 일실시에에 따른 반도체 제조방법은 먼저, 도4a에 도시된 바와 같이 기판(30)상에 소자분리막(31)을 형성하고, 그 상부에 제1 층간절연막(32)를 형성한다. 여기서 소자분리막(31)은 STI(Shallow trench isolation)형 소자분리막으로 형성한다.

이어서 도4b에 도시된 바와 같이, 제1 층간절연막(32)상의 퓨즈가 형성될 영역에 양 끝단에 제1 및 제2 퓨즈용 도전막(33a,33b)을 형성한다.

이어서 도4c에 도시된 바와 같이, 제2 산화막(34)을 2개의 조각으로 분리된 제1 및 제2 퓨즈용 도전막(33a,33b)이 덮히도록 형성한 다음, 제1 퓨즈용 도전막(33a)과 제2 퓨즈용 도전막(33b) 각각 노출되도록 콘택홀(35a,35b)을 형성한다.

이어서 도4d에 도시된 바와 같이, 제3 퓨즈용 도전막(36)을 콘택홀(35a,35b)이 매립되도록 형성하여 제1 및 제2 퓨즈용 도전막(33a,33b)이 제3 퓨즈용도전막(36)을 통해 연결되도록 한다. 여기서 제1 내지 제3 퓨즈용 도전막(33a,33b,36)이 하나의 퓨즈를 형성하게 된다.

이어서 도4e에 도시된 바와 같이, 제3 퓨즈용 도전막(36)가 덮힐 수 있도록 제3 층간절연막(37)을 형성한다. 이어서 제3 퓨즈용 도전막의 상부에 형성된 제3 층간절연막(37)이 일정두께만 남을 수 있도록 제3 층간절연막(37)을 제거하여 퓨즈박스(38)을 형성한다. 제3 층간절연막(37)은 리페어 공정시 레이저 조사로 퓨즈를 절단시킬 때, 완충막 역할을 하게 된다.

여기서 제1 내지 제3 층간절연막(32,35,37)은 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass), HDP(High density Plasma) 산화막, SOG(spin on glass)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열적 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)으로 형성할 수 있다. 또한 제1 및 제2 퓨즈용 도전막(33,36)는 폴리실리콘막 또는 금속배선을 이용하여 형성한다.

또한 전술한 실시예에서 제1 내지 제3 퓨즈용 도전막(33a,33b,36)으로 형성된 퓨즈를 소자분리막 상이 아닌 액티브영역 상에 형성할 수 있다.

상기와 같이 퓨즈를 형성한 상태에서 리페어공정시에 레이저를 제3 퓨즈용 도전막(36)에 조사하여 퓨즈를 절단하게 되면, 절단시 조각난 퓨즈조각이 이웃한 퓨즈에 달라붙을 염려가 없게 된다.

도5a 내지 도5d는 본 발명의 바람직한 제2 실시예에 따른 반도체 제조방법을나타내는 공정단면도이다.

본 발명의 일실시에에 따른 반도체 제조방법은 먼저, 도5a에 도시된 바와 같이 기판(34)상에 소자분리막(41)을 형성하고, 그 상부에 제1 층간절연막(42)를 형성한다. 여기서 소자분리막(41)은 STI(Shallow trench isolation)형 소자분리막으로 형성한다.

이어서 제1 층간절연막(42)상의 퓨즈가 형성될 영역에 제1 퓨즈용 도전막(43)을 형성한다.

이어서 도5b에 도시된 바와 같이, 제2 산화막(44)을 제1 퓨즈용 도전막(34)이 덮히도록 형성한 다음, 제1 퓨즈용 도전막(43)의 양 끝단의 소정영역이 노출되도록 제2 산화막(44)을 선택적으로 제거하여 2개의 콘택홀(45a,45b)을 형성한다.

이어서 도5c에 도시된 바와 같이, 도전막을 2개의 콘택홀(45a,45b)이 매립되도록 형성한 다음, 2개의 콘택홀(45a,45b)사이의 형성된 도전막을 제거하여, 각각 퓨즈의 양 노드로 사용될 제2 및 제3 퓨즈용 도전막(46a,46b)을 형성한다. 여기서는 제1 퓨즈용 도전막(43)이 레이저 조사로 절단될 부분이다.

이어서 도5d에 도시된 바와 같이, 제2 및 제3 퓨즈용 도전막(46a,46b)가 덮힐 수 있도록 제3 층간절연막(47)을 형성한다. 이어서 퓨즈(43,46a,46b)의 상부에 형성된 제3 층간절연막(47)이 일정두께만 남을 수 있도록 제3 층간절연막(47)을 제거하여 퓨즈박스(48)을 형성한다.

여기서 제1 내지 제3 층간절연막(32,35,37)은 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass), HDP(Highdensity Plasma) 산화막, SOG(spin on glass)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열적 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)으로 형성할 수 있다. 또한 제1 및 제2 퓨즈용 도전막(33,36)는 폴리실리콘막 또는 금속배선을 이용하여 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 형성된 퓨즈는 레이저 조사시에 조각나 퓨즈조각이 다른 퓨즈에 달라붙을 염려가 없어서 리페어 공정을 신뢰성있게 실시할 수가 있게 되고, 이로 인해 기판상의 수율이 향상된다.

Claims (8)

1. 기판상에 제1 층간절연막을 형성하는 단계;

   상기 제1 층간절연막 상의 퓨즈가 형성될 영역의 일측과 타측에 각각 제1 퓨즈용 도전막 및 제2 퓨즈용 도전막을 형성하는 단계;

   상기 제1 및 제2 퓨즈용 도전막이 매립되도록 제2 층간절연막을 형성하는 단계;

   상기 제1 및 제2 퓨즈용 도전막이 노출되도록 상기 제2 층간절연막을 선택적으로 제거하여 2개의 콘택홀을 형성하는 단계; 및

   상기 제1 및 제2 퓨즈용 도전막과 상기 2개의 콘택홀을 통해 각각 연결되는 제3 퓨즈용 도전막을 형성하는 단계

   를 포함하며, 상기 제1 내지 제3 퓨즈용 도전막이 퓨즈를 형성하는 반도체 장치의 제조방법.
2. 제 1 항에 있어서,

   상기 제3 퓨즈용 도전막상에 제3 층간절연막을 형성하는 단계; 및

   상기 제1 내지 제3 퓨즈용 도전막상에 제3 층간절연막이 소정 두께만 남도록 상기 제3 층간절연막을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제 1 항에 있어서,

   상기 제1 층간절연막 또는 제2 층간절연막은

   HDP막, USG막, BPSG막, PSG막 또는 HLD막중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
4. 제 1 항에 있어서,

   상기 제1 내지 제3 퓨즈용 도전막은,

   폴리실리콘막 또는 금속배선인 것을 특징으로 하는 반도체 장치의 제조방법.
5. 기판상에 제1 층간절연막을 형성하는 단계;

   상기 제1 층간절연막 상의 퓨즈가 형성될 영역에 제1 퓨즈용 도전막을 형성하는 단계;

   상기 제1 퓨즈용 도전막이 매립되도록 제2 층간절연막을 형성하는 단계;

   상기 제1 퓨즈용 도전막의 일측과 타측상의 제2 층간절연막을 선택적으로 제거하여 제1 및 제2 콘택홀을 각각 형성하는 단계;

   상기 제1 콘택홀을 통해 상기 제1 퓨즈용 도전막의 일측과 연결되는 제2 퓨즈용 도전막을 형성하는 단계; 및

   상기 제2 콘택홀을 통해 상기 제1 퓨즈용 도전막의 타측과 연결되는 제3 퓨즈용 도전막을 형성하는 단계

   를 포함하며, 상기 제1 내지 제3 퓨즈용 도전막이 퓨즈를 형성하는 반도체 장치의 제조방법.
6. 제 5 항에 있어서,

   상기 제3 퓨즈용 도전막을 덮을 수 있도록 제3 층간절연막을 형성하는 단계; 및

   상기 제1 내지 제3 퓨즈용 도전막상의 제3 층간절연막이 소정두께만 남도록 상기 제3 층간절연막을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
7. 제 6 항에 있어서,

   상기 제1 층간절연막 또는 제3 층간절연막은

   HDP막, USG막, BPSG막, PSG막 또는 HLD막중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
8. 제 5 항에 있어서,

   상기 제1 내지 제3 퓨즈용 도전막은,

   폴리실리콘막 또는 금속배선인 것을 특징으로 하는 반도체 장치의 제조방법.