KR0151425B1 - 반도체 소자의 본딩 패드 형성방법 - Google Patents

반도체 소자의 본딩 패드 형성방법 Download PDF

Info

Publication number
KR0151425B1
KR0151425B1 KR1019940037663A KR19940037663A KR0151425B1 KR 0151425 B1 KR0151425 B1 KR 0151425B1 KR 1019940037663 A KR1019940037663 A KR 1019940037663A KR 19940037663 A KR19940037663 A KR 19940037663A KR 0151425 B1 KR0151425 B1 KR 0151425B1
Authority
KR
South Korea
Prior art keywords
forming
film
insulating film
insulating layer
bonding pad
Prior art date
Application number
KR1019940037663A
Other languages
English (en)
Other versions
KR960026501A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037663A priority Critical patent/KR0151425B1/ko
Publication of KR960026501A publication Critical patent/KR960026501A/ko
Application granted granted Critical
Publication of KR0151425B1 publication Critical patent/KR0151425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 층간 제1절연막 상부에 제2절연막을 형성하는 단계; 예정된 금속배선의 역패턴 형상으로 상기 제2절연막을 패터닝하는 단계; 금속 콘택홀을 형성하는 단계; 전체구조 상부에 금속막 및 평탄화용 제3절연막을 형성하는 단계; 상기 제2절연막 표면이 노출될때까지 상기 제3절연막 및 금속막을 폴리싱하여 기판을 평탄화하는 단계; 전체구조 상부에 소자보호용 제4절연막을 형성하는 단계; 본딩패드 부위의 상기 질화막 및 제3절연막을 제거하는 단계를 포함하여 기판이 평탄화된 이후에 소자보호용 절연막을 형성하고 본딩패드를 형성하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법에 관한 것으로, 소자보호용 절연막에서 발생하는 크랙과 같은 문제점을 방지하여 반도체 소자의 신뢰성을 향상시키는 효과를 가져온다.

Description

반도체 소자의 본딩 패드 형성방법
제1도는 종래기술에 따라 본딩 패드가 형성된 상태의 단면도.
제2도 내지 제2e도는 본 발명의 일실시예에 따른 본딩 패드 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 고농도 불순물 이온주입영역
23 : 절연용 산화막 24 : 질화막
29 : 콘택홀 30 : 금속막
31 : 평탄화용 산화막 32 : 소자보호용 질화막
33 : 본딩패드
본 발명은 반도체 소자 제조 공정중 본딩(bonding) 패드(pad) 부위를 형성하는 방법에 관한 것이다.
일반적으로, 반도체 제조 공정은 금속배선 및 패시베이션 공정 이후에, 본딩을 위해 금속배선의 소정부위를 오픈시키는 본딩패드 형성 공정을 진행하게 된다.
제1도는 종래기술에 따라 본딩패드가 형성된 상태의 단면도로서, 고농도 불순물 이온주입영역(2)을 갖는 실리콘기판(1) 상에 절연용 산화막(3)을 형성하고, 사진식각법으로 콘택홀을 형성한 다음에 금속배선(4)을 형성하고, 플라즈마 화학기상증착법(PECVD)으로 소자보호용 질화막(5)을 형성한 후 금속배선(4)을 오픈시켜 본딩패드(6) 부위를 형성한다.
그러나, 상기와 같은 종래의 본딩패드 제조방법으로는 금속배선(4)과 보호막인 질화막(5) 및 절연용 산화막(3) 간의 단자(topology), 응력(stress)에 의해 질화막(5)에 크랙(crack)이 발생하여 반도체 소자의 신뢰성에 나쁜 영향을 주게되는 문제점이 있다.
따라서, 본 발명은 본딩패드 부위의 질화막에서 발생하는 크랙 현상을 원천적으로 방지하는 반도체 소자의 본딩패드 형성방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 층간 제1절연막 상부에 제2절연막을 형성하는 단계; 예정된 금속배선의 역패턴 형상으로 상기 제2절연막을 패터닝하는 단계; 금속 콘택홀을 형성하는 단계; 상기 제2절연막 표면이 노출될때까지 상기 제3절연막 및 금속막을 폴리싱하여 기판을 평탄화하는 단계; 전체구조 상부에 소자보호용 제4절연막을 형성하는 단계; 본딩패드 부위의 상기 제4절연막 및 제3절연막을 제거하는 단계를 포함하여 기판이 평탄화된 이후에 소자보호용 절연막을 형성하고 본딩패드를 형성하는 것을 특징으로 한다.
이하, 첨부된 도면 제2a 내지 제2e도를 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2e도는 본 발명의 일실시예에 따른 본딩패드 형성 공정도로서, 먼저, 제2a도에 도시된 바와 같이 고농도 불순물 이온주입영역(22)을 갖는 실리콘기판(21) 상에 절연용 산화막(23)을 형성한 다음에, 전체구조의 상부에 질화막(27)을 증착하고 사진식각법으로 이후에 형성될 금속배선의 역패턴(reversepattern) 형상으로 질화막(27)을 패터닝 한다. 이때, 상기 질화막(27) 식각시 과도식각을 진행하여 하부의 산화막(23)도 소정두께가 식각되도록 한다.
이어서, 제2b도와 같이 사진식각법으로 금속콘택을 위한 콘택홀(29)을 형성하여 고농도 불순물 주입영역(22)을 노출시키고 제2c도와 같이 전체구조의 상부에 소정의 금속막(30)과 평탄화용 산화막(31)을 차례로 형성한다. 이때, 상기 금속막(30)은 Al+Si+Cu 합금막 또는 전이금속막이 포함된 Al+Si+Cu 합금막을 사용하며, 상기 산화막(31)으로는 오존-TEOS 산화막 또는 플라즈마를 이용한 TEOS 산화막을 사용한다.
계속해서, 제2d도는 CMP(Chemical mechanical polishing) 방법으로 상기 질화막(27)이 노출될때까지 상기 평탄화용 산화막(31)과 금속막(30)을 폴리싱하여 질화막(27) 상부의 금속막(30)을 제거하면서 기판을 평탄화 한다.
끝으로, 제2e도는 전체구조의 상부에 플라즈마 화학기상증착법으로 질화막(32)을 증착한 다음에, 사진식각법으로 본딩패드(33) 부위의 상기 질화막(32)을 제거하고 노출된 본딩패드 부위의 산화막(31)을 건식 또는 습식 식각법으로 제거한다.
이상, 상기 설명과 같이 이루어지는 본 발명은 소자보호용 질화막을 기판이 평탄화된 상태에서 형성하고 본딩패드 형성 공정을 진행함으로써 소자보호용 질화막에서 발생하는 크랙과 같은 문제점을 방지하여 반도체 소자의 신뢰성을 향상시키는 효과를 가져온다.

Claims (6)

  1. 반도체 소자의 본딩 패드 형성방법에 있어서; 층간 제1절연막 상부에 제2절연막을 형성하는 단계; 예정된 금속배선의 역패턴 형상으로 상기 제2절연막을 패터닝하는 단계; 금속 콘택홀을 형성하는 단계; 전체구조 상부에 금속막 및 평탄화용 제3절연막을 형성하는 단계; 상기 제2절연막 표면이 노출될때까지 상기 제3절연막 및 상기 금속막을 폴리싱하여 기판을 평탄화하는 단계; 전체구조 상부에 소자보호용 제4절연막을 형성하는 단계; 및 본딩패드 부위의 상기 제4절연막 및 상기 제3절연막을 제거하는 단계를 포함하여 이루어진 반도체 소자의 본딩패드 형성방법.
  2. 제1항에 있어서; 상기 금속배선의 역패턴 형상으로 상기 제2절연막을 패터닝할 시, 상기 제2절연막을 과도식각하여 하부의 상기 제1절연막이 소정두께 식각되도록 하는 반도체 소자의 본딩패드 형성방법.
  3. 제1항에 있어서; 상기 제3절연막 및 상기 금속막의 폴리싱은 CMP(Chemical Mechanical Polishing)으로 이루어지는 반도체 소자의 본딩패드 형성방법.
  4. 제1항에 있어서; 상기 제2절연막 및 상기 소자보호용 제4절연막은 각각 질화막인 반도체 소자의 본딩패드 형성방법.
  5. 제1항에 있어서; 상기 평탄화용 제3절연막은 TEOS 산화막인 반도체 소자의 본딩패드 형성방법.
  6. 제1항에 있어서, 상기 제1절연막은 산화막인 반도체 소자의 본딩 패드 형성방법.
KR1019940037663A 1994-12-28 1994-12-28 반도체 소자의 본딩 패드 형성방법 KR0151425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037663A KR0151425B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 본딩 패드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037663A KR0151425B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 본딩 패드 형성방법

Publications (2)

Publication Number Publication Date
KR960026501A KR960026501A (ko) 1996-07-22
KR0151425B1 true KR0151425B1 (ko) 1998-12-01

Family

ID=19404089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037663A KR0151425B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 본딩 패드 형성방법

Country Status (1)

Country Link
KR (1) KR0151425B1 (ko)

Also Published As

Publication number Publication date
KR960026501A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6051508A (en) Manufacturing method of semiconductor device
US5585308A (en) Method for improved pre-metal planarization
US6040243A (en) Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
KR0138305B1 (ko) 반도체소자 배선형성방법
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US5328553A (en) Method for fabricating a semiconductor device having a planar surface
KR100482180B1 (ko) 반도체 소자 제조방법
KR100416596B1 (ko) 반도체 소자의 연결 배선 형성 방법
JPH079934B2 (ja) 半導体デバイスの製造方法
US6107188A (en) Passivation method for copper process
EP0534631B1 (en) Method of forming vias structure obtained
KR0179289B1 (ko) 금속배선 형성방법
US6025262A (en) Method of passivating semiconductor wafers
US6114235A (en) Multipurpose cap layer dielectric
KR20010004598A (ko) 반도체 소자의 게이트 형성방법
KR100529676B1 (ko) 듀얼 다마신 패턴을 형성하는 방법
KR0151425B1 (ko) 반도체 소자의 본딩 패드 형성방법
US6727172B1 (en) Process to reduce chemical mechanical polishing damage of narrow copper lines
KR100275136B1 (ko) 반도체장치의 폴리실리콘 플러그패드 형성 방법
KR100515380B1 (ko) 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법
US6815337B1 (en) Method to improve borderless metal line process window for sub-micron designs
KR100274974B1 (ko) 반도체소자의금속배선층제조방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR0155847B1 (ko) 반도체소자 배선형성방법
KR100223284B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee