CN110911353A - 形成导电互连线的方法 - Google Patents

形成导电互连线的方法 Download PDF

Info

Publication number
CN110911353A
CN110911353A CN201911236925.5A CN201911236925A CN110911353A CN 110911353 A CN110911353 A CN 110911353A CN 201911236925 A CN201911236925 A CN 201911236925A CN 110911353 A CN110911353 A CN 110911353A
Authority
CN
China
Prior art keywords
interconnection line
conductive
conductive interconnection
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911236925.5A
Other languages
English (en)
Inventor
刘冲
严强生
曹秀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911236925.5A priority Critical patent/CN110911353A/zh
Publication of CN110911353A publication Critical patent/CN110911353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种形成导电互连线的方法，包括：提供一衬底，所述衬底上形成有导电层；刻蚀所述导电层以得到导电互连线；对形成有所述导电互连线的半导体器件执行湿法清洗工艺；执行烘烤工艺以及执行氧化工艺。在本发明中，执行湿法清洗工艺之后，增加烘烤工艺和氧化工艺，其中，所述烘烤工艺可以去除湿法清洗工艺后所述导电互连线表面的水汽，所述氧化工艺可以使得所述导电互连线的表面生长出致密的氧化膜，避免了所述导电互连线与残留的刻蚀副产物发生反应的情况，从而避免了导电互连线的腐蚀缺陷的情况，提高了产品的良率和产品的可靠性。

Description

形成导电互连线的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种形成导电互连线的方法。
背景技术
半导体制造工艺中，导电层在执行干法刻蚀工艺并得到导电互连线之后，会采用湿法清洗工艺来清洗干法刻蚀工艺产生的副产物(例如氯气、氯化合物、氟化物等等)。
但是湿法清洗工艺之后，导电互连线容易产生腐蚀缺陷，导电互连线的腐蚀缺陷会严重影响产品的良率，甚至会造成产品直接报废。
发明内容
本发明的目的在于提供一种形成导电互连线的方法，以解决导电互连线被残留的刻蚀副产物腐蚀的问题。
为解决上述技术问题，一种形成导电互连线的方法，其特征在于，包括：
提供一衬底，所述衬底上形成有导电层；
刻蚀所述导电层以得到导电互连线；
对形成有所述导电互连线的半导体器件执行湿法清洗工艺；
对形成有所述导电互连线的半导体器件执行烘烤工艺；以及
对所述导电互连线执行氧化工艺。
可选的，在所述形成导电互连线的方法中，执行烘烤工艺的温度为150℃～300℃。
可选的，在所述形成导电互连线的方法中，执行烘烤工艺的时间为60s～90s。
可选的，在所述形成导电互连线的方法中，利用氮气、联氨、氩气和二氧化碳中的至少一种与氧气的混合气体进行所述氧化工艺。
可选的，在所述形成导电互连线的方法中，所述氧气在所述混合气体中的占比为60％～95％。
可选的，在所述形成导电互连线的方法中，执行氧化工艺的时间为30s～50s。
可选的，在所述形成导电互连线的方法中，执行所述氧化工艺后，所述导电互连线的表面形成氧化膜。
可选的，在所述形成导电互连线的方法中，利用干法刻蚀工艺刻蚀所述导电层。
可选的，在所述形成导电互连线的方法中，所述干法刻蚀工艺产生的副产物包括氯气、含氯化合物和含氟化合物中的至少一种。
可选的，在所述形成导电互连线的方法中，所述导电层的材质为铝。
综上，本发明提供一种形成导电互连线的方法，包括：提供一衬底，所述衬底上形成有导电层；刻蚀所述导电层以得到导电互连线；对形成有所述导电互连线的半导体器件执行湿法清洗工艺；执行烘烤工艺；以及执行氧化工艺。在本发明中，执行湿法清洗工艺之后，增加烘烤工艺和氧化工艺，其中，所述烘烤工艺可以去除湿法清洗工艺后所述导电互连线表面的水汽，所述氧化工艺可以使得所述导电互连线的表面生长出致密的氧化膜，避免了所述导电互连线与残留的刻蚀副产物发生反应的情况，从而避免了导电互连线的腐蚀缺陷的情况，提高了产品的良率和产品的可靠性。
附图说明
图1是本发明实施例的形成导电互连线的方法流程图；
图2-图4是本发明实施例的形成导电互连线的方法的中各步骤所形成的半导体结构的示意图；
其中，附图标记说明：
100-衬底，110-导电层，111-导电互连线，112-氧化膜。
具体实施方式
以下结合附图和具体实施例对本发明提出的形成导电互连线的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
发明人研究发现，在采用湿法清洗工艺清洗导电互连线之后，由于湿法清洗工艺以及后续导电互连线上的介电层的沉积工艺需要一定的时间，再加上导电互连线属性较活泼，所以裸露在空气中及潮湿的环境中的导电互连线很容易与残留的刻蚀副产物发生反应，从而造成导电互连线的腐蚀缺陷，导电互连线的腐蚀缺陷会严重影响产品的良率，甚至会造成产品直接报废。
本发明提供一种形成导电互连线的方法，参考图1，图1是本发明实施例的形成导电互连线的方法流程图，所述形成导电互连线的方法包括：
S10：提供一衬底，所述衬底上形成有导电层；
S20：刻蚀所述导电层以得到导电互连线；
S30：对形成有所述导电互连线的半导体器件执行湿法清洗工艺；
S40：对形成有所述导电互连线的半导体器件执行烘烤工艺；以及
S50：对所述导电互连线执行氧化工艺。
进一步的，参考图2-图4，图2-图4是本发明实施例的形成导电互连线的方法的中各步骤所形成的半导体结构的示意图。
首先，如图1所示，提供一衬底100，所述衬底100上形成有导电层110，具体的，所述衬底100并不局限于单晶硅、多晶硅、非晶硅这一类的衬底，通常还可以是位于导电层下的介电层，所述介电层的材质可以是二氧化硅(SiO2)、氮化硅(Si3N4)等。在本实施例中，通过溅射工艺形成所述导电层110，本申请对所述导电层110的形成工艺不作限定，可以是本领域技术人员公知的其他工艺。所述导电层110的厚度可以为
Figure BDA0002305138620000031
所述导电层110的材质通常是金属，例如铝、铜等等，在本实施例中，所述导电层110的材质为铝，由金属铝制成的导电层的电阻率较低，可以有效降低后续形成的集成电路的电阻，同时也方便于后续的刻蚀以形成导电互连线。
然后，如图2所示，刻蚀所述导电层110以得到导电互连线111，具体的，利用干法刻蚀工艺刻蚀所述导电层110，同时，通入氯气(Cl2)、三氯化硼(BCl3)、三氟甲烷(CHF3)及氮气(N2)等气体参与所述干法刻蚀工艺，所述干法刻蚀工艺产生的副产物包括氯气、含氯化合物和含氟化合物的至少一种，所以所述导电互连线111的表面通常会残留氯气、氟离子、氯离子的至少一种。在本实施例中，在刻蚀所述导电层110之前，可以在所述导电层110上形成一抗反射层和一光刻胶层，对表面形成有抗反射层的所述导电层110进行刻蚀之前，先曝光所述光刻胶层以得到图案化的光刻胶层，然后干法刻蚀所述抗反射层和所述导电层110以将图案化的光刻胶层上的图案转印至所述导电层110上，其中，抗反射层能够增强光刻胶层曝光的效率，提高了产品良率。在将图案化的光刻胶层上的图案转印至所述导电层110上之后还包括去除剩余的光刻胶层的步骤，通常利用灰化工艺去除剩余的光刻胶层以及利用湿法清洗工艺去除刻蚀及灰化工艺步骤的副产物；此外，剩余的抗反射层通常可以保留，不需要去除。
接着，对形成有所述导电互连线111的半导体器件执行湿法清洗工艺，在本实施例中，所述湿法清洗工艺中可以采用氟系药液作为清洗液，清洗液可以包括(CH3)2SO，NH4F，HF和H20，其中，(CH3)2SO的质量百分比为60wt％～75wt％；NH4F的质量百分比为0.5wt％～1.5wt％；HF的质量百分比为0.01wt％～0.1wt％；H2O的质量百分比为20wt％～40wt％，例如，可以选用如下配比的清洗液，所述清洗液的各组成物的质量百分比为：(CH3)2SO为68.5wt％，NH4F为1wt％，HF为0.05wt％，H2O为30wt％。在本实施例中，在执行湿法清洗工艺之后，可能会残留清洗溶剂的水汽，同时可能会因为清洗不彻底而造成仍然有刻蚀工艺中的刻蚀副产物残留(例如氯气、氟离子、氯离子等)，残留的刻蚀副产物在潮湿的环境可以与所述导电互连线(活泼金属)发生反应从而不断地腐蚀所述导电互连线，其中，以氯气为例，氯气和水反应能够生成氯化氢和水，化学反应方程式为：2Cl2+2H20＝4HCl+O2，其中，溶于水的氯化氢可以看作是盐酸，盐酸能够与所述导电互连线发生反应生成AlCl3，化学反应方程式为：6HCl+2Al＝2AlCl3+3H2，进一步的，生成的AlCl3还可能与水继续发生反应，化学反应方程式为：AlCl3+3H20＝Al(OH)3+3HCl，HCl又可以和Al发生反应，所以造成裸露在空气中所述导电互连线111在潮湿的环境下不断地被残留的刻蚀副产物腐蚀，从而造成半导体器件产品不合格甚至报废的严重后果。
进一步的，对形成有所述导电互连线111的半导体器件执行烘烤工艺，具体的，执行烘烤工艺的温度为150℃～300℃，执行烘烤工艺的时间为60s～90s，在湿法清洗工艺之后执行所述烘烤工艺可以去除湿法清洗工艺后所述导电互连线111表面的水汽，消除所述导电互连线111受周围的潮湿环境的影响，避免了导电互连线被残留的刻蚀副产物腐蚀的情况。
最后，对所述导电互连线111执行氧化工艺，具体的，利用氮气、联氨(N2H2)、氩气和二氧化碳等气体的至少一种与氧气的混合气体进行所述氧化工艺，所述氧气在所述混合气体中的占比为60％～95％，所述氮气、联氨(N2H2)、氩气和二氧化碳等气体可以看作是参与该氧化反应的绝缘气体，执行氧化工艺的时间为30s～50s，如图4所示，执行所述氧化工艺后，所述导电互连线111的表面形成氧化膜112。所述氧化工艺可以使得所述导电互连线的表面生长出致密的氧化膜112，所述导电互连线111为金属铝，对铝进行氧化，可以在所述导电互连线111的表面形成致密的Al2O3薄膜(钝化层)，避免了所述导电互连线111与残留的刻蚀副产物发生反应的情况，从而进一步避免了导电互连线111产生腐蚀缺陷的情况，提高了产品的良率和产品的可靠性。
综上，本发明提供一种形成导电互连线的方法，包括：提供一衬底，所述衬底上形成有导电层；刻蚀所述导电层以得到导电互连线；对形成有所述导电互连线的半导体器件执行湿法清洗工艺；执行烘烤工艺；以及执行氧化工艺。在本发明中，执行湿法清洗工艺之后，增加烘烤工艺和氧化工艺，其中，所述烘烤工艺可以去除湿法清洗工艺后所述导电互连线表面的水汽，所述氧化工艺可以使得所述导电互连线的表面生长出致密的氧化膜，避免了所述导电互连线与残留的刻蚀副产物发生反应的情况，从而避免了导电互连线的腐蚀缺陷的情况，提高了产品的良率和产品的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种形成导电互连线的方法，其特征在于，包括：
提供一衬底，所述衬底上形成有导电层；
刻蚀所述导电层以得到导电互连线；
对形成有所述导电互连线的半导体器件执行湿法清洗工艺；
对形成有所述导电互连线的半导体器件执行烘烤工艺；以及
对所述导电互连线执行氧化工艺。
2.如权利要求1所述的形成导电互连线的方法，其特征在于，执行烘烤工艺的温度为150℃～300℃。
3.如权利要求1所述的形成导电互连线的方法，其特征在于，执行烘烤工艺的时间为60s～90s。
4.如权利要求1所述的形成导电互连线的方法，其特征在于，利用氮气、联氨、氩气和二氧化碳中的至少一种与氧气的混合气体进行所述氧化工艺。
5.如权利要求1所述的形成导电互连线的方法，其特征在于，所述氧气在所述混合气体中的占比为60％～95％。
6.如权利要求1所述的形成导电互连线的方法，其特征在于，执行氧化工艺的时间为30s～50s。
7.如权利要求1所述的形成导电互连线的方法，其特征在于，执行所述氧化工艺后，所述导电互连线的表面形成氧化膜。
8.如权利要求1所述的形成导电互连线的方法，其特征在于，利用干法刻蚀工艺刻蚀所述导电层。
9.如权利要求8所述的形成导电互连线的方法，其特征在于，所述干法刻蚀工艺产生的副产物包括氯气、含氯化合物和含氟化合物中的至少一种。
10.如权利要求1所述的形成导电互连线的方法，其特征在于，所述导电层的材质为铝。
CN201911236925.5A 2019-12-05 2019-12-05 形成导电互连线的方法 Pending CN110911353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911236925.5A CN110911353A (zh) 2019-12-05 2019-12-05 形成导电互连线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911236925.5A CN110911353A (zh) 2019-12-05 2019-12-05 形成导电互连线的方法

Publications (1)

Publication Number Publication Date
CN110911353A true CN110911353A (zh) 2020-03-24

Family

ID=69822567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911236925.5A Pending CN110911353A (zh) 2019-12-05 2019-12-05 形成导电互连线的方法

Country Status (1)

Country Link
CN (1) CN110911353A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517219A (zh) * 2020-04-09 2021-10-19 中国科学院微电子研究所 金属刻蚀后防止金属腐蚀的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2105107A (en) * 1981-07-24 1983-03-16 Hitachi Ltd Semiconductor device and fabrication method thereof
US20020192940A1 (en) * 2001-06-15 2002-12-19 Shyh-Dar Lee Method for forming selective protection layers on copper interconnects
US20060063365A1 (en) * 2004-09-23 2006-03-23 Wang Chung Y Aluminum cap for reducing scratch and wire-bond bridging of bond pads
JP2008311586A (ja) * 2007-06-18 2008-12-25 Omron Corp アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
CN101866822A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(上海)有限公司 防止铝焊盘腐蚀的方法以及铝焊盘的制作工艺
CN103928360A (zh) * 2014-04-11 2014-07-16 武汉新芯集成电路制造有限公司 提高焊接垫性能的工艺
CN104900481A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 清洗焊盘的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2105107A (en) * 1981-07-24 1983-03-16 Hitachi Ltd Semiconductor device and fabrication method thereof
US20020192940A1 (en) * 2001-06-15 2002-12-19 Shyh-Dar Lee Method for forming selective protection layers on copper interconnects
US20060063365A1 (en) * 2004-09-23 2006-03-23 Wang Chung Y Aluminum cap for reducing scratch and wire-bond bridging of bond pads
JP2008311586A (ja) * 2007-06-18 2008-12-25 Omron Corp アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
CN101866822A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(上海)有限公司 防止铝焊盘腐蚀的方法以及铝焊盘的制作工艺
CN104900481A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 清洗焊盘的方法
CN103928360A (zh) * 2014-04-11 2014-07-16 武汉新芯集成电路制造有限公司 提高焊接垫性能的工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517219A (zh) * 2020-04-09 2021-10-19 中国科学院微电子研究所 金属刻蚀后防止金属腐蚀的方法

Similar Documents

Publication Publication Date Title
TWI535827B (zh) Etching liquid composition and etching method
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
US6399552B1 (en) Aqueous cleaning solution for removing contaminants surface of circuit substrate cleaning method using the same
JP2009152243A (ja) 半導体装置の製造方法
JP2004133384A (ja) レジスト用剥離剤組成物及び半導体装置の製造方法
CN107078043A (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
TW201313879A (zh) 用於金屬互連體之蝕刻劑以及使用其以製備液晶顯示元件的方法
CN110911353A (zh) 形成导电互连线的方法
JP4326928B2 (ja) フォトレジスト残渣除去液組成物及び該組成物を用いる半導体回路素子の製造方法
TWI632254B (zh) 用於金屬層的蝕刻劑組合物，用於使用該組合物蝕刻銅基金屬層的方法，用於製作用於液晶顯示裝置的陣列基板的方法及使用該方法製作的用於液晶顯示裝置的陣列基板
JP2005302897A (ja) ハードエッチングマスクの除去方法および半導体装置の製造方法
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
JP2020516050A (ja) プラチナパターニングのための犠牲層
JP4408830B2 (ja) 半導体装置の製造方法
JP2006228986A (ja) 半導体装置の製造方法
JP4646346B2 (ja) 電子デバイスの製造方法
CN102569023B (zh) 一种减少金属腐蚀的清洗方法
TWI810113B (zh) 半導體元件的製造方法
CN115799172B (zh) 金属互连线及其制造方法
JP4758187B2 (ja) フォトレジスト残渣及びポリマー残渣除去液
KR101403746B1 (ko) 질화막 식각액 조성물 및 이를 이용하는 질화막의 식각방법
CN110885979B (zh) 一种缓释型硅斑蚀刻剂
US20100167538A1 (en) Method for removing native oxide remaining on a surface of a semiconductor device during manufacturing
WO2024082322A1 (zh) 集成电路制造用的硬掩膜结构以及集成电路器件制造方法
TW554389B (en) Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324