JP3820696B2

JP3820696B2 - 半導体集積回路及びその製造方法

Info

Publication number: JP3820696B2
Application number: JP22583497A
Authority: JP
Inventors: 益志滝
Original assignee: ユー・エム・シー・ジャパン株式会社
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 2006-09-13
Anticipated expiration: 2017-08-07
Also published as: JPH1154610A

Description

【０００１】
【産業上の利用分野】
本発明は、フィールドシールド素子分離構造を有する半導体集積回路及びその製造方法に関するものであり、特に、素子分離構造の端部の保護用側壁を従来の傾斜面からほぼ垂直面に近づけることにより、精度と素子特性の向上を図ったフィールドシールド素子分離方式の半導体集積回路及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路では、隣接素子間を電気的に分離する必要があるが、この素子分離方式の一つとしてフィールドシールド素子分離方式が広く適用されている。このフィ−ルドシ−ルド素子分離方式の半導体集積回路について、従来の製造工程を、図３を参照しながら説明する。
【０００３】
まず、（Ａ）に示すように、半導体板１０１上にフィ−ルドシ−ルド素子分離構造のゲ−ト絶縁膜となる酸化膜１０２' を形成し、続いて、フィ−ルドシ−ルド素子分離構造のゲ−ト電極となる導電膜として、例えば、ポリシリコン膜１０３' を積層し、引続き、ゲート電極上面部の保護を目的とした層間絶縁膜となる酸化膜１０４' を積層する。
【０００４】
次に、（Ｂ）に示すように、公知のフォトリソグラフィ−技術を用いて、フィ−ルドシ−ルド素子分離領域だけにレジストパタ−ン１０５を選択的に形成し、このレジストパタ−ン１０５をマスクとして酸化膜１０４' に対してドライエッチングを行うことにより、（Ｃ）に示すように、電極保護の層間絶縁膜１０４を形成する。
【０００５】
更に、（Ｃ）に示すように、レジストパタ−ン１０５をマスクとして使用するか、あるいは、レジストパタ−ン１０５の除去後に上記ドライエッチングで形成された電極保護の層間絶縁膜１０４をマスクとして使用することにより、下層のポリシリコン膜１０３' をドライエッチングすることにより、ゲ−ト電極１０３を形成する。
【０００６】
この段階では、フィ−ルドシ−ルド素子分離構造のゲ−ト電極１０３を構成する多結晶ポリシリコン膜の側面が露出していて、他の導電層と短絡したり、特性が不安定になったりするおそれがある。この露出した側面を保護するために、これを覆う絶縁物のサイドウォールやスペーサなどと称される保護用側壁が形成される。まず、（Ｄ）に示すように、基板の全面に適宜な層間絶縁膜、例えば、酸化膜１０６' を化学気相成長法などにより形成する。
【０００７】
次に、（Ｅ）に示すように、公知のエッチバック法を用いて全面に対して異方特性のドライエッチングを行うことにより、ゲート電極１０３の側面部のみに選択的にかつ自己整合的に酸化膜の保護用側壁１０６を形成する。
【０００８】
上記図３に示す各工程が従来のフィ−ルドシ−ルド素子分離構造の製造工程であり、この後、フィ−ルドシ−ルド素子分離構造によって囲まれた素子能動領域内に、トランジスタなどの素子が形成される。なお、上記素子分離構造では、ゲート電極１０３に電圧が印加され、このゲート電極の下方の電位を固定することにより、フィールドシールド素子分離が行われる。
【０００９】
【発明が解決しようとする課題】
上記従来技術のフィ−ルドシ−ルド素子分離構造では、ゲート電極の側壁の保護と安定化のために、これを酸化膜の保護用側壁で覆う構造が採用されている。このため、図３の（Ｅ）に示すように、フォトリソグラフィ−技術によって形成されるレジストパタ−ンの寸法、いわゆる素子分離幅に相当する寸法Ｗ１は保護用側壁の寸法Ｄ１０６が加算された仕上りとなる。この結果、素子能動領域幅Ｗ２は、レジストパタ−ン形成（設計値）Ｗ１よりもＤ１０１だけ短縮されることになり、微細化に対する大きな障害の一つになっていた。
【００１０】
また、上記保護用側壁の仕上り形状は順テ−パ−形状を呈することになる。この結果、図４に例示するように、素子能動領域部にパタ−ン形成を行う際に、反射光によるハレ−ションが発生し、このハレーションによってレジストパタ−ンのノッチングが発生するという問題があった。すなわち、レチクル１１０の透過領域を透過した露光光１１１は、シ−ルドシ−ルド素子分離領域上では、レジスト１０７を透過して最上層絶縁膜１０４に垂直に入射し、垂直に反射される。また、レチクル１１０の透過領域を透過した露光光１１１は、素子能動領域上ではシリコン基板１０１上に形成された酸化膜１０２に垂直に入射し、垂直に反射される。
【００１１】
これに対して、レチクル１１０の透過領域を透過して保護用側壁１０６に入射した露光光１１１は、この保護用側壁１０６で反射されて反射光１１２となり、本来未露光状態に保たれなければならない領域に入射し、この領域を露光させてしまう。このハレ−ションによってレジストパタ−ンのノッチング（細りや欠け）が生じるという問題があった。
【００１２】
従って、本発明の目的は、フィールドシールド素子分離構造の端部に対する保護用側壁による素子能動領域幅の短縮と、ハレ−ションによるノッチングの発生を有効に防止できる半導体集積回路及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記従来技術の課題を解決する本発明の半導体集積回路は、半導体基板上に形成された絶縁膜と、この絶縁膜の上に形成されかつ所定電位に保持される導電膜とから成るフィールドシールド素子分離構造を備えた半導体集積回路であって、上記フィールドシールド素子分離構造の端部は逆テーパー形状（アンダ−カット形状）を呈すると共に、この逆テーパー形状の端部の内部を満たしかつほぼ垂直な端面を有する保護用側壁が形成されている。
【００１４】
【発明の実施の形態】
本発明の好適な実施の形態によれば、上記逆テーパー形状が上記半導体基板に対して４５°〜８５°の範囲内の角度を有している。本発明の更に他の好適な実施の形態によれば、上記導電膜がポリシリコン膜や、アモルファスシリコン膜から成っている。
【００１５】
上記本発明の半導体集積回路の好適な製造方法によれば、フィ−ルドシ−ルド素子分離構造の形成時のドライエッチングによって、この素子分離構造に逆テーパー形状（アンダ−カット形状）の端部を生じさせる。次に、基板の全面に絶縁膜を形成したのち、異方性を有するドライエッチングを行うことにより、上記逆テーパー形状の端部の内部を満たすと共にほぼ垂直な端面を有する保護用側壁を自己整合的に形成する。
【００１６】
【実施例】
図１は、本発明の一実施例のフィールドシールド素子分離構造を有する半導体集積回路を製造する際の各工程を説明するための断面図である。
【００１７】
まず、（Ａ）に示すように、半導体基板１上に、フィ−ルドシ−ルド素子分離構造のゲ−ト絶縁膜を形成するための酸化膜２' を、厚さ数百Å、例えば、５００Åで形成する。続いて、フィ−ルドシ−ルド素子分離構造のゲ−ト電極形成用の導電膜として、ポリシリコン膜や、アモルファスシリコン膜からなる導電膜３' を厚さ数千Å、例えば１５００Åで形成する。更に、ゲート電極の上方の分離絶縁用の絶縁膜を形成するための絶縁膜４' を、例えば低圧化学気相成長法等により数千Ａ、例えば２０００Åの膜厚で形成する。
【００１８】
次に、（Ｂ）に示すように、基板の全面にレジストを形成したのち、公知のフォトリソグラフィ−技術を用いて、素子能動領域部を囲むフィ−ルドシ−ルド素子分離領域のみに選択的にレジストパタ−ン５を形成する。
【００１９】
続いて、（Ｃ）に示すように、上記レジストパタ−ン５をマスクとして、絶縁膜４' と導電膜３' のそれぞれに対してドライエッチングを行うことにより、絶縁膜４とゲ−ト電極３とを形成する。ただし、このドライエッチングは、従来方法における異方性を有する垂直状のエッチングとは異なり、素子分離領域の端部に逆テ−パ−形状（アンダ−カット形状）を生じさせるエッチング条件のもとで行われる。このアンダ−カット形状は、次に行う絶縁膜の被覆性を考慮し、図２の（Ａ）に示すように、角度θを４５°〜８５°の範囲内の適宜な値に設計される。
【００２０】
上記逆テ−パ−形状を生じさせるエッチングは、例えば、ＣＦ₄＋Ｏ₂＋Ａｒや、ＣＨＦ₃＋ＣＦ₄＋Ａｒなどの組成のガスを使用して1.5Torr 、400Wのエッチングの条件のもとに行われる。ただし、上記エッチングの条件は、エッチング装置に応じて異なるため、エッチング装置に合わせてガス圧や電力を適宜な値に変更される。
【００２１】
なお、素子形成領域内の基板表面の酸化膜２' は、この表面をエッチング時の損傷から保護するために除去されず、最終段階のゲート酸化膜の形成時にバッファード弗酸などを用いて除去される。
【００２２】
次に、素子分離領域の端部のアンダ−カット形状の形成が終了すると、図１の（Ｄ）に示すように、レジストパタ−ン５が除去され、ゲ−ト電極３の側壁に保護絶縁膜を形成するために、まず、基板の全面に絶縁膜６' が形成される。この絶縁膜は、例えば、低圧の化学気相成長法による酸化膜や窒化膜から成る。
【００２３】
図２の（Ｂ）に示すように、絶縁膜６' の厚さＴ１としては、アンダ−カット状態のフィ−ルドシ−ルド端部の形状や被覆性などを考慮し、素子分離領域の端部の食込み幅Ｄ１に対して1.2 倍〜３倍程度の範囲内の適宜な値に設定される。
【００２４】
なお、上記膜厚Ｔ１の設定値に幅があるのは、これが本実施例において得られた数値のためである。この膜厚Ｔ１としては、少なくとも、絶縁膜６' の下端部Ｐ１がフィ−ルドシ−ルド素子分離パタ−ン上端部Ｐ２の直下よりも素子能動領域側に位置するという条件を満たしている限り、上記膜厚の範囲内に限定されない。これは、アンダーカットを生ぜしめた側壁部へのＣＶＤ膜のカバレージは平坦部とは等しくはならず、多少薄めに（0.9 倍から0.95倍程度) 形成されることと、大幅に( 厚く) 形成した場合にはオーバーハング形状が悪化し、所望の埋め込み状態の側壁が形成できないことが実験的に判明しているからである。
【００２５】
再び図１を参照すれば、（Ｅ）に示すように、基板の全面に対して異方性のドライエッチングを行い、ゲート電極３の上に形成されている上部保護絶縁膜４を露出させる。この際、素子能動領域上の絶縁膜６' は、エッチングされて消滅するが、アンダ−カット形状部には自己整合的に絶縁膜が残存し、ほぼ垂直形状から成る保護用側壁６が形成される。
【００２６】
【効果】
以上詳細に説明したように、本発明の半導体集積回路は、素子分離構造に対する保護用側壁が素子能動領域内に突出する代わりに、この素子分離構造の逆テーパー形状の端部の下部に食い込んだ形状となる。この結果、この保護用側壁による素子能動領域の幅の短縮が生じなくなり、回路の微細化に悪影響を及ぼすことがなくなる。
【００２７】
また、保護用側壁の形状は、従来の順テ−パ−形状とは異なり、ほぼ垂直の状となる。この結果、後続の製造工程において基板上にレジストを塗布して露光を行う際に、保護用側壁からの反射によるハレ−ションとこれに伴うノッチングの発生が有効に防止される。この結果、レジストパタ−ンの細りや部分的な欠落などが発生しない。さらに、寸法精度も向上し、良好な素子特性を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体集積回路の製造方法のうち、フィールドシールド素子分離構造を製造するための各工程を説明する断面図である。
【図２】上記製造工程におけるフィールドシールド素子分離構造の端部を拡大して示す断面図である。
【図３】従来の半導体集積回路の製造方法のうち、フィールドシールド素子分離構造を製造するための各工程を説明する断面図である。
【図４】上記従来の半導体集積回路の問題点の一つを説明するための断面図である。
【符号の説明】
１半導体基板
２' フィ−ルドシ−ルド素子分離構造のゲ−ト酸化膜を形成するための酸化膜
３フィ−ルドシ−ルド素子分離構造のゲート電極
４フィールドシールド素子分離構造の上層保護絶縁膜
５レジストパタ−ン
6 ' 絶縁膜
6 フィールドシールド素子分離構造の端部に対する保護用側壁

Claims

半導体基板上に形成された絶縁膜と、この絶縁膜の上に形成されかつ所定電位に保持される導電膜とから成るフィールドシールド素子分離構造を備えた半導体集積回路において、
前記フィールドシールド素子分離構造の端部は逆テーパー形状を呈すると共に、この逆テーパー形状の端部の内部を満たしかつほぼ垂直な端面を有する保護用側壁が形成されたことを特徴とする半導体集積回路。
請求項１において、
前記逆テーパー形状は、前記半導体基板に対して４５°〜８５°の範囲内の角度を有することを特徴とする半導体集積回路。
請求項１又は２において、
前記導電膜は、ポリシリコン膜、またはアモルファスシリコン膜から成ることを特徴とする半導体集積回路。
半導体基板上に形成された絶縁膜と、この絶縁膜の上に形成されかつ所定電位に保持される導電膜とから成るフィールドシールド素子分離構造を備えた半導体集積回路の製造方法において、
前記フィ−ルドシ−ルド素子分離構造を形成する際に、ドライエッチングによってこのフィールドシールド素子分離構造に逆テーパー形状の端部を形成し、
次に、基板の全面に絶縁膜を形成したのち、異方性を有するドライエッチングを行うことにより、上記逆テーパー形状の端部の内部を満たすと共にほぼ垂直な端面を有する保護用側壁を自己整合的に形成することを特徴とする半導体集積回路の製造方法。