CN112053948A - 氧化膜的工艺方法 - Google Patents
氧化膜的工艺方法 Download PDFInfo
- Publication number
- CN112053948A CN112053948A CN202010894030.7A CN202010894030A CN112053948A CN 112053948 A CN112053948 A CN 112053948A CN 202010894030 A CN202010894030 A CN 202010894030A CN 112053948 A CN112053948 A CN 112053948A
- Authority
- CN
- China
- Prior art keywords
- oxide film
- etching
- oxide
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000008569 process Effects 0.000 title claims abstract description 20
- 230000003647 oxidation Effects 0.000 title claims description 6
- 238000007254 oxidation reaction Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 55
- 239000010410 layer Substances 0.000 description 52
- 230000006872 improvement Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Non-Volatile Memory (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种氧化膜的工艺方法，对于刻蚀后氧化膜的形貌进行修正，在对半导体基板上的氧化膜刻蚀完成之后，对氧化膜进行离子注入和湿法腐蚀然后淀积一层修正氧化层，再对修正氧化层进行刻蚀。本发明通过一定角度和剂量的离子注入和湿法腐蚀可以有效改善氧化膜侧壁内凹的问题，再通过淀积修正氧化层及刻蚀的方法使内凹的氧化层侧壁，使其恢复垂直的形貌，离子注入,湿法腐蚀及修正氧化层的淀积及刻蚀均对氧化膜侧壁内凹的问题具有改善的作用。
Description
技术领域
本发明涉及半导体集成电路器件制造工艺领域，特别是指一种制造工艺中的氧化膜的工艺方法。
背景技术
氧化膜在半导体制造工艺中具有非常重要的作用，一方面氧化膜是非常好的绝缘体，能在半导体器件中充当绝缘介质，比如充当栅介质层或者是其实需要进行电性隔离的绝缘层，或者是在电容中充当介质层，或者是由于自身稳定的性质可以充当保护层。同时氧化膜在硅工艺中又非常容易形成，可以通过干氧氧化或者湿氧氧化等工艺来制作。
半导体工艺中通常伴随着刻蚀，在半导体制造过程中，经常遇到氧化层刻蚀不直，造成内凹结构的问题，如图1所示的剖面图，图中1是衬底，2是衬垫氧化层或者是栅氧化层，3是多晶硅层，4是氧化层(本实施例包含有层2,3，实际可有可无)，在经过刻蚀工艺后，或形成内凹的形态，即刻蚀完成的氧化层的侧壁不是理想的直上直下的垂直的结构，而是从上至下逐渐内收。一种氧化膜的制备工艺如图2及图3所示，图2中包括在硅衬底1上依次形成有衬垫氧化层2、多晶硅层3以及氮化硅硬掩膜层5，使用光刻胶6对氮化硅硬掩模层5进行光刻及刻蚀之后图案转移，形成了带角度的硬掩模层，对该结构进行氧化层填充之后，去除氮化硅硬掩模层，所得的氧化层形成了如图1所示的内凹结构，这种内凹结构对后续的制造有不利影响。
发明内容
本发明所要解决的技术问题在于提供一种氧化膜的工艺方法，能修复传统氧化膜刻蚀工艺后氧化膜侧壁内凹的问题。
为解决上述问题，本发明所述的氧化膜的工艺方法，对于刻蚀后氧化膜的形貌进行修正，在对半导体基板上的氧化膜刻蚀完成之后，对氧化膜进行离子注入和湿法腐蚀，然后淀积一层修正氧化层，再对修正氧化层进行刻蚀。
进一步的改进是，所述的半导体基板为硅衬底，所述半导体基板与氧化膜之间还能形成有衬垫氧化层和/或多晶硅层。
进一步的改进是，所述的对氧化膜进行离子注入是可带角度的离子注入，注入角度为0～30度。
进一步的改进是，所述的对氧化膜进行离子注入，注入的杂质为Si，或者是As,注入的能量、剂量可调。
进一步的改进是，所述的离子注入的剂量为3E15cm-2，注入能量为60keV。
进一步的改进是，所述的湿法腐蚀使用的酸为缓冲氧化硅腐蚀液BOE，腐蚀时间为1分钟。
进一步的改进是，所述淀积的修正氧化层的厚度为
进一步的改进是，所述的对修正氧化膜进行刻蚀，是刻蚀掉位于半导体基板表面上的修正氧化膜，以及氧化膜顶部的修正氧化膜。
进一步的改进是，所述的氧化膜在刻蚀完成之后，其侧壁具有内凹的形貌，从顶部到底部逐渐内收；通过离子注入以及修正氧化膜的刻蚀对氧化膜的侧壁形貌进行修复，达到恢复垂直的效果。
本发明所述的氧化膜的工艺方法，通过一定角度和剂量的离子注入和湿法腐蚀可以有效改善氧化膜侧壁内凹的问题，再通过淀积修正氧化层及刻蚀的方法使内凹的氧化层侧壁，使其恢复垂直的形貌，离子注入，湿法腐蚀及修正氧化层的淀积及刻蚀均对氧化膜侧壁内凹的问题具有改善的作用。
附图说明
图1是氧化膜刻蚀后其侧壁内凹的示意图，其侧壁非理想的垂直形貌，而是与衬底平面具有非90度的夹角。
图2是衬底上淀积有各层薄膜的示意图。
图3是通过光刻胶定义刻蚀的硬掩模的示意图。
图4是本发明氧化膜刻蚀完成之后进行离子注入的示意图。
图5是离子注入和湿法腐蚀之后淀积修正氧化层的示意图。
图6是修正氧化层刻蚀之后的示意图。
附图标记说明
1是半导体基板(衬底)，2是衬垫氧化层或者栅氧化层，3是多晶硅层，4是氧化膜，5是氮化硅硬掩模层，6是光刻胶，7是修正氧化层。
具体实施方式
本发明所述的氧化膜的工艺方法，针对常规的氧化膜刻蚀工艺刻蚀后氧化膜侧壁内凹的问题，对于刻蚀后氧化膜的形貌进行修正，主要的方法是，在对半导体基板上的氧化膜刻蚀完成之后，对氧化膜进行离子注入和湿法腐蚀，然后淀积一层修正氧化层，再对修正氧化层进行刻蚀。
一般地，所述的半导体基板1为硅衬底，本发明实施例中在半导体基板与氧化膜之间还形成有衬垫氧化层2和多晶硅层3，在某些情况下也可以没有衬垫氧化层及多晶硅层，或者是其他的膜层。
所述的氧化膜在进行常规的刻蚀之后，其氧化膜侧壁存在内凹的形貌，如图1中所示，氧化膜刻蚀后形成侧壁并非理想的直上直下的垂直结构，而是与衬底平面存在小于90的夹角，氧化膜侧壁从顶部往下逐渐内收的形态，这会对后续的工艺造成不利的影响。
因此，本发明在氧化膜的常规刻蚀之后，再对所述的氧化膜进行离子注入。具体是可带角度的离子注入，一般注入角度为0～30度。对氧化膜进行离子注入，如图4所示，注入的杂质一般为Si，或者是As,注入的能量、剂量可调。本实施例中所述的离子注入的剂量为3E15cm-2，注入能量为60keV。高能量的离子注入会对氧化膜层的结构造成一定的损伤，在离子注入之后使用湿法腐蚀，湿法腐蚀对损伤程度更高的氧化膜顶部腐蚀速率更高，呈现湿法削角效应。因此在离子注入和湿法腐蚀之后，氧化膜侧壁的内凹趋势会有所缓解。
离子注入和湿法腐蚀完成之后，再整体表面淀积一层修正氧化层，比如采用热氧化法进行淀积。如图5所示，本实施例淀积的修正氧化层的厚度为
修正氧化层的厚度可具体根据需要灵活调整，比如根据氧化膜内凹的程度等情况，淀积的修正氧化层的厚度可以更厚，或者更薄。
淀积到所需要的的厚度后，对所述的修正氧化层进行干法刻蚀工艺，刻蚀掉位于半导体基板表面上的修正氧化层，以及氧化膜顶部的修正氧化层。只保留氧化膜侧壁的修正氧化层，刻蚀之后修正氧化层能补偿氧化膜侧壁的内凹的形貌，使得氧化膜侧壁的内凹的形貌得到修复，得到如图6所示的侧壁近乎垂直的氧化膜。因此，通过两层氧化层的复合叠加达到修复内凹形貌的目的。
本发明所述的氧化膜的工艺方法，通过一定角度和剂量的离子注入和湿法腐蚀可以有效改善氧化膜侧壁内凹的问题，再通过淀积修正氧化层及刻蚀的方法使内凹的氧化层侧壁，使其恢复垂直的形貌，离子注入、湿法腐蚀及修正氧化层的淀积及刻蚀均对氧化膜侧壁内凹的问题具有改善的作用。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种氧化膜的工艺方法，对于刻蚀后氧化膜的形貌进行修正，其特征在于：在对半导体基板上的氧化膜刻蚀完成之后，对氧化膜进行离子注入和湿法腐蚀，然后淀积一层修正氧化层，再对修正氧化层进行刻蚀。
2.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述的半导体基板为硅衬底，所述半导体基板与氧化膜之间还能形成有衬垫氧化层和/或多晶硅层。
3.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述的对氧化膜进行离子注入是可带角度的离子注入，注入角度为0～30度。
4.如权利要求3所述的氧化膜的工艺方法，其特征在于：所述的对氧化膜进行离子注入，注入的杂质为Si，或者是As；注入的能量、剂量可调。
5.如权利要求4所述的氧化膜的工艺方法，其特征在于：所述的离子注入的剂量为3E15cm-2，注入能量为60keV。
6.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述的湿法腐蚀使用的酸为缓冲氧化硅腐蚀液BOE，腐蚀时间为1分钟。
7.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述淀积的修正氧化层的厚度为
8.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述的修正氧化层采用热氧化法淀积形成。
9.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述的对修正氧化膜进行刻蚀，是刻蚀掉位于半导体基板表面上的修正氧化层，以及氧化膜顶部的修正氧化层。
10.如权利要求1所述的氧化膜的工艺方法，其特征在于：对修正氧化层采用干法刻蚀工艺刻蚀形成。
11.如权利要求1所述的氧化膜的工艺方法，其特征在于：所述的氧化膜在刻蚀完成之后，其侧壁具有内凹的形貌，从顶部到底部逐渐内收；通过离子注入以及修正氧化层的刻蚀对氧化膜的侧壁形貌进行修复，达到恢复垂直的效果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010894030.7A CN112053948A (zh) | 2020-08-31 | 2020-08-31 | 氧化膜的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010894030.7A CN112053948A (zh) | 2020-08-31 | 2020-08-31 | 氧化膜的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112053948A true CN112053948A (zh) | 2020-12-08 |
Family
ID=73608050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010894030.7A Pending CN112053948A (zh) | 2020-08-31 | 2020-08-31 | 氧化膜的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112053948A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496327A (ja) * | 1990-08-14 | 1992-03-27 | Kawasaki Steel Corp | エッチング方法 |
| JPH06209105A (ja) * | 1992-11-13 | 1994-07-26 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
| JPH1154610A (ja) * | 1997-08-07 | 1999-02-26 | Nittetsu Semiconductor Kk | 半導体集積回路及びその製造方法 |
| US20030008499A1 (en) * | 2001-07-09 | 2003-01-09 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device and semiconductor device |
| JP2003031557A (ja) * | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20040051180A (ko) * | 2002-12-12 | 2004-06-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2006294909A (ja) * | 2005-04-12 | 2006-10-26 | Sharp Corp | 半導体装置の製造方法 |
-
2020
- 2020-08-31 CN CN202010894030.7A patent/CN112053948A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496327A (ja) * | 1990-08-14 | 1992-03-27 | Kawasaki Steel Corp | エッチング方法 |
| JPH06209105A (ja) * | 1992-11-13 | 1994-07-26 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
| JPH1154610A (ja) * | 1997-08-07 | 1999-02-26 | Nittetsu Semiconductor Kk | 半導体集積回路及びその製造方法 |
| US20030008499A1 (en) * | 2001-07-09 | 2003-01-09 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device and semiconductor device |
| JP2003031557A (ja) * | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20040051180A (ko) * | 2002-12-12 | 2004-06-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2006294909A (ja) * | 2005-04-12 | 2006-10-26 | Sharp Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991116B1 (en) | Method for forming high aspect ratio patterning structure | |
| KR920010729B1 (ko) | 반도체소자의 제조방법 | |
| WO2022100412A1 (zh) | 一种沟槽功率器件及其制造方法 | |
| JP4756063B2 (ja) | 半導体装置の製造方法 | |
| TW201735099A (zh) | 積體電路的製造方法與半導體元件 | |
| US20240186142A1 (en) | Photolithography Methods and Resulting Structures | |
| CN112053948A (zh) | 氧化膜的工艺方法 | |
| US20150104948A1 (en) | Facilitating etch processing of a thin film via partial implantation thereof | |
| US8101493B2 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| CN104810277B (zh) | 一种晶圆表面平坦化工艺 | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| TWI793726B (zh) | 半導體結構及其形成方法 | |
| CN109037040A (zh) | 提高双大马士革刻蚀次沟槽工艺窗口的方法 | |
| US20230162995A1 (en) | Method for Improving Stability of Etching Rate of Etching Chamber | |
| CN103441069B (zh) | 改善有源区损伤的方法 | |
| WO2015110069A1 (zh) | 一种基于ONO结构的SiC终端结构制备方法 | |
| CN117529095B (zh) | 半导体结构的制造方法 | |
| KR102676539B1 (ko) | 마스크 응력 관리를 통한 향상된 패턴 형성 및 이에 따른 구조체 | |
| CN113539971B (zh) | 半导体结构及其形成方法 | |
| CN112490126B (zh) | 晶体管及其制备方法 | |
| JP2005317736A (ja) | 半導体装置の製造方法 | |
| US10355096B2 (en) | High electron mobility transistor devices and method for fabricating the same | |
| CN110120363B (zh) | 隔离结构的形成方法及半导体器件的形成方法 | |
| KR20070096600A (ko) | 반도체 소자의 제조방법 | |
| CN109037048B (zh) | 提高氮化膜刻蚀面内均匀性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201208 |