JPH1154610A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JPH1154610A JPH1154610A JP9225834A JP22583497A JPH1154610A JP H1154610 A JPH1154610 A JP H1154610A JP 9225834 A JP9225834 A JP 9225834A JP 22583497 A JP22583497 A JP 22583497A JP H1154610 A JPH1154610 A JP H1154610A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- insulating film
- integrated circuit
- isolation structure
- field shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 露光時のハレーションによるノッチングや、
素子能動領域の短縮などの発生を有効に防止できるフィ
ールドシールド素子分離構造の半導体集積回路及びその
製造方法を提供する。 【解決手段】半導体基板(1) 上に形成された絶縁膜(2)
と、この絶縁膜上に形成されかつ所定電位に保持される
ポリシリコン膜などの導電膜(3) とから成るフィールド
シールド素子分離構造を備えた半導体集積回路であっ
て、このフィールドシールド素子分離構造の端部は、ド
ライエッチングなどによって形成された逆テーパー形状
を呈すると共に、この端部の内部を満たしかつほぼ垂直
な端面を有する保護用側壁(6) が形成されている。上記
逆テーパー形状は、好適には半導体基板の対して45°〜
85°の角度をなす。
素子能動領域の短縮などの発生を有効に防止できるフィ
ールドシールド素子分離構造の半導体集積回路及びその
製造方法を提供する。 【解決手段】半導体基板(1) 上に形成された絶縁膜(2)
と、この絶縁膜上に形成されかつ所定電位に保持される
ポリシリコン膜などの導電膜(3) とから成るフィールド
シールド素子分離構造を備えた半導体集積回路であっ
て、このフィールドシールド素子分離構造の端部は、ド
ライエッチングなどによって形成された逆テーパー形状
を呈すると共に、この端部の内部を満たしかつほぼ垂直
な端面を有する保護用側壁(6) が形成されている。上記
逆テーパー形状は、好適には半導体基板の対して45°〜
85°の角度をなす。
Description
【０００１】
【産業上の利用分野】本発明は、フィールドシールド素
子分離構造を有する半導体集積回路及びその製造方法に
関するものであり、特に、素子分離構造の端部の保護用
側壁を従来の傾斜面からほぼ垂直面に近づけることによ
り、精度と素子特性の向上を図ったフィールドシールド
素子分離方式の半導体集積回路及びその製造方法に関す
るものである。
子分離構造を有する半導体集積回路及びその製造方法に
関するものであり、特に、素子分離構造の端部の保護用
側壁を従来の傾斜面からほぼ垂直面に近づけることによ
り、精度と素子特性の向上を図ったフィールドシールド
素子分離方式の半導体集積回路及びその製造方法に関す
るものである。
【０００２】
【従来の技術】半導体集積回路では、隣接素子間を電気
的に分離する必要があるが、この素子分離方式の一つと
してフィールドシールド素子分離方式が広く適用されて
いる。このフィ−ルドシ−ルド素子分離方式の半導体集
積回路について、従来の製造工程を、図３を参照しなが
ら説明する。
的に分離する必要があるが、この素子分離方式の一つと
してフィールドシールド素子分離方式が広く適用されて
いる。このフィ−ルドシ−ルド素子分離方式の半導体集
積回路について、従来の製造工程を、図３を参照しなが
ら説明する。
【０００３】まず、（Ａ）に示すように、半導体板１０
１上にフィ−ルドシ−ルド素子分離構造のゲ−ト絶縁膜
となる酸化膜１０２' を形成し、続いて、フィ−ルドシ
−ルド素子分離構造のゲ−ト電極となる導電膜として、
例えば、ポリシリコン膜１０３' を積層し、引続き、ゲ
ート電極上面部の保護を目的とした層間絶縁膜となる酸
化膜１０４' を積層する。
１上にフィ−ルドシ−ルド素子分離構造のゲ−ト絶縁膜
となる酸化膜１０２' を形成し、続いて、フィ−ルドシ
−ルド素子分離構造のゲ−ト電極となる導電膜として、
例えば、ポリシリコン膜１０３' を積層し、引続き、ゲ
ート電極上面部の保護を目的とした層間絶縁膜となる酸
化膜１０４' を積層する。
【０００４】次に、（Ｂ）に示すように、公知のフォト
リソグラフィ−技術を用いて、フィ−ルドシ−ルド素子
分離領域だけにレジストパタ−ン１０５を選択的に形成
し、このレジストパタ−ン１０５をマスクとして酸化膜
１０４' に対してドライエッチングを行うことにより、
（Ｃ）に示すように、電極保護の層間絶縁膜１０４を形
成する。
リソグラフィ−技術を用いて、フィ−ルドシ−ルド素子
分離領域だけにレジストパタ−ン１０５を選択的に形成
し、このレジストパタ−ン１０５をマスクとして酸化膜
１０４' に対してドライエッチングを行うことにより、
（Ｃ）に示すように、電極保護の層間絶縁膜１０４を形
成する。
【０００５】更に、（Ｃ）に示すように、レジストパタ
−ン１０５をマスクとして使用するか、あるいは、レジ
ストパタ−ン１０５の除去後に上記ドライエッチングで
形成された電極保護の層間絶縁膜１０４をマスクとして
使用することにより、下層のポリシリコン膜１０３' を
ドライエッチングすることにより、ゲ−ト電極１０３を
形成する。
−ン１０５をマスクとして使用するか、あるいは、レジ
ストパタ−ン１０５の除去後に上記ドライエッチングで
形成された電極保護の層間絶縁膜１０４をマスクとして
使用することにより、下層のポリシリコン膜１０３' を
ドライエッチングすることにより、ゲ−ト電極１０３を
形成する。
【０００６】この段階では、フィ−ルドシ−ルド素子分
離構造のゲ−ト電極１０３を構成する多結晶ポリシリコ
ン膜の側面が露出していて、他の導電層と短絡したり、
特性が不安定になったりするおそれがある。この露出し
た側面を保護するために、これを覆う絶縁物のサイドウ
ォールやスペーサなどと称される保護用側壁が形成され
る。まず、（Ｄ）に示すように、基板の全面に適宜な層
間絶縁膜、例えば、酸化膜１０６' を化学気相成長法な
どにより形成する。
離構造のゲ−ト電極１０３を構成する多結晶ポリシリコ
ン膜の側面が露出していて、他の導電層と短絡したり、
特性が不安定になったりするおそれがある。この露出し
た側面を保護するために、これを覆う絶縁物のサイドウ
ォールやスペーサなどと称される保護用側壁が形成され
る。まず、（Ｄ）に示すように、基板の全面に適宜な層
間絶縁膜、例えば、酸化膜１０６' を化学気相成長法な
どにより形成する。
【０００７】次に、（Ｅ）に示すように、公知のエッチ
バック法を用いて全面に対して異方特性のドライエッチ
ングを行うことにより、ゲート電極１０３の側面部のみ
に選択的にかつ自己整合的に酸化膜の保護用側壁１０６
を形成する。
バック法を用いて全面に対して異方特性のドライエッチ
ングを行うことにより、ゲート電極１０３の側面部のみ
に選択的にかつ自己整合的に酸化膜の保護用側壁１０６
を形成する。
【０００８】上記図３に示す各工程が従来のフィ−ルド
シ−ルド素子分離構造の製造工程であり、この後、フィ
−ルドシ−ルド素子分離構造によって囲まれた素子能動
領域内に、トランジスタなどの素子が形成される。な
お、上記素子分離構造では、ゲート電極１０３に電圧が
印加され、このゲート電極の下方の電位を固定すること
により、フィールドシールド素子分離が行われる。
シ−ルド素子分離構造の製造工程であり、この後、フィ
−ルドシ−ルド素子分離構造によって囲まれた素子能動
領域内に、トランジスタなどの素子が形成される。な
お、上記素子分離構造では、ゲート電極１０３に電圧が
印加され、このゲート電極の下方の電位を固定すること
により、フィールドシールド素子分離が行われる。
【０００９】
【発明が解決しようとする課題】上記従来技術のフィ−
ルドシ−ルド素子分離構造では、ゲート電極の側壁の保
護と安定化のために、これを酸化膜の保護用側壁で覆う
構造が採用されている。このため、図３の（Ｅ）に示す
ように、フォトリソグラフィ−技術によって形成される
レジストパタ−ンの寸法、いわゆる素子分離幅に相当す
る寸法Ｗ１は保護用側壁の寸法Ｄ１０６が加算された仕
上りとなる。この結果、素子能動領域幅Ｗ２は、レジス
トパタ−ン形成（設計値）Ｗ１よりもＤ１０１だけ短縮
されることになり、微細化に対する大きな障害の一つに
なっていた。
ルドシ−ルド素子分離構造では、ゲート電極の側壁の保
護と安定化のために、これを酸化膜の保護用側壁で覆う
構造が採用されている。このため、図３の（Ｅ）に示す
ように、フォトリソグラフィ−技術によって形成される
レジストパタ−ンの寸法、いわゆる素子分離幅に相当す
る寸法Ｗ１は保護用側壁の寸法Ｄ１０６が加算された仕
上りとなる。この結果、素子能動領域幅Ｗ２は、レジス
トパタ−ン形成（設計値）Ｗ１よりもＤ１０１だけ短縮
されることになり、微細化に対する大きな障害の一つに
なっていた。
【００１０】また、上記保護用側壁の仕上り形状は順テ
−パ−形状を呈することになる。この結果、図４に例示
するように、素子能動領域部にパタ−ン形成を行う際
に、反射光によるハレ−ションが発生し、このハレーシ
ョンによってレジストパタ−ンのノッチングが発生する
という問題があった。すなわち、レチクル１１０の透過
領域を透過した露光光１１１は、シ−ルドシ−ルド素子
分離領域上では、レジスト１０７を透過して最上層絶縁
膜１０４に垂直に入射し、垂直に反射される。また、レ
チクル１１０の透過領域を透過した露光光１１１は、素
子能動領域上ではシリコン基板１０１上に形成された酸
化膜１０２に垂直に入射し、垂直に反射される。
−パ−形状を呈することになる。この結果、図４に例示
するように、素子能動領域部にパタ−ン形成を行う際
に、反射光によるハレ−ションが発生し、このハレーシ
ョンによってレジストパタ−ンのノッチングが発生する
という問題があった。すなわち、レチクル１１０の透過
領域を透過した露光光１１１は、シ−ルドシ−ルド素子
分離領域上では、レジスト１０７を透過して最上層絶縁
膜１０４に垂直に入射し、垂直に反射される。また、レ
チクル１１０の透過領域を透過した露光光１１１は、素
子能動領域上ではシリコン基板１０１上に形成された酸
化膜１０２に垂直に入射し、垂直に反射される。
【００１１】これに対して、レチクル１１０の透過領域
を透過して保護用側壁１０６に入射した露光光１１１
は、この保護用側壁１０６で反射されて反射光１１２と
なり、本来未露光状態に保たれなければならない領域に
入射し、この領域を露光させてしまう。このハレ−ショ
ンによってレジストパタ−ンのノッチング（細りや欠
け）が生じるという問題があった。
を透過して保護用側壁１０６に入射した露光光１１１
は、この保護用側壁１０６で反射されて反射光１１２と
なり、本来未露光状態に保たれなければならない領域に
入射し、この領域を露光させてしまう。このハレ−ショ
ンによってレジストパタ−ンのノッチング（細りや欠
け）が生じるという問題があった。
【００１２】従って、本発明の目的は、フィールドシー
ルド素子分離構造の端部に対する保護用側壁による素子
能動領域幅の短縮と、ハレ−ションによるノッチングの
発生を有効に防止できる半導体集積回路及びその製造方
法を提供することにある。
ルド素子分離構造の端部に対する保護用側壁による素子
能動領域幅の短縮と、ハレ−ションによるノッチングの
発生を有効に防止できる半導体集積回路及びその製造方
法を提供することにある。
【００１３】
【課題を解決するための手段】上記従来技術の課題を解
決する本発明の半導体集積回路は、半導体基板上に形成
された絶縁膜と、この絶縁膜の上に形成されかつ所定電
位に保持される導電膜とから成るフィールドシールド素
子分離構造を備えた半導体集積回路であって、上記フィ
ールドシールド素子分離構造の端部は逆テーパー形状
（アンダ−カット形状）を呈すると共に、この逆テーパ
ー形状の端部の内部を満たしかつほぼ垂直な端面を有す
る保護用側壁が形成されている。
決する本発明の半導体集積回路は、半導体基板上に形成
された絶縁膜と、この絶縁膜の上に形成されかつ所定電
位に保持される導電膜とから成るフィールドシールド素
子分離構造を備えた半導体集積回路であって、上記フィ
ールドシールド素子分離構造の端部は逆テーパー形状
（アンダ−カット形状）を呈すると共に、この逆テーパ
ー形状の端部の内部を満たしかつほぼ垂直な端面を有す
る保護用側壁が形成されている。
【００１４】
【発明の実施の形態】本発明の好適な実施の形態によれ
ば、上記逆テーパー形状が上記半導体基板に対して４５
°〜８５°の範囲内の角度を有している。本発明の更に
他の好適な実施の形態によれば、上記導電膜がポリシリ
コン膜や、アモルファスシリコン膜から成っている。
ば、上記逆テーパー形状が上記半導体基板に対して４５
°〜８５°の範囲内の角度を有している。本発明の更に
他の好適な実施の形態によれば、上記導電膜がポリシリ
コン膜や、アモルファスシリコン膜から成っている。
【００１５】上記本発明の半導体集積回路の好適な製造
方法によれば、フィ−ルドシ−ルド素子分離構造の形成
時のドライエッチングによって、この素子分離構造に逆
テーパー形状（アンダ−カット形状）の端部を生じさせ
る。次に、基板の全面に絶縁膜を形成したのち、異方性
を有するドライエッチングを行うことにより、上記逆テ
ーパー形状の端部の内部を満たすと共にほぼ垂直な端面
を有する保護用側壁を自己整合的に形成する。
方法によれば、フィ−ルドシ−ルド素子分離構造の形成
時のドライエッチングによって、この素子分離構造に逆
テーパー形状（アンダ−カット形状）の端部を生じさせ
る。次に、基板の全面に絶縁膜を形成したのち、異方性
を有するドライエッチングを行うことにより、上記逆テ
ーパー形状の端部の内部を満たすと共にほぼ垂直な端面
を有する保護用側壁を自己整合的に形成する。
【００１６】
【実施例】図１は、本発明の一実施例のフィールドシー
ルド素子分離構造を有する半導体集積回路を製造する際
の各工程を説明するための断面図である。
ルド素子分離構造を有する半導体集積回路を製造する際
の各工程を説明するための断面図である。
【００１７】まず、（Ａ）に示すように、半導体基板１
上に、フィ−ルドシ−ルド素子分離構造のゲ−ト絶縁膜
を形成するための酸化膜２' を、厚さ数百Å、例えば、
５００Åで形成する。続いて、フィ−ルドシ−ルド素子
分離構造のゲ−ト電極形成用の導電膜として、ポリシリ
コン膜や、アモルファスシリコン膜からなる導電膜３'
を厚さ数千Å、例えば１５００Åで形成する。更に、ゲ
ート電極の上方の分離絶縁用の絶縁膜を形成するための
絶縁膜４' を、例えば低圧化学気相成長法等により数千
Ａ、例えば２０００Åの膜厚で形成する。
上に、フィ−ルドシ−ルド素子分離構造のゲ−ト絶縁膜
を形成するための酸化膜２' を、厚さ数百Å、例えば、
５００Åで形成する。続いて、フィ−ルドシ−ルド素子
分離構造のゲ−ト電極形成用の導電膜として、ポリシリ
コン膜や、アモルファスシリコン膜からなる導電膜３'
を厚さ数千Å、例えば１５００Åで形成する。更に、ゲ
ート電極の上方の分離絶縁用の絶縁膜を形成するための
絶縁膜４' を、例えば低圧化学気相成長法等により数千
Ａ、例えば２０００Åの膜厚で形成する。
【００１８】次に、（Ｂ）に示すように、基板の全面に
レジストを形成したのち、公知のフォトリソグラフィ−
技術を用いて、素子能動領域部を囲むフィ−ルドシ−ル
ド素子分離領域のみに選択的にレジストパタ−ン５を形
成する。
レジストを形成したのち、公知のフォトリソグラフィ−
技術を用いて、素子能動領域部を囲むフィ−ルドシ−ル
ド素子分離領域のみに選択的にレジストパタ−ン５を形
成する。
【００１９】続いて、（Ｃ）に示すように、上記レジス
トパタ−ン５をマスクとして、絶縁膜４' と導電膜３'
のそれぞれに対してドライエッチングを行うことによ
り、絶縁膜４とゲ−ト電極３とを形成する。ただし、こ
のドライエッチングは、従来方法における異方性を有す
る垂直状のエッチングとは異なり、素子分離領域の端部
に逆テ−パ−形状（アンダ−カット形状）を生じさせる
エッチング条件のもとで行われる。このアンダ−カット
形状は、次に行う絶縁膜の被覆性を考慮し、図２の
（Ａ）に示すように、角度θを４５°〜８５°の範囲内
の適宜な値に設計される。
トパタ−ン５をマスクとして、絶縁膜４' と導電膜３'
のそれぞれに対してドライエッチングを行うことによ
り、絶縁膜４とゲ−ト電極３とを形成する。ただし、こ
のドライエッチングは、従来方法における異方性を有す
る垂直状のエッチングとは異なり、素子分離領域の端部
に逆テ−パ−形状（アンダ−カット形状）を生じさせる
エッチング条件のもとで行われる。このアンダ−カット
形状は、次に行う絶縁膜の被覆性を考慮し、図２の
（Ａ）に示すように、角度θを４５°〜８５°の範囲内
の適宜な値に設計される。
【００２０】上記逆テ−パ−形状を生じさせるエッチン
グは、例えば、ＣＦ4 ＋Ｏ2 ＋Ａｒや、ＣＨＦ3 ＋ＣＦ
4 ＋Ａｒなどの組成のガスを使用して1.5Torr 、400Wの
エッチングの条件のもとに行われる。ただし、上記エッ
チングの条件は、エッチング装置に応じて異なるため、
エッチング装置に合わせてガス圧や電力を適宜な値に変
更される。
グは、例えば、ＣＦ4 ＋Ｏ2 ＋Ａｒや、ＣＨＦ3 ＋ＣＦ
4 ＋Ａｒなどの組成のガスを使用して1.5Torr 、400Wの
エッチングの条件のもとに行われる。ただし、上記エッ
チングの条件は、エッチング装置に応じて異なるため、
エッチング装置に合わせてガス圧や電力を適宜な値に変
更される。
【００２１】なお、素子形成領域内の基板表面の酸化膜
２' は、この表面をエッチング時の損傷から保護するた
めに除去されず、最終段階のゲート酸化膜の形成時にバ
ッファード弗酸などを用いて除去される。
２' は、この表面をエッチング時の損傷から保護するた
めに除去されず、最終段階のゲート酸化膜の形成時にバ
ッファード弗酸などを用いて除去される。
【００２２】次に、素子分離領域の端部のアンダ−カッ
ト形状の形成が終了すると、図１の（Ｄ）に示すよう
に、レジストパタ−ン５が除去され、ゲ−ト電極３の側
壁に保護絶縁膜を形成するために、まず、基板の全面に
絶縁膜６' が形成される。この絶縁膜は、例えば、低圧
の化学気相成長法による酸化膜や窒化膜から成る。
ト形状の形成が終了すると、図１の（Ｄ）に示すよう
に、レジストパタ−ン５が除去され、ゲ−ト電極３の側
壁に保護絶縁膜を形成するために、まず、基板の全面に
絶縁膜６' が形成される。この絶縁膜は、例えば、低圧
の化学気相成長法による酸化膜や窒化膜から成る。
【００２３】図２の（Ｂ）に示すように、絶縁膜６' の
厚さＴ１としては、アンダ−カット状態のフィ−ルドシ
−ルド端部の形状や被覆性などを考慮し、素子分離領域
の端部の食込み幅Ｄ１に対して1.2 倍〜３倍程度の範囲
内の適宜な値に設定される。
厚さＴ１としては、アンダ−カット状態のフィ−ルドシ
−ルド端部の形状や被覆性などを考慮し、素子分離領域
の端部の食込み幅Ｄ１に対して1.2 倍〜３倍程度の範囲
内の適宜な値に設定される。
【００２４】なお、上記膜厚Ｔ１の設定値に幅があるの
は、これが本実施例において得られた数値のためであ
る。この膜厚Ｔ１としては、少なくとも、絶縁膜６' の
下端部Ｐ１がフィ−ルドシ−ルド素子分離パタ−ン上端
部Ｐ２の直下よりも素子能動領域側に位置するという条
件を満たしている限り、上記膜厚の範囲内に限定されな
い。これは、アンダーカットを生ぜしめた側壁部へのＣ
ＶＤ膜のカバレージは平坦部とは等しくはならず、多少
薄めに（0.9 倍から0.95倍程度) 形成されることと、大
幅に( 厚く) 形成した場合にはオーバーハング形状が悪
化し、所望の埋め込み状態の側壁が形成できないことが
実験的に判明しているからである。
は、これが本実施例において得られた数値のためであ
る。この膜厚Ｔ１としては、少なくとも、絶縁膜６' の
下端部Ｐ１がフィ−ルドシ−ルド素子分離パタ−ン上端
部Ｐ２の直下よりも素子能動領域側に位置するという条
件を満たしている限り、上記膜厚の範囲内に限定されな
い。これは、アンダーカットを生ぜしめた側壁部へのＣ
ＶＤ膜のカバレージは平坦部とは等しくはならず、多少
薄めに（0.9 倍から0.95倍程度) 形成されることと、大
幅に( 厚く) 形成した場合にはオーバーハング形状が悪
化し、所望の埋め込み状態の側壁が形成できないことが
実験的に判明しているからである。
【００２５】再び図１を参照すれば、（Ｅ）に示すよう
に、基板の全面に対して異方性のドライエッチングを行
い、ゲート電極３の上に形成されている上部保護絶縁膜
４を露出させる。この際、素子能動領域上の絶縁膜６'
は、エッチングされて消滅するが、アンダ−カット形状
部には自己整合的に絶縁膜が残存し、ほぼ垂直形状から
成る保護用側壁６が形成される。
に、基板の全面に対して異方性のドライエッチングを行
い、ゲート電極３の上に形成されている上部保護絶縁膜
４を露出させる。この際、素子能動領域上の絶縁膜６'
は、エッチングされて消滅するが、アンダ−カット形状
部には自己整合的に絶縁膜が残存し、ほぼ垂直形状から
成る保護用側壁６が形成される。
【００２６】
【効果】以上詳細に説明したように、本発明の半導体集
積回路は、素子分離構造に対する保護用側壁が素子能動
領域内に突出する代わりに、この素子分離構造の逆テー
パー形状の端部の下部に食い込んだ形状となる。この結
果、この保護用側壁による素子能動領域の幅の短縮が生
じなくなり、回路の微細化に悪影響を及ぼすことがなく
なる。
積回路は、素子分離構造に対する保護用側壁が素子能動
領域内に突出する代わりに、この素子分離構造の逆テー
パー形状の端部の下部に食い込んだ形状となる。この結
果、この保護用側壁による素子能動領域の幅の短縮が生
じなくなり、回路の微細化に悪影響を及ぼすことがなく
なる。
【００２７】また、保護用側壁の形状は、従来の順テ−
パ−形状とは異なり、ほぼ垂直の状となる。この結果、
後続の製造工程において基板上にレジストを塗布して露
光を行う際に、保護用側壁からの反射によるハレ−ショ
ンとこれに伴うノッチングの発生が有効に防止される。
この結果、レジストパタ−ンの細りや部分的な欠落など
が発生しない。さらに、寸法精度も向上し、良好な素子
特性を実現できる。
パ−形状とは異なり、ほぼ垂直の状となる。この結果、
後続の製造工程において基板上にレジストを塗布して露
光を行う際に、保護用側壁からの反射によるハレ−ショ
ンとこれに伴うノッチングの発生が有効に防止される。
この結果、レジストパタ−ンの細りや部分的な欠落など
が発生しない。さらに、寸法精度も向上し、良好な素子
特性を実現できる。
【図１】本発明の一実施例の半導体集積回路の製造方法
のうち、フィールドシールド素子分離構造を製造するた
めの各工程を説明する断面図である。
のうち、フィールドシールド素子分離構造を製造するた
めの各工程を説明する断面図である。
【図２】上記製造工程におけるフィールドシールド素子
分離構造の端部を拡大して示す断面図である。
分離構造の端部を拡大して示す断面図である。
【図３】従来の半導体集積回路の製造方法のうち、フィ
ールドシールド素子分離構造を製造するための各工程を
説明する断面図である。
ールドシールド素子分離構造を製造するための各工程を
説明する断面図である。
【図４】上記従来の半導体集積回路の問題点の一つを説
明するための断面図である。
明するための断面図である。
１ 半導体基板 ２' フィ−ルドシ−ルド素子分離構造のゲ−ト酸化膜
を形成するための酸化膜 ３ フィ−ルドシ−ルド素子分離構造のゲート電極 ４ フィールドシールド素子分離構造の上層保護絶縁
膜 ５ レジストパタ−ン 6 ' 絶縁膜 6 フィールドシールド素子分離構造の端部に対する
保護用側壁
を形成するための酸化膜 ３ フィ−ルドシ−ルド素子分離構造のゲート電極 ４ フィールドシールド素子分離構造の上層保護絶縁
膜 ５ レジストパタ−ン 6 ' 絶縁膜 6 フィールドシールド素子分離構造の端部に対する
保護用側壁
Claims (4)
- 【請求項１】半導体基板上に形成された絶縁膜と、この
絶縁膜の上に形成されかつ所定電位に保持される導電膜
とから成るフィールドシールド素子分離構造を備えた半
導体集積回路において、 前記フィールドシールド素子分離構造の端部は逆テーパ
ー形状を呈すると共に、この逆テーパー形状の端部の内
部を満たしかつほぼ垂直な端面を有する保護用側壁が形
成されたことを特徴とする半導体集積回路。 - 【請求項２】 請求項１において、 前記逆テーパー形状は、前記半導体基板に対して４５°
〜８５°の範囲内の角度を有することを特徴とする半導
体集積回路。 - 【請求項３】 請求項１又は２において、 前記導電膜は、ポリシリコン膜、またはアモルファスシ
リコン膜から成ることを特徴とする半導体集積回路。 - 【請求項４】半導体基板上に形成された絶縁膜と、この
絶縁膜の上に形成されかつ所定電位に保持される導電膜
とから成るフィールドシールド素子分離構造を備えた半
導体集積回路の製造方法において、 前記フィ−ルドシ−ルド素子分離構造を形成する際に、
ドライエッチングによってこのフィールドシールド素子
分離構造に逆テーパー形状の端部を形成し、 次に、基板の全面に絶縁膜を形成したのち、異方性を有
するドライエッチングを行うことにより、上記逆テーパ
ー形状の端部の内部を満たすと共にほぼ垂直な端面を有
する保護用側壁を自己整合的に形成することを特徴とす
る半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22583497A JP3820696B2 (ja) | 1997-08-07 | 1997-08-07 | 半導体集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22583497A JP3820696B2 (ja) | 1997-08-07 | 1997-08-07 | 半導体集積回路及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154610A true JPH1154610A (ja) | 1999-02-26 |
| JP3820696B2 JP3820696B2 (ja) | 2006-09-13 |
Family
ID=16835553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22583497A Expired - Fee Related JP3820696B2 (ja) | 1997-08-07 | 1997-08-07 | 半導体集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3820696B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112053948A (zh) * | 2020-08-31 | 2020-12-08 | 上海华虹宏力半导体制造有限公司 | 氧化膜的工艺方法 |
-
1997
- 1997-08-07 JP JP22583497A patent/JP3820696B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112053948A (zh) * | 2020-08-31 | 2020-12-08 | 上海华虹宏力半导体制造有限公司 | 氧化膜的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3820696B2 (ja) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3388615B2 (ja) | 半導体装置の製造方法 | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| US5270236A (en) | Method for producing an opening in a layered semiconductor structure or a contact hole in an integrated circuit or DRAM | |
| JPH11330262A (ja) | 半導体装置の製造方法 | |
| JPH1154610A (ja) | 半導体集積回路及びその製造方法 | |
| KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| US20060148149A1 (en) | Method for fabricating semiconductor device | |
| US6197673B1 (en) | Method of fabricating passivation of gate electrode | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JP3104666B2 (ja) | 半導体素子及びその製造方法 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| KR100591150B1 (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| JPH05129549A (ja) | 半導体装置およびその製造方法 | |
| JP2000216371A (ja) | 電荷転送装置およびその製造方法 | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JP3239422B2 (ja) | 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法 | |
| JP3332055B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH10261722A (ja) | 半導体装置の製造方法 | |
| JPH05198571A (ja) | 半導体装置及びその製造方法 | |
| JPH07135308A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |