JPH1174270A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 タングステンポリサイド膜から成る配線の形
成方法の改善を図る。 【解決手段】 半導体基板上に形成された比較的大面積
（およそ５μｍ角以上）のソース・ドレイン拡散領域に
セルフアラインコンタクトする電極配線としてタングス
テンポリサイド膜を有し、該タングステンポリサイド膜
が反射防止膜を介してフォトレジスト膜をマスクにして
パターニングされることで形成されて成る半導体装置に
おいて、図２に示すようにソース・ドレイン拡散領域
９、１０上に第２のフィールド酸化膜３を形成して、電
極配線１３が前記フィールド酸化膜３から成る島上でそ
の側壁部が露出するようにパターニングされ、該島上で
該電極配線１３の側壁部を層間絶縁膜１６が被覆してい
ることを特徴とするものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置とその製
造方法に関し、更に詳しくいえば、半導体基板上に形成
されたソース・ドレイン拡散領域にセルフアラインコン
タクトするタングステンポリサイド膜から成る電極配線
を介して金属配線を形成するものにおいて、前記電極配
線の信頼性の向上を図ると共に、当該電極配線の形成方
法の改善に関する。

【０００２】

【従来の技術】以下、従来の半導体装置とその製造方法
について、図面を参照しながら説明する。これは、ＭＯ
ＳＦＥＴなどの半導体装置において、半導体基板上に形
成されたソース・ドレイン拡散領域にセルフアラインコ
ンタクトする電極配線を介して金属配線を形成するもの
における当該電極配線として、ポリシリコン膜とタング
ステンシリサイド（ＷＳｉｘ）膜が積層されて成る２層
構造の、いわゆるタングステンポリサイド膜を用いた構
造とその形成方法である。

【０００３】先ず、図７は半導体装置、特に半導体基板
に形成された活性領域を示す平面図であり、後述するゲ
ート電極５５、ソース・ドレイン拡散領域５９、６０及
び該ソース・ドレイン拡散領域５９、６０にセルフアラ
インコンタクトするＳｉＮ膜６４が積層された電極配線
６３が形成された状態を示しており、図８に示す後述す
る層間絶縁膜６６及び金属配線６８は省略してある。

【０００４】図８は図７のＡ−Ａ線断面図であり、図８
に示すように例えばＰ型の半導体基板５１上にＬＯＣＯ
Ｓ（Local Oxidation of Silicon）法により素子分離膜
としてのフィールド酸化膜５２が形成されている。前記
フィールド酸化膜５２以外の領域、いわゆる活性領域に
図示しないゲート酸化膜を介してゲート電極５５が形成
されている。尚、前記ゲート電極５５は、常法の化学気
相成長（ＣＶＤ）法などで形成されたポリシリコン膜５
３及びタングステンシリサイド膜５４が積層されて成る
タングステンポリサイドゲート電極であり、該ゲート電
極５５上にはＳｉＯ2 膜から成る絶縁膜５６が積層形成
されている。

【０００５】また、前記ゲート電極５５の側壁部を被覆
するようにＳｉＯ2 膜から成るサイドウォール絶縁膜５
７Ｂが形成されている。更に、前記フィールド酸化膜５
２及びゲート電極５５に隣接するように前記半導体基板
５１の表層にソース・ドレイン拡散領域５９、６０が形
成されている。また、前記ソース・ドレイン拡散領域５
９、６０にセルフアラインコンタクトするように電極配
線６３が形成されている。尚、前記電極配線６３は、常
法のＣＶＤ法などで形成されたポリシリコン膜６１及び
タングステンシリサイド膜６２が積層されて成るタング
ステンポリサイド電極配線であり、該電極配線６３上に
は当該電極配線６３のパターニング時の反射防止膜とし
てのＳｉＮ膜６４が形成されている。

【０００６】そして、前記ゲート電極５５及び電極配線
６３を被覆するようにＬＰＣＶＤ法によるＴＥＯＳ膜
（あるいは常圧ＣＶＤ法によるＮＳＧ膜）及びＬＰＣＶ
Ｄ法によるＢＰＳＧ膜から成る層間絶縁膜６６が形成さ
れ、該層間絶縁膜６６に穿設したコンタクト孔６７を介
して金属配線６８が形成されている。以下、前記半導体
装置の製造方法について説明する。

【０００７】先ず、図９に示すように例えばＰ型の半導
体基板５１上にＬＯＣＯＳ法によりおよそ７０００Å乃
至１００００Åの膜厚のフィールド酸化膜５２を形成す
る。次に、前記フィールド酸化膜５２以外の領域である
活性領域に不図示のゲート絶縁膜を介して常法のＣＶＤ
法などで形成されたおよそ１０００Å乃至２０００Åの
膜厚のポリシリコン膜及びおよそ１２００Åの膜厚のタ
ングステンシリサイド膜が積層されて成るタングステン
ポリサイド膜を形成し、更に全面におよそ２０００Å乃
至３０００Åの膜厚のＳｉＯ2 膜から成る絶縁膜を形成
した後に、周知のパターニング技術により前記絶縁膜及
びタングステンポリサイド膜をパターニングして、図１
０に示すように絶縁膜５６下にポリシリコン膜５３及び
タングステンシリサイド膜５４が積層されて成るタング
ステンポリサイド構造のゲート電極５５を形成する。

【０００８】また、全面におよそ１０００Å乃至２００
０Åの膜厚のＳｉＯ2 膜を形成した後に、不図示のフォ
トレジスト膜をマスクにして該ＳｉＯ2 膜を異方性エッ
チングすることで前記ゲート電極５５の側壁部と前記フ
ィールド酸化膜５２上に当該ＳｉＯ2 膜を残膜させて、
該フィールド酸化膜５２上に絶縁膜５７Ａを形成すると
共に、前記絶縁膜５６と一体となって前記ゲート電極５
５を被覆するサイドウォール絶縁膜５７Ｂを形成する。

【０００９】更に、図１１に示すように前記フィールド
酸化膜５２（絶縁膜５７Ａ）及びゲート電極５５（絶縁
膜５６、サイドウォール絶縁膜５７Ｂ）をマスクにして
前記半導体基板５１の表層に例えばＮ型の不純物をイオ
ン注入することで、ソース・ドレイン拡散領域５９、６
０を形成する。尚、前記拡散領域５９、６０をいわゆる
ＬＤＤ構造とする場合には、サイドウォール絶縁膜５７
Ｂを形成する前の基板表層に第１のＮ型の不純物を注入
し、サイドウォール絶縁膜５７Ｂを形成した後に、第２
のＮ型の不純物を注入すれば良い。

【００１０】また、前記ソース・ドレイン拡散領域５
９、６０にセルフアラインコンタクトするように電極配
線６３を形成する。本工程では、常法のＣＶＤ法などで
形成されたおよそ１０００Å乃至２０００Åの膜厚のポ
リシリコン膜及びおよそ１２００Åの膜厚のタングステ
ンシリサイド膜が積層されて成るタングステンポリサイ
ド膜を形成し、更に全面におよそ３００Åの膜厚のＳｉ
Ｎ膜を形成する。尚、前記ＳｉＮ膜は、後述する配線の
パターニング時にマスクとして用いるフォトレジスト膜
のパターニング工程の露光工程の際に、下地からの反射
を抑え、所定のパターンを正確に転写するために設けら
れた反射防止膜である。

【００１１】前記ＳｉＮ膜上の全面にフォトレジスト膜
６５を形成した後に、該フォトレジスト膜６５をマスク
にして前記ＳｉＮ膜、タングステンシリサイド膜及びポ
リシリコン膜をパターニングすることで、図１２に示す
ようにポリシリコン膜６１とタングステンシリサイド膜
６２とが積層されたタングステンポリサイド膜から成る
電極配線６３を形成する。

【００１２】そして、前記ゲート電極５５及び電極配線
６４上を被覆するようにＬＰＣＶＤ法によるおよそ２０
００Åの膜厚のＴＥＯＳ膜（あるいは常圧ＣＶＤ法によ
るおよそ２０００Åの膜厚のＮＳＧ膜）及びＬＰＣＶＤ
法によるおよそ４０００Åの膜厚のＢＰＳＧ膜から成る
層間絶縁膜６６を形成し、該層間絶縁膜６６をおよそ９
００℃乃至１０００℃の温度で熱処理して、該層間絶縁
膜６６をフローさせて平坦化した後に、図８に示すよう
に該層間絶縁膜６６に形成したコンタクト孔６７を介し
て前記電極配線６３にコンタクトするアルミニウム合金
等から成る金属配線６８を有する半導体装置が形成され
る。

【００１３】

【発明が解決しようとする課題】しかしながら、前述し
た製造方法によると、元来、ＳｉＮ膜６４とタングステ
ンポリサイド膜（タングステンシリサイド膜６２）との
密着性が良くないために、層間絶縁膜６６をフローさせ
る熱処理工程を経た後に、膜ストレスにより当該ＳｉＮ
膜６４とタングステンシリサイド膜６２との間で、図１
３に示すように膜ハガレが発生し、これらの間に空隙６
９が形成されてしまうという問題が生じていた。尚、本
出願人の実験では、このようなタングステンポリサイド
膜から成る電極配線６３がコンタクトするソース・ドレ
イン拡散領域５９、６０のコンタクト領域の面積が、お
よそ５μｍ角以上と大面積になると前述した空隙６９が
発生することが確認されている。

【００１４】従って、このような膜ハガレは、前記した
ようにタングステンポリサイド膜から成る電極配線が比
較的平坦な大面積を有する領域にコンタクトする箇所
で、発生し易いことがわかった。尚、このような大面積
のコンタクト領域を有する実施形態としては、例えば外
部回路と接続される入出力部用トランジスタの電極部の
ようなものが挙げられる。

【００１５】これを防止するには、電極配線６３のパタ
ーニング後にＳｉＮ膜６４を除去すればよいが、これを
除去するには例えばホット燐酸などを用いたウエットエ
ッチングや、ドライエッチングで除去しなければなら
ず、ウエットエッチングではタングステンシリサイド膜
６２の表面が荒れてしまい、またドライエッチングでは
ＳｉＮ膜６４を除去する際に、タングステンポリサイド
膜の側壁までエッチングされてしまうという問題が生じ
るので、ＳｉＮ膜６４を除去するわけにはいかなかっ
た。

【００１６】

【課題を解決するための手段】本発明は前記した従来の
欠点に鑑み成されたもので、半導体基板上に形成された
比較的大面積（およそ５μｍ角以上）のソース・ドレイ
ン拡散領域にセルフアラインコンタクトする電極配線と
してタングステンポリサイド膜を有し、該タングステン
ポリサイド膜が反射防止膜を介してフォトレジスト膜を
マスクにしてパターニングされることで形成されて成る
半導体装置において、図２に示すようにソース・ドレイ
ン拡散領域９、１０上に第２のフィールド酸化膜３を形
成して、電極配線１３が前記フィールド酸化膜３から成
る島上でその側壁部が露出するようにパターニングさ
れ、該島上で該電極配線１３の側壁部を層間絶縁膜１６
が被覆していることを特徴とするものである。

【００１７】また、本発明の半導体装置の製造方法は、
半導体基板１上に素子分離膜としての第１のフィールド
酸化膜２を形成すると共に、活性領域内のソース・ドレ
イン拡散領域形成領域内に島となる第２のフィールド酸
化膜３を形成する。次に、前記活性領域内に上層に絶縁
膜７が積層されたゲート電極６を形成した後に、該ゲー
ト電極６の側壁部にサイドウォール絶縁膜８Ｂを形成す
る。続いて、全面にポリシリコン膜を形成した後に、タ
ングステンシリサイド膜を積層してタングステンポリサ
イド膜を形成し、更に前記タングステンポリサイド膜上
に反射防止膜を形成して、該反射防止膜上に形成したフ
ォトレジスト膜１５をマスクにして前記反射防止膜及び
前記タングステンポリサイド膜をパターニングすること
で前記第２のフィールド酸化膜３上でその側壁部が露出
されるタングステンポリサイド膜から成る電極配線１３
を形成する。そして、前記第２のフィールド酸化膜３上
で露出した電極配線１３の側壁部を含む前記電極配線１
３を層間絶縁膜１６で被覆した後に、該層間絶縁膜１６
に形成したコンタクト孔１７を介して前記電極配線１３
にコンタクトする金属配線１８を形成するものである。

【００１８】

【発明の実施の形態】以下、本発明の実施形態に係る半
導体装置とその製造方法について図面を参照しながら説
明する。これは、ＭＯＳＦＥＴなどの半導体装置におい
て、半導体基板上に形成されたソース・ドレイン拡散領
域にセルフアラインコンタクトする電極配線を介して金
属配線を形成するものにおいて、当該電極配線としてポ
リシリコン膜とタングステンシリサイド（ＷＳｉｘ）膜
が積層されて成る２層構造の、いわゆるタングステンポ
リサイド膜を用いた構造とその形成方法である。

【００１９】先ず、図１は半導体装置、特に半導体基板
に形成された活性領域を示す平面図であり、後述するゲ
ート電極６、ソース・ドレイン拡散領域９、１０及び該
ソース・ドレイン拡散領域９、１０にセルフアラインコ
ンタクトするＳｉＮ膜１４が積層された電極配線１３が
形成された状態を示しており、図２に示す後述する層間
絶縁膜１６及び金属配線１８は省略してある。

【００２０】図２は図１のＢ−Ｂ線断面図であり、図２
に示すように例えばＰ型の半導体基板１上にＬＯＣＯＳ
（Local Oxidation of Silicon）法により素子分離膜と
しての第１のフィールド酸化膜２と、後述するソース・
ドレイン拡散領域９、１０内の所望位置に該ソース・ド
レイン拡散領域９、１０のスペースを細分化する第２の
フィールド酸化膜３が形成されている。

【００２１】前記フィールド酸化膜２以外の領域、いわ
ゆる活性領域に図示しないゲート酸化膜を介してゲート
電極６が形成されている。尚、前記ゲート電極６は、常
法の化学気相成長（ＣＶＤ）法などで形成されたポリシ
リコン膜４及びタングステンシリサイド膜５が積層され
て成るタングステンポリサイドゲート電極であり、該ゲ
ート電極６上にはＳｉＯ2 膜から成る絶縁膜７が積層形
成されている。

【００２２】また、前記ゲート電極６の側壁部を被覆す
るようにＳｉＯ2 膜から成るサイドウォール絶縁膜８Ｂ
が形成されている。更に、前記第１のフィールド酸化膜
２及びゲート電極６、そして第２のフィールド酸化膜３
に隣接するように前記半導体基板１の表層にソース・ド
レイン拡散領域９、１０が形成されている。

【００２３】また、前記ソース・ドレイン拡散領域９、
１０にセルフアラインコンタクトするように電極配線１
３が形成されている。尚、前記電極配線１３は、常法の
ＣＶＤ法などで形成されたポリシリコン膜１１及びタン
グステンシリサイド膜１２が積層されて成るタングステ
ンポリサイド電極配線であり、該電極配線１３上には当
該電極配線１３のパターニング時の反射防止膜としての
ＳｉＮ膜１４が形成されている。

【００２４】そして、前記ゲート電極６及び電極配線１
３を被覆するように全面にＴＥＯＳ膜（あるいはＮＳＧ
膜）及びＢＰＳＧ膜から成る層間絶縁膜１５が形成さ
れ、該層間絶縁膜１５に穿設したコンタクト孔１７を介
して金属配線１８が形成されている。以下、前記半導体
装置の製造方法について説明する。

【００２５】先ず、図３に示すように例えばＰ型の半導
体基板１上にＬＯＣＯＳ法によりおよそ７０００Å乃至
１００００Åの膜厚の第１のフィールド酸化膜２を形成
すると共に、後述する活性領域内の所望位置に所望数の
およそ７０００Å乃至１００００Åの膜厚の第２のフィ
ールド酸化膜３を形成する。次に、前記第１のフィール
ド酸化膜２以外の領域である活性領域（第２のフィール
ド酸化膜３を含む）に不図示のゲート絶縁膜を介して常
法のＣＶＤ法などで形成されたおよそ１０００Å乃至２
０００Åの膜厚のポリシリコン膜及びおよそ１２００Å
の膜厚のタングステンシリサイド膜が積層されて成るタ
ングステンポリサイド膜を形成し、更に全面におよそ２
０００Å乃至３０００Åの膜厚のＳｉＯ2 膜から成る絶
縁膜を形成した後に、周知のパターニング技術により前
記絶縁膜及びタングステンポリサイド膜をパターニング
して、図４に示すように絶縁膜７下にポリシリコン膜４
及びタングステンシリサイド膜５が積層されて成るタン
グステンポリサイド構造のゲート電極６を形成する。

【００２６】また、全面におよそ１０００Å乃至２００
０Åの膜厚のＳｉＯ2 膜を形成した後に、不図示のフォ
トレジスト膜をマスクにして該ＳｉＯ2 膜を異方性エッ
チングすることで前記ゲート電極６の側壁部と前記第
１、第２のフィールド酸化膜２、３上にＳｉＯ2 膜を残
膜させて、該第１、第２のフィールド酸化膜２、３上に
絶縁膜８Ａを形成すると共に、前記絶縁膜７と一体とな
って前記ゲート電極６を被覆するサイドウォール絶縁膜
８Ｂを形成する。

【００２７】更に、図５に示すように前記第１、第２の
フィールド酸化膜２、３（絶縁膜８Ａ）及びゲート電極
６（絶縁膜７及びサイドウォール絶縁膜８Ｂ）をマスク
にして前記半導体基板１の表層に例えばＮ型の不純物を
イオン注入することで、ソース・ドレイン拡散領域９、
１０を形成する。尚、前記拡散領域９、１０をいわゆる
ＬＤＤ構造とする場合には、サイドウォール絶縁膜８Ｂ
を形成する前の基板表層に第１のＮ型の不純物を注入
し、サイドウォール絶縁膜８Ｂを形成した後に、第２の
Ｎ型の不純物を注入すれば良い。

【００２８】また、前記ソース・ドレイン拡散領域９、
１０にセルフアラインコンタクトするように電極配線１
３を形成する。本工程では、常法のＣＶＤ法などで形成
されたおよそ１０００Å乃至２０００Åの膜厚のポリシ
リコン膜及びおよそ１２００Åの膜厚のタングステンシ
リサイド膜が積層されて成るタングステンポリサイド膜
を形成し、更に全面におよそ３００Åの膜厚のＳｉＮ膜
を形成する。尚、前記ＳｉＮ膜は、後述する配線のパタ
ーニング時にマスクとして用いるフォトレジスト膜のパ
ターニング工程の露光工程の際に、下地からの反射を抑
え、所定のパターンを正確に転写するために設けられた
反射防止膜である。

【００２９】前記ＳｉＮ膜上の全面にフォトレジスト膜
１５を形成した後に、該フォトレジスト膜１５をマスク
にして前記ＳｉＮ膜、タングステンシリサイド膜及びポ
リシリコン膜をパターニングすることで、図６に示すよ
うにポリシリコン膜１１とタングステンシリサイド膜１
２とが積層されたタングステンポリサイド膜から成る電
極配線１３を形成する。これにより、図６に示すように
サイドウォール絶縁膜８Ｂを介してソース・ドレイン拡
散領域９、１０にセルフアラインコンタクトする電極配
線１３が形成されるため、後述する金属配線１８がパタ
ーンずれしたとしても電極配線１３がカバーとなり、正
しくソース・ドレイン拡散領域９、１０にコンタクトで
きる。

【００３０】そして、前記ゲート電極６及び電極配線１
３上を被覆するようにＬＰＣＶＤ法によるおよそ２００
０Åの膜厚のＴＥＯＳ膜（あるいは常圧ＣＶＤ法による
およそ２０００Åの膜厚のＮＳＧ膜）及びＬＰＣＶＤ法
によるおよそ４０００Åの膜厚のＢＰＳＧ膜から成る層
間絶縁膜１６を形成し、該層間絶縁膜１６をおよそ９０
０℃乃至１０００℃の温度で熱処理して、該層間絶縁膜
１６をフローさせて平坦化し、該層間絶縁膜１６に穿設
したコンタクト孔１７を介してアルミニウム合金等から
成る金属配線１８を形成することで、図２に示す半導体
基板１上のソース・ドレイン拡散領域９、１０にセルフ
アラインコンタクトとする電極配線１３を介して形成さ
れる金属配線１８を有する半導体装置が形成される。
尚、本実施の形態の前記金属配線１８は、図２に示すよ
うに第２のフィールド酸化膜３から成る島上で分断され
た電極配線１３に対して前記第２のフィールド酸化膜３
を跨ぐ形で複数のコンタクト部を有している。

【００３１】以上、説明したように本実施形態に係る半
導体装置とその製造方法によれば、図１及び図２に示す
ように比較的大面積のソース・ドレイン拡散領域９、１
０内の所望位置に第２のフィールド酸化膜３を所望数形
成し、絶縁膜７を介して該第２のフィールド酸化膜３上
に形成されるタングステンポリサイド構造の電極配線１
３をパターニングして、セルフアラインコンタクトする
電極配線１３としてのタングステンポリサイド膜の側壁
部を露出させることで、該タングステンポリサイド膜の
側壁部を増加させて、当該側壁部と層間絶縁膜１６との
接触面積を増加させる。これにより、従来装置に比べて
ＳｉＮ膜１４とタングステンポリサイド膜との密着性が
向上し、その後の熱処理工程などによる膜ストレスで生
じていた膜ハガレを抑止することができる。

【００３２】即ち、本発明では、元来、密着性が良くな
いＳｉＮ膜とタングステンポリサイド膜とが、比較的大
面積のソース・ドレイン拡散領域にセルフアラインコン
タクトする電極配線として使用される半導体装置におい
て、前記ソース・ドレイン拡散領域上にフィールド酸化
膜から成る島を形成し、該島上でタングステンポリサイ
ド膜の側壁部を露出させて該タングステンポリサイド膜
と層間絶縁膜との接触面積を増大させることで、両者の
間に挟まれるＳｉＮ膜がタングステンポリサイド膜から
はがれるのを抑止するものである。

【００３３】また、本実施形態では、電極配線のパター
ニング時にマスクとして用いるフォトレジスト膜の電極
配線パターンを変更するだけで電極配線を形成すると共
に、島上の電極配線もパターニングできるため、従来に
比べて製造工程が増大することもない。

【００３４】

【発明の効果】以上説明したように、本発明によれば大
面積の不純物拡散領域内の所望位置に島となる第２のフ
ィールド酸化膜を所望数形成し、該第２のフィールド酸
化膜上に形成されるタングステンポリサイド構造の電極
配線をパターニングして、島上のタングステンポリサイ
ド膜の側壁部を露出させることで、該タングステンポリ
サイド膜の側壁部を増加させて、従来、密着性が良くな
いため膜ハガレが生じていたＳｉＮ膜とタングステンポ
リサイド膜とが、該タングステンポリサイド膜の増加し
た側壁部を利用することで、その側壁部と電極配線を被
覆する層間絶縁膜との密着面積が増大することになり、
前記ＳｉＮ膜を前記層間絶縁膜により上面から押さえ込
むようにして、ＳｉＮ膜とタングステンポリサイド膜と
の密着性を向上させることができ、従来、その後の熱処
理工程などによる膜ストレスで生じていたタングステン
ポリサイド膜とＳｉＮ膜との膜ハガレを抑止することが
できる。

【００３５】また、本発明では、電極配線のパターニン
グ時にマスクとして用いるフォトレジスト膜の電極配線
パターンを変更するだけで電極配線を形成すると共に、
前記第２のフィールド酸化膜上の電極配線をパターニン
グすることができるため、従来に比べて製造工程が増大
することもない。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体装置の平面
図である。

【図２】本発明の一実施の形態に係る半導体装置の断面
図である。

【図３】本発明の一実施の形態に係る半導体装置の製造
方法を説明する第１の断面図である。

【図４】本発明の一実施の形態に係る半導体装置の製造
方法を説明する第２の断面図である。

【図５】本発明の一実施の形態に係る半導体装置の製造
方法を説明する第３の断面図である。

【図６】本発明の一実施の形態に係る半導体装置の製造
方法を説明する第４の断面図である。

【図７】従来の半導体装置の平面図である。

【図８】従来の半導体装置の断面図である。

【図９】従来の半導体装置の製造方法を説明する第１の
断面図である。

【図１０】従来の半導体装置の製造方法を説明する第２
の断面図である。

【図１１】従来の半導体装置の製造方法を説明する第３
の断面図である。

【図１２】従来の半導体装置の製造方法を説明する第４
の断面図である。

【図１３】従来の半導体装置の課題を説明するための断
面図である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された比較的大面積
   の不純物拡散領域にコンタクトする電極配線としてタン
   グステンポリサイド膜が反射防止膜を介してフォトレジ
   スト膜をマスクにしてパターニングされることで形成さ
   れて成る半導体装置において、 前記電極配線が前記不純物拡散領域内に形成されたフィ
   ールド酸化膜から成る島上でその側壁部が露出するよう
   にパターニングされ、該島上で該電極配線の側壁部を上
   層絶縁膜が被覆していることを特徴とする半導体装置。
2. 【請求項２】 前記不純物拡散領域はおよそ５μｍ角以
   上であることを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 半導体基板上に素子分離膜としての第１
   のフィールド酸化膜を形成すると共に活性領域内の不純
   物拡散領域形成領域内に島となる第２のフィールド酸化
   膜を形成する工程と、 前記活性領域内にゲート電極を形成する工程と、 前記ゲート電極を被覆するように絶縁膜を形成した後に
   該絶縁膜を異方性エッチングして該ゲート電極の側壁部
   に側壁絶縁膜を形成する工程と、 全面にポリシリコン膜を形成した後にタングステンシリ
   サイド膜を積層してタングステンポリサイド膜を形成す
   る工程と、 前記タングステンポリサイド膜上に反射防止膜を形成す
   る工程と、 前記反射防止膜上に形成したフォトレジスト膜をマスク
   にして前記反射防止膜及び前記タングステンポリサイド
   膜をパターニングすることで前記第２のフィールド酸化
   膜上でその側壁部が露出されるタングステンポリサイド
   膜から成る電極配線を形成する工程と、 前記第２のフィールド酸化膜上で露出した電極配線の側
   壁部を含む前記電極配線を層間絶縁膜で被覆する工程
   と、 前記層間絶縁膜に形成したコンタクト孔を介して前記電
   極配線にコンタクトする金属配線を形成する工程とを有
   することを特徴とする半導体装置の製造方法。