JPH04155852A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04155852A
JPH04155852A JP28074290A JP28074290A JPH04155852A JP H04155852 A JPH04155852 A JP H04155852A JP 28074290 A JP28074290 A JP 28074290A JP 28074290 A JP28074290 A JP 28074290A JP H04155852 A JPH04155852 A JP H04155852A
Authority
JP
Japan
Prior art keywords
pad electrode
protective film
photosensitive resin
electrode portion
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28074290A
Other languages
English (en)
Inventor
Hitoshi Kudo
均 工藤
Keiji Okuma
啓二 奥間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP28074290A priority Critical patent/JPH04155852A/ja
Publication of JPH04155852A publication Critical patent/JPH04155852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置及びその製造方法に関し、特にプラ
スチックパッケージに封止するのに適したチップ表面保
護膜の形状に関する。
(従来の技術) 近年、半導体素子の高集積化とともに、チップサイズが
増大してきている。その増大の程度は露光機の露光可能
な範囲に制約があるものの、15Xl 5mm2や20
X20mm2といった大型のチップについて対応できる
ように実用化して来ている。こうした大型チップを製造
することは、半導体素子自体の製造という立場でみると
、歩留まりの低下を招きやすい反面、スループットの向
上が図れる等の利点かある。一方、半導体素子をパッケ
ージしプリント基板に実装する時には、チップ面積が大
きい関係上、下記に掲げる種々の問題が生じる。
(1)半導体素子の集積度が高いのに伴い半導体素子か
ら発生する熱量が増加するため、放熱して温度上昇を抑
制する必要かある。
(′2Jチップサイズが増大してもパッケージの大きさ
は小さくするので、それに伴いパッケージの肉厚は薄く
なってきている。このため外部からの水分の侵入や圧力
にする耐性が低下し易い。
特にプラスチックパッケージでは、樹脂自体か水分を吸
収し易く、温度低下によって余分な水分がチップの表面
や裏面で結露するため、その後の温度上昇によって結露
が気体になる時の膨張によってパッケージに亀裂(クラ
・ンク)か入り易い。
ここで上記(1)の問題を解決する方法として、放熱用
のフィンをパッケージに取り付けて面積を大きくし、放
熱し易くすること、又はパ・ソケージをファンで強制空
冷する方法かある。また、上記(2)の問題を解決する
方法として、水分か吸着し難い樹脂を用いたり、チップ
台座の裏面に凹凸を設けて樹脂との密着を高めること、
又はパッケージに貫通孔を設け、水分が逃げ易くする方
法かある(日経マイクロデバイス1990年6月号第4
1頁〜第45頁「薄くても信頼性は同等分かれるクラッ
ク対策手法」)。
(発明が解決しようとする課題) 本発明は、先に説明した温度低下による結露と、その気
化する際の熱膨張によりパッケージに亀裂が入り易いと
いう課題に対してなされたものである。
この課題の対策方法として、上述したような方法(水分
の吸着し難い樹脂を用いる方法、チップ台座の裏面に凹
凸を設は樹脂との密着を高める方法、又はパッケージに
貫通孔を設は水分が逃げ易くする方法)は何れもチップ
裏面(又はダイパッドの裏面)を加工する方法である。
しかしながら、結露が発生する部位はチップ裏面だけで
はなく、チップ表面にも発生する。特に、半導体素子が
形成されたチップ表面の方が素子特性の変動を引き起こ
し易いため、素子の機能不良。
誤動作を招き、問題が大きい。従って、チップ表面にお
いても結露、及び蒸気による体積膨張が起これば、チッ
プ表面に大きな圧力が作用し亀裂が生じることに加えて
、半導体素子の製造工程及びその後における堆積膜や酸
化工程でストレスが作用する状況と同様にリーク電流が
増大したり、素子特性が変動することになる。また、結
露により水分が多い雰囲気になるため、配線の腐食やパ
ターンの侵食が起こり易い欠点がある。
従来の半導体装置(素子)表面の例を第5図に示す。第
5図は予め下部保護膜にパッド電極部の開口を形成した
のち、感光性樹脂にパッド電極窓パターンの露光を行い
、所定のパターンを形成するものである。同図(a)に
おいて、トランジスタが作り込まれた基板11上にパッ
ド電極部12と、第1の保護膜13とが形成されている
。第1の保護膜13の上方には、感光性樹脂14例えば
ポリイミドが回転塗布法により形成されている。
同図(b)では、パッド窓開は用マスク15を用いて、
パッド電極部12の上部に露光している状態が示されて
いる。同図(C)では感光性樹脂14が現像された状態
が示されている。
(課題を解決するための手段) 本発明は、凹凸をチップ裏面ではなく、チップ表面に設
けることにより、パッケージとチップ表面との密着度を
向上させる構成とする。
つまり、本発明の具体的な解決手段は、半導体基板と、
該半導体基板に形成された内部素子と、前記半導体基板
上に形成されたパッド電極部と、前記半導体基板の上面
において前記パッド電極部の一部を除く領域に形成され
た保護膜とを備え、前記保護膜に、前記内部素子のパタ
ーン形状とは無関係な凹凸を形成する構成としている。
ここに、チップ表面に凹凸を形成する方法としては、大
きく分けて2通りの形成方法がある。第1はチップ製造
工程の最後の工程としてチップ表面保護膜の表面に凹凸
を形成する方法であり、第2は既にチップボンディング
、ワイヤーボンディングが終了したチップの表面に各種
の樹脂をコーティングし、その表面に凹凸を形成する方
法である。
前記第1の方法は、保護膜の表面にリソグラフィ工程で
焦点を意図的にずらして露光することにより凹凸を形成
したり、又は、このようにして形成した凹凸パターンを
マスクにしてエツチングして凹凸を形成するものである
。また、前記第2の方法はダイボンディング、ワイヤー
ボンディング工程の後で樹脂をチップの表面にコーティ
ングする際に、滴下した樹脂に部分的に圧力を作用させ
て、樹脂形状を変形させて凹凸を形成するものである。
(作用) 上記の構成により本発明では、チップ表面においてもチ
ップ裏面と同様に凹凸が形成されるので、チップとパッ
ケージとの接触面積が増大して強い密着力が得られて結
露し難くなる。また、たとえ結露しても、水分の量が少
なく蒸気による体積膨張が発生しても、圧力か低いので
内部素子への影響が少ないし、剥離もし難くなる。
(実施例) 以下、本発明の実施例を図面に基いて詳細に説明する。
第1図、第2図及び第3図は、リソグラフィ工程で焦点
を意図的にずらして露光することにより保護膜の表面に
凹凸を形成する実施例である。
第1図は、感光性樹脂にパッド電極窓パターンの露光と
凹凸形成用の焦点をずらせた露光とを同時に行ワて該感
光性樹脂に所定のパターンを形成した後、この感光性樹
脂をマスクとして下層の保護膜をエツチングするもので
ある。
第1図(a)において、トランジスタ等の内部素子が形
成された半導体基板11の主面には、所定領域にバット
電極部12か形成されているとともに、半導体基板11
の上面には該パッド電極部12をも覆って第1の保護膜
13が形成されている。本実施例ではパッド電極部12
はプレーナマグネトロンスパッタ法により形成したアル
ミニウムを主体として銅とシリコンとを添加した合金を
膜厚1μmで形成され、第1の保護膜13はプラズマC
VD (化学的気相成長)法で形成したシリコン窒化膜
を膜厚0,6μmで形成されているが、特に膜種、膜厚
を限定する必要はない。第1の保護膜13の上方には該
第1の保護膜13の全面に感光性樹脂141例えばポリ
イミドが回転塗布法により形成されている。
同図(b)では、パッド電極窓開は用マスク15を用い
てパッド電極部12の上方に露光している状態が示され
ている。同図(c)では、本発明の特徴である保護膜表
面の凹凸を形成するために、全体に多数の孔が形成され
た凹凸形成用マスク16を用いて感光性樹脂14上方か
ら露光する。この露光時、アライナ−(露光機)の焦点
は意図的にずらされている。同図(d)では、感光性樹
脂14が現像された状態が示されている。感光性樹脂1
4は、パッド電極部12を除く領域及び該パッド電極部
12の周縁部の上方の領域にのみ存在し、この感光性樹
脂14には、前記焦点のずれた露光によって像がぼやけ
て正弦関数のようになだらかな露光領域が形成されて、
配線やトランジスタ等の内部素子のパターンとは無関係
な凹凸が形成されている。同図(e)は感光性樹脂14
をマスクにして、第1の保護膜13のパッド電極部分を
エツチングした状態であり、パッド電極部12用の開口
部18が形成されている。
したがって、上記実施例においては、半導体基板11表
面の感光性樹脂14に形成された正弦関数のようななだ
らかな凹凸17により、半導体装置とパッケージとの接
触面積が増大して密着力が強くなるので、パッケージ内
への水分の侵入や圧力に対する耐性が強くなる。その結
果、プラスチックパッケージの肉厚が薄くても結露し難
くなって、該プラスチックパッケージのクラックが有効
に防止される。
第2図は第2の実施例を示し、予め下部保護膜にパッド
電極用の開口を形成したのち、感光性樹脂にパッド電極
窓パターンの露光と凹凸形成用の焦点をずらせた露光と
を同時に行い、所定の凹凸パターンを形成するものであ
る。同図(a)において、基板11上にはパッド電極部
12と第1の保護膜13とが形成され、該第1の保護膜
13にはパッド電極部12の周縁部を除く部分に電極用
開口が形成されており、第1の保護膜13は該パッド電
極部用の開口を除いて半導体基板11の全面に広がフで
いる。前記のパッド電極部12及び第1の保護膜13の
形成材料及び膜厚は上記実施例と同様である。第1の保
護膜13の上方には、例えばポリイミドよりなる感光性
樹脂14が回転塗布法により形成されている。
第2図(b)では、パッド電極窓開は用マスク15を用
いて、パッド電極部12の上方に露光している状態か示
されている。同図(C)では、保護膜14の表面に凹凸
を形成するために、多数の孔を有する凹凸形成用マスク
]6を用いて感光性樹脂14の上方から、アライナ−(
露光機)の焦点を意図的にずらした露光をしている状態
か示されている。同図(cl)では感光性樹脂14か現
像された状態か示されており、感光性樹脂14上には、
像かはやけて正弦関数のようななだらかな露光領域が形
成され、配線やトランジスタなどの内部素子のパターン
とは無関係な凹凸17が形成されている。この凹凸17
の大きさは、直径5μm〜2mm程度が望ましい。感光
性樹脂14のパッド電極部12上方にはパッド部開口部
18が形成されている。
第3図は第3の実施例を示し、感光性樹脂にパッド電極
窓パターンの露光と凹凸形成用の焦点をずらせた露光と
を同時に行って所定のパターンを形成し、このパターン
形成後の感光性樹脂をマスクとして下層の保護膜をエツ
チングし、その後、感光性樹脂の凹凸を下層の保護膜に
転写した後、感光性樹脂を除去するものである。
同図(a)において、トランジスタなとが予め作り込ま
れている基板11上にパッド電極部12及び第1の保護
膜13が形成されているとともに、第1の保護膜13の
上方に第2の保護膜21か形成されている。本実施例で
は、パッド電極部12は上記の実施例と同様にプレーナ
マグネトロンスパッタ法により形成したアルミニウムを
主体として銅とシリコンを添加した合金を膜厚1μmに
形成してあり、第1の保護膜13は常圧CVD法で形成
したシリコン酸化膜を膜厚0.2μmで形成しである。
また、第2の保護膜21はプラズマCVD法で形成した
シリコン窒化膜を膜厚0.6μmで形成しているが、上
記三者の膜種、膜厚は特に限定する必要はない。第2の
保護膜21の上方には感光性樹脂141例えば通常のフ
ォトレジストが回転塗布法により形成されている。
第3図(b)では、パッド電極窓開は用マスク15を用
いてパッド電極部12の上方に露光している状態が示さ
れている。同図(C)では、本発明の特徴である保護膜
表面の凹凸を形成するために、多数の孔を有する凹凸形
成用マスク16を用いて感光性樹脂14の上方から、ア
ライナ−(露光機)の焦点を意図的にずらした露光をし
ている状態か示されている。同図(d)では、感光性樹
脂14が現像された状態が示されており、感光性樹脂1
4上面には、像かはやけて正弦関数のようななたらかな
露光領域が形成され、内部素子の配線、トランジスタな
どのパターンとは無関係な凹凸17が形成されている。
同図(e)は、第1の保護膜13及び第2の保護膜21
のパッド電極部分を感光性樹脂14をマスクにしてエツ
チングし、パッド電極用開口部18を形成すると共に、
感光性樹脂14に形成した凹凸17を第2の保護膜21
に転写して、該第2の保護膜21に凹凸22を形成した
状態を示している。
第4図は、すでに保護膜が形成された半導体装   −
置のダイをダイパッドに載せてワイヤーを接続した後、
樹脂をコーティングする際にその樹脂上面に凹凸を形成
する実施例を示す。同図(a)において、ダイパッド4
1上にはワイヤー42で接続されたダイ43が取り付は
固定されている。同図(b)では、チップ表面をコーテ
ィングするために樹脂44をダイ43上面に滴下する状
態か示され、同図(C)では樹脂44を滴下した後の状
態か示されている。この直後、同図(d)に示すように
、ノズル45を用いて乾燥空気又は窒素ガス等の気体を
樹脂44の表面に吹き付け、この気流によって樹脂44
を溶かしていた溶剤を急激に蒸発させて、樹脂表面に凹
凸46を形成している。
ノズル45からの乾燥空気の圧力、流量はチップサイズ
、樹脂の種類、樹脂の粘性、ノズルとチップとの距離等
によって変化するので、予め実験により最適な条件を見
い出しておく。本実施例では、圧力1kg/cm3、流
量31/sin、ノズル径1mmが適当である。
(発明の効果) 以上説明したように本発明によれば、チップ表面に凹凸
を形成してチップとパッケージとの接触面積を増大させ
、強い密着力を得たので、温度変化によって生じやすい
結露の発生を有効に抑制できるとともに、仮に結露して
も水分の量を少量にでき、また剥離し難くてき、よって
パッケージにクラックか発生する事態を効果的に防止で
きると共に、内部素子の正常動作を確保することかでき
る。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す工程断面図、第2
図は本発明の第2の実施例を示す工程断面図、第3図は
本発明の第3の実施例を示す工程断面図、第4図は本発
明の第4の実施例を示す工程断面図である。第5図は従
来例を示す工程断面図である。 11・・・基板、12・・・パッド電極部、13・・・
第1の保護膜、14・・・感光性樹脂、16・・・凹凸
形成用マスク、17・・・凹凸、22・・・保護膜の凹
凸、46・・・樹脂面の凹凸。 ↓↓↓↓↓番↓ ―■■■ ↓↓↓−+壷−↓↓−6−1−…」 11・・基板 12・・・バッド電極部 13・・・第1の保WIM 14・・・感光性樹脂 16・・・凹凸形成用マスク 17・・凹凸 22・・保護膜の凹凸 46・樹脂面の凹凸

Claims (4)

    【特許請求の範囲】
  1. (1)内部素子が形成された半導体基板と、該半導体基
    板上に形成されたパッド電極部と、前記半導体基板の上
    面において前記パッド電極部の一部を除く領域に形成さ
    れた保護膜とを備え、前記保護膜には、前記内部素子の
    パターン形状とは無関係な凹凸が形成されていることを
    特徴とする半導体装置。
  2. (2)半導体基板の主面の所定領域にパッド電極部を形
    成した後、前記半導体基板の主面上において前記パッド
    電極部を除く領域及び前記パッド電極部上の所定領域に
    保護膜を形成し、その後、前記半導体基板の主面におい
    て前記パッド電極部を含む全面に感光性樹脂を形成し、
    該感光性樹脂の上面においてパッド電極部と該パッド電
    極部以外の領域とを露光して該パッド電極部上方にパッ
    ド電極用開口部を形成するとともに、パッド電極部以外
    の領域に凹凸パターンを形成することを特徴とする半導
    体装置の製造方法。
  3. (3)感光性樹脂に凹凸を形成した後、該凹凸を保護膜
    に転写することを特徴とする請求項(2)記載の半導体
    装置の製造方法。
  4. (4)ダイパッド上に取り付けられワイヤボンディング
    されたダイの上面に対して樹脂を滴下した後、該樹脂に
    気体を吹き付けてダイ上面に凹凸を形成することを特徴
    とする半導体装置の製造方法。
JP28074290A 1990-10-18 1990-10-18 半導体装置およびその製造方法 Pending JPH04155852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28074290A JPH04155852A (ja) 1990-10-18 1990-10-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28074290A JPH04155852A (ja) 1990-10-18 1990-10-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04155852A true JPH04155852A (ja) 1992-05-28

Family

ID=17629322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28074290A Pending JPH04155852A (ja) 1990-10-18 1990-10-18 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04155852A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378578A (en) * 2001-03-13 2003-02-12 Nec Corp Semiconductor device encapsulation
US7224043B2 (en) * 2003-08-19 2007-05-29 Infineon Technologies Ag Semiconductor element with improved adhesion characteristics of the non-metallic surfaces
JP2015043363A (ja) * 2013-08-26 2015-03-05 豊田合成株式会社 Ledランプの製造方法及び封止樹脂に対する凹凸付与装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378578A (en) * 2001-03-13 2003-02-12 Nec Corp Semiconductor device encapsulation
US7224043B2 (en) * 2003-08-19 2007-05-29 Infineon Technologies Ag Semiconductor element with improved adhesion characteristics of the non-metallic surfaces
JP2015043363A (ja) * 2013-08-26 2015-03-05 豊田合成株式会社 Ledランプの製造方法及び封止樹脂に対する凹凸付与装置

Similar Documents

Publication Publication Date Title
US5705856A (en) Semiconductor device
US20130224910A1 (en) Method for chip package
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
JPH0322437A (ja) 半導体装置の製造方法
US9698112B2 (en) Semiconductor device including a protective film
JP2000188305A (ja) 半導体装置およびその製造方法
US6348398B1 (en) Method of forming pad openings and fuse openings
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
US8273662B2 (en) Method for manufacturing a semiconductor device
JPH04155852A (ja) 半導体装置およびその製造方法
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
US20210343775A1 (en) Semiconductor packaging method and semiconductor package device
US20210265252A1 (en) Semiconductor packaging method and semiconductor package device
JPS59232424A (ja) 半導体装置とその製造法
JP2022149230A (ja) 半導体装置の製造方法
JP3410651B2 (ja) 半導体装置及びその製造方法
JP2001326242A (ja) 半導体装置およびその製造方法
JP2000183108A (ja) 半導体集積回路装置及びその製造方法
JPH0870067A (ja) 半導体装置
KR100529468B1 (ko) 반도체 소자의 패시베이션막 형성방법
JPS6159739A (ja) 半導体装置
JP2020047793A (ja) 半導体装置の製造方法
KR20090096186A (ko) 웨이퍼 레벨 패키지 및 이의 제조 방법
US20090026613A1 (en) Semiconductor package and method for manufacturing the same
JP2005093931A (ja) 半導体装置