JPH0629285A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0629285A JPH0629285A JP18094192A JP18094192A JPH0629285A JP H0629285 A JPH0629285 A JP H0629285A JP 18094192 A JP18094192 A JP 18094192A JP 18094192 A JP18094192 A JP 18094192A JP H0629285 A JPH0629285 A JP H0629285A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- semiconductor device
- clearance
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 エッチングを適確に行い得ると共に、微細な
間隔で配線層を形成し得る半導体装置を提供するもので
ある。 【構成】 半導体基板の表面に、一方向に所定の間隔を
おいて整列配置された第１の配線１ａ，１ｂ，１ｃ，１
ｄを有する半導体装置において、第１の配線１ａ，１
ｂ，１ｃ，１ｄに対して離間，且つ囲繞するように第２
の配線２を基板に設けている。この第２の配線２は、第
１の配線の端部と相互間隙を狭めるべく、間隙部分に向
けて突出した突出部Ｔを有する。突出部ＴはプラズマＣ
ＶＤ膜の被着時やエッチング時に間隙部分に進出する
為、後に続く工程でパッシベーション膜にボイド開口部
が形成されたり、或いはフォトレジスト内に気泡が発生
することが防止される。
間隔で配線層を形成し得る半導体装置を提供するもので
ある。 【構成】 半導体基板の表面に、一方向に所定の間隔を
おいて整列配置された第１の配線１ａ，１ｂ，１ｃ，１
ｄを有する半導体装置において、第１の配線１ａ，１
ｂ，１ｃ，１ｄに対して離間，且つ囲繞するように第２
の配線２を基板に設けている。この第２の配線２は、第
１の配線の端部と相互間隙を狭めるべく、間隙部分に向
けて突出した突出部Ｔを有する。突出部ＴはプラズマＣ
ＶＤ膜の被着時やエッチング時に間隙部分に進出する
為、後に続く工程でパッシベーション膜にボイド開口部
が形成されたり、或いはフォトレジスト内に気泡が発生
することが防止される。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体集積回路
装置等、狭いピッチで設けられた配線を有する半導体装
置に関する。
装置等、狭いピッチで設けられた配線を有する半導体装
置に関する。
【０００２】
【従来の技術】近年、微細化された半導体装置には、フ
ォトリソグラフィーの解像度で許容し得る最小間隔でパ
ターニングされた導体層を用いている。
ォトリソグラフィーの解像度で許容し得る最小間隔でパ
ターニングされた導体層を用いている。
【０００３】一方、従来のＤＲＡＭのワード線は、図４
（Ａ）に示す如く、アルミニウム（Ａｌ）の配線５ａ，
５ｂ，５ｃ，５ｄをそれぞれ狭い間隔で平行に配置して
いる。これらのアルミニウム配線５ａ，５ｂ，５ｃ，５
ｄの終端は、図４（Ａ）に示す如く、一様な形状に処理
されている。更に、この上にはパッシベーション膜６と
して、プラズマＣＶＤ膜が被着される。
（Ａ）に示す如く、アルミニウム（Ａｌ）の配線５ａ，
５ｂ，５ｃ，５ｄをそれぞれ狭い間隔で平行に配置して
いる。これらのアルミニウム配線５ａ，５ｂ，５ｃ，５
ｄの終端は、図４（Ａ）に示す如く、一様な形状に処理
されている。更に、この上にはパッシベーション膜６と
して、プラズマＣＶＤ膜が被着される。
【０００４】
【発明が解決しようとする課題】上述した半導体装置の
場合、プラズマＣＶＤ膜の被着時に、パッシベーション
膜６には図４（Ｂ）［但し、この図は図４（Ａ）に示し
た配線上にパッシベーション膜を施したときのＩ―Ｉ’
線方向の断面図である］に示す如く、ボイド４ａ，４
ｂ，４ｃにそれぞれ開口部が形成される。
場合、プラズマＣＶＤ膜の被着時に、パッシベーション
膜６には図４（Ｂ）［但し、この図は図４（Ａ）に示し
た配線上にパッシベーション膜を施したときのＩ―Ｉ’
線方向の断面図である］に示す如く、ボイド４ａ，４
ｂ，４ｃにそれぞれ開口部が形成される。
【０００５】又、引き続いてパッシベーション膜６上に
フォトリソグラフィーによりボンディング・パッド部等
の開口を形成すべく、フォトレジスト８を塗布すると、
図４（Ｃ）に示す如くボイド４ａ，４ｂ，４ｃにそれぞ
れ形成されたボイド開口部９ａ，９ｂ，９ｃの近傍のフ
ォトレジスト９中に気泡７ａ，７ｂ，７ｃが発生してし
まう。
フォトリソグラフィーによりボンディング・パッド部等
の開口を形成すべく、フォトレジスト８を塗布すると、
図４（Ｃ）に示す如くボイド４ａ，４ｂ，４ｃにそれぞ
れ形成されたボイド開口部９ａ，９ｂ，９ｃの近傍のフ
ォトレジスト９中に気泡７ａ，７ｂ，７ｃが発生してし
まう。
【０００６】このような状態で、フォトレジストに対し
て無限大の選択比を有しないカバー膜のエッチングを行
うと、気泡の存在する部分でフォトレジストの膜厚が実
質的に薄くなっているのでマスク性が不足してしまう。
この結果、しばしばその下のパッシベーション膜６がエ
ッチングされてしまう不都合を生じる。
て無限大の選択比を有しないカバー膜のエッチングを行
うと、気泡の存在する部分でフォトレジストの膜厚が実
質的に薄くなっているのでマスク性が不足してしまう。
この結果、しばしばその下のパッシベーション膜６がエ
ッチングされてしまう不都合を生じる。
【０００７】本発明は、かかる問題点を解決すべくなさ
れたものであり、その技術的課題は、エッチングを適確
に行い得ると共に、微細な間隔で配線層を形成し得る半
導体装置を提供することにある。
れたものであり、その技術的課題は、エッチングを適確
に行い得ると共に、微細な間隔で配線層を形成し得る半
導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、半導体
基板の表面に、一方向に所定間隔を置いて第１の配線が
整列配置された半導体装置において、基板上に第１の配
線に対して離間され，且つ該第１の配線を囲繞するよう
に第２の配線を設け、該第２の配線は該第１の配線の端
部間の間隙部分に向けて突出された突出部を有する半導
体装置が得られる。
基板の表面に、一方向に所定間隔を置いて第１の配線が
整列配置された半導体装置において、基板上に第１の配
線に対して離間され，且つ該第１の配線を囲繞するよう
に第２の配線を設け、該第２の配線は該第１の配線の端
部間の間隙部分に向けて突出された突出部を有する半導
体装置が得られる。
【０００９】又、本発明によれば、上記半導体装置にお
いて、第２の配線はダミー配線である半導体装置が得ら
れる。
いて、第２の配線はダミー配線である半導体装置が得ら
れる。
【００１０】更に、本発明によれば、半導体基板の表面
に、複数段で分割的に所定間隔を置いて整列配置された
第１の配線列と、第１の配線の両外側に平行し、且つ該
両外側とは離間されて配置された第２の配線と、第１の
配線の所定間隔の間であって、且つ第２の配線の間にお
いて該第１の配線の延在方向とは交差する方向に延在し
て配置された第３の配線とを有し、第１の配線の終端部
と対向する第３の配線の両側部と、第３の配線の終端部
と対向する第２の配線の側部とは、それぞれ各配線間の
間隙部分に向けて突出された突出部を有する半導体装置
が得られる。
に、複数段で分割的に所定間隔を置いて整列配置された
第１の配線列と、第１の配線の両外側に平行し、且つ該
両外側とは離間されて配置された第２の配線と、第１の
配線の所定間隔の間であって、且つ第２の配線の間にお
いて該第１の配線の延在方向とは交差する方向に延在し
て配置された第３の配線とを有し、第１の配線の終端部
と対向する第３の配線の両側部と、第３の配線の終端部
と対向する第２の配線の側部とは、それぞれ各配線間の
間隙部分に向けて突出された突出部を有する半導体装置
が得られる。
【００１１】
【作用】本発明の半導体装置においては、配線間の終端
間の間隙に向けて突出する突出部を配線に設けているの
で、プラズマＣＶＤ膜の被着時やエッチングに際して、
この突出部が間隙部分に進入する。それ故、パッシベー
ション膜中のボイドが避けられない場合でも、その上に
塗布されるフォトレジスト中に気泡が発生することを無
くすることができる。結果として、パッシベーション膜
間でエッチングされてしまうといった不都合が除去さ
れ、半導体基板の表面に微細な間隔で配線層が形成され
る。
間の間隙に向けて突出する突出部を配線に設けているの
で、プラズマＣＶＤ膜の被着時やエッチングに際して、
この突出部が間隙部分に進入する。それ故、パッシベー
ション膜中のボイドが避けられない場合でも、その上に
塗布されるフォトレジスト中に気泡が発生することを無
くすることができる。結果として、パッシベーション膜
間でエッチングされてしまうといった不都合が除去さ
れ、半導体基板の表面に微細な間隔で配線層が形成され
る。
【００１２】
【実施例】以下に実施例を挙げ、本発明の半導体装置に
ついて図面を参照して詳細に説明する。図１は、本発明
の一実施例である半導体装置の要部を平面図により示し
たものである。この半導体装置は、半導体基板の表面に
整列配置された配線（第１の配線）１ａ，１ｂ，１ｃ，
１ｄと、これら第１の配線列に対して離間され、且つ第
１の配線列を囲繞した配線（第２の配線）２とが設けら
れている。これら第１及び第２の配線は、何れもアルミ
ニウムを用いて形成されている。
ついて図面を参照して詳細に説明する。図１は、本発明
の一実施例である半導体装置の要部を平面図により示し
たものである。この半導体装置は、半導体基板の表面に
整列配置された配線（第１の配線）１ａ，１ｂ，１ｃ，
１ｄと、これら第１の配線列に対して離間され、且つ第
１の配線列を囲繞した配線（第２の配線）２とが設けら
れている。これら第１及び第２の配線は、何れもアルミ
ニウムを用いて形成されている。
【００１３】配線１ａ，１ｂ，１ｃ，１ｄは実際に使用
される配線であり、配線２はダミー配線である。この配
線２の第１の配線列側には、後に続く半導体装置の製造
工程でボイド開口部が形成されないように対策すべく、
配線１ａ，１ｂ，１ｃ，１ｄ間の終端の間隙に向けて突
出する突出部Ｔが形成されている。ここで配線２に途切
れがあると、その途切れ部にて新たにボイド開口部を生
じる為、配線２は配線１ａ，１ｂ，１ｃ，１ｄを囲繞す
るように設けられている。
される配線であり、配線２はダミー配線である。この配
線２の第１の配線列側には、後に続く半導体装置の製造
工程でボイド開口部が形成されないように対策すべく、
配線１ａ，１ｂ，１ｃ，１ｄ間の終端の間隙に向けて突
出する突出部Ｔが形成されている。ここで配線２に途切
れがあると、その途切れ部にて新たにボイド開口部を生
じる為、配線２は配線１ａ，１ｂ，１ｃ，１ｄを囲繞す
るように設けられている。
【００１４】このような構成による半導体装置は、配線
２に配線１ａ，１ｂ，１ｃ，１ｄの間隙に向けて突出す
る突出部Ｔを設け、間隙部分を狭めているので、プラズ
マＣＶＤ膜の被着時やエッチング時に突出部Ｔが間隙部
分に進出する為、パッシベーション膜にボイド開口部が
形成されたり、或いはフォトレジスト内に気泡が発生す
ることが防止される。
２に配線１ａ，１ｂ，１ｃ，１ｄの間隙に向けて突出す
る突出部Ｔを設け、間隙部分を狭めているので、プラズ
マＣＶＤ膜の被着時やエッチング時に突出部Ｔが間隙部
分に進出する為、パッシベーション膜にボイド開口部が
形成されたり、或いはフォトレジスト内に気泡が発生す
ることが防止される。
【００１５】尚、この実施例では配線２をダミーとした
が、この配線２は実際の配線として使用されても良い。
又、例えば図２に示す如く、配線１ｄを無くして第１の
配線を配線１ａ，１ｂ，及び１ｃとし、配線２をボイド
開口部が発生しても差し支えない部分にまで延長するよ
うに形成し、他の実施例としての半導体装置を構成して
も良い。
が、この配線２は実際の配線として使用されても良い。
又、例えば図２に示す如く、配線１ｄを無くして第１の
配線を配線１ａ，１ｂ，及び１ｃとし、配線２をボイド
開口部が発生しても差し支えない部分にまで延長するよ
うに形成し、他の実施例としての半導体装置を構成して
も良い。
【００１６】図４は、本発明の別の実施例である半導体
装置の要部を平面図により示したものである。この半導
体装置においては、第１の配線が複数段で分割的に所定
の間隔を置いて整列配置されている。図示するもので、
第１の配線は上段群１０ａ，１０ｂ，１０ｃと下段群１
１ａ，１１ｂ，１１ｃとを成し、これらの上段群１０
ａ，１０ｂ，１０ｃと下段群１１ａ，１１ｂ，１１ｃと
はそれぞれ上下に所定の間隔を置いて配置されている。
装置の要部を平面図により示したものである。この半導
体装置においては、第１の配線が複数段で分割的に所定
の間隔を置いて整列配置されている。図示するもので、
第１の配線は上段群１０ａ，１０ｂ，１０ｃと下段群１
１ａ，１１ｂ，１１ｃとを成し、これらの上段群１０
ａ，１０ｂ，１０ｃと下段群１１ａ，１１ｂ，１１ｃと
はそれぞれ上下に所定の間隔を置いて配置されている。
【００１７】又、第１の配線の外側には、上段群及び下
段群を連結した長さを有する長尺状の対の第２の配線１
２ａ，１２ｂが第１の配線に平行し、且つ第１の配線を
挟む位置に設けられている。
段群を連結した長さを有する長尺状の対の第２の配線１
２ａ，１２ｂが第１の配線に平行し、且つ第１の配線を
挟む位置に設けられている。
【００１８】更に、第１の配線の上下群における所定間
隔の間であって、且つ第２の配線１２ａ，１２ｂ間に
は、第１の配線の延在方向と交差する方向（図示するも
のでは直交する方向）に第３の配線１３が設られてい
る。この第３の配線１３は、図示の如く、第２の配線１
２ａ，１２ｂ間に収容される程度の寸法を有し、その長
さは第１の配線の上下群の幅方向の長さ，即ち、配線１
０ａから配線１０ｃまでの間の寸法とほぼ同じである。
隔の間であって、且つ第２の配線１２ａ，１２ｂ間に
は、第１の配線の延在方向と交差する方向（図示するも
のでは直交する方向）に第３の配線１３が設られてい
る。この第３の配線１３は、図示の如く、第２の配線１
２ａ，１２ｂ間に収容される程度の寸法を有し、その長
さは第１の配線の上下群の幅方向の長さ，即ち、配線１
０ａから配線１０ｃまでの間の寸法とほぼ同じである。
【００１９】加えて、ここでは第１の配線の終端部と対
向する第３の配線１３の両側部と、第３の配線１３の終
端部と対向する第２の配線１２ａ，１２ｂの側部とに、
それぞれ各配線間の間隙に向けて突出する突出部Ｔが形
成されている。
向する第３の配線１３の両側部と、第３の配線１３の終
端部と対向する第２の配線１２ａ，１２ｂの側部とに、
それぞれ各配線間の間隙に向けて突出する突出部Ｔが形
成されている。
【００２０】このような構成による半導体装置も、第２
の配線１２ａ，１２ｂと第３の配線１３とにそれぞれ配
線間の間隙部分に進出する突出部Ｔが形成され、間隙部
分が狭められているので、プラズマＣＶＤ膜の被着時や
エッチング時に際して、パッシベーション膜にボイド開
口部が形成されたり、或いはフォトレジスト内に気泡が
発生することを防止できる。
の配線１２ａ，１２ｂと第３の配線１３とにそれぞれ配
線間の間隙部分に進出する突出部Ｔが形成され、間隙部
分が狭められているので、プラズマＣＶＤ膜の被着時や
エッチング時に際して、パッシベーション膜にボイド開
口部が形成されたり、或いはフォトレジスト内に気泡が
発生することを防止できる。
【００２１】尚、この実施例では第１の配線を第１の配
線を上段群１０ａ，１０ｂ，１０ｃと下段群１１ａ，１
１ｂ，１１ｃとによる上下２段列から成るものとした
が、この第１の配線を３段列以上として半導体装置を構
成しても良い。従って、本発明は実施例に限定されな
い。
線を上段群１０ａ，１０ｂ，１０ｃと下段群１１ａ，１
１ｂ，１１ｃとによる上下２段列から成るものとした
が、この第１の配線を３段列以上として半導体装置を構
成しても良い。従って、本発明は実施例に限定されな
い。
【００２２】
【発明の効果】以上に説明したように、本発明の半導体
装置によれば、配線相互間の間隙部分が狭められるよう
に突出部を配線に設けると共に、その間隙部分に突出部
が進出されるように配置を考慮して基板上に各配線を設
けているので、ボイド開口部が形成されたり、フォトレ
ジスト内に気泡が発生すること無くなる。これにより、
フォトリソグラフィー工程にて意図しない部分がエッチ
ングされる事態が回避され、エッチングを適確に行い得
るようになる。即ち、本発明は微細な間隔で層を成す配
線を有する半導体集積回路装置を構成する上で有利とな
る。
装置によれば、配線相互間の間隙部分が狭められるよう
に突出部を配線に設けると共に、その間隙部分に突出部
が進出されるように配置を考慮して基板上に各配線を設
けているので、ボイド開口部が形成されたり、フォトレ
ジスト内に気泡が発生すること無くなる。これにより、
フォトリソグラフィー工程にて意図しない部分がエッチ
ングされる事態が回避され、エッチングを適確に行い得
るようになる。即ち、本発明は微細な間隔で層を成す配
線を有する半導体集積回路装置を構成する上で有利とな
る。
【図１】本発明の一実施例である半導体装置の要部を示
した平面図である。
した平面図である。
【図２】本発明の他の実施例である半導体装置の要部を
示した平面図である。
示した平面図である。
【図３】本発明の別の実施例である半導体装置の要部を
示した平面図である。
示した平面図である。
【図４】（Ａ）は従来の半導体装置の要部を示した平面
図、（Ｂ）は（Ａ）に示した配線上にパッシベーション
膜を施したときのＩ―Ｉ’線方向の断面図、（Ｃ）は
（Ｂ）に示したパッシベーション膜上にフォトレジスト
を施し、ボイドの開口部に生じた気泡を示す図である。
図、（Ｂ）は（Ａ）に示した配線上にパッシベーション
膜を施したときのＩ―Ｉ’線方向の断面図、（Ｃ）は
（Ｂ）に示したパッシベーション膜上にフォトレジスト
を施し、ボイドの開口部に生じた気泡を示す図である。
１ａ，１ｂ，１ｃ，１ｄ，１０ａ，１０ｂ，１０ｃ，１
１ａ，１１ｂ，１１ｃ第１の配線 ２，１２ａ，１２ｂ 第２の配線 ３ａ，３ｂ，３ｃ，３ｄ，５ａ，５ｂ，５ｃ，５ｄ 配
線 ４ａ，４ｂ，４ｃ ボイド ６ パッシベーション膜 ７ａ，７ｂ，７ｃ 気泡 ８ フォトレジスト ９ａ，９ｂ，９ｃ ボイド開口部 １３ 第３の配線 Ｔ 突出部
１ａ，１１ｂ，１１ｃ第１の配線 ２，１２ａ，１２ｂ 第２の配線 ３ａ，３ｂ，３ｃ，３ｄ，５ａ，５ｂ，５ｃ，５ｄ 配
線 ４ａ，４ｂ，４ｃ ボイド ６ パッシベーション膜 ７ａ，７ｂ，７ｃ 気泡 ８ フォトレジスト ９ａ，９ｂ，９ｃ ボイド開口部 １３ 第３の配線 Ｔ 突出部
Claims (3)
- 【請求項１】 半導体基板の表面に、一方向に所定間隔
を置いて第１の配線が整列配置された半導体装置におい
て、前記基板上に前記第１の配線に対して離間され，且
つ該第１の配線を囲繞するように第２の配線を設け、該
第２の配線は該第１の配線の端部間の間隙部分に向けて
突出された突出部を有することを特徴とする半導体装
置。 - 【請求項２】 前記第２の配線は、ダミー配線であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体基板の表面に、複数段で分割的に
所定間隔を置いて整列配置された第１の配線列と、前記
第１の配線の両外側に平行し、且つ該両外側とは離間さ
れて配置された第２の配線と、前記第１の配線の所定間
隔の間であって、且つ前記第２の配線の間において該第
１の配線の延在方向とは交差する方向に延在して配置さ
れた第３の配線とを有し、前記第１の配線の終端部と対
向する前記第３の配線の両側部と、前記第３の配線の終
端部と対向する前記第２の配線の側部とは、それぞれ各
配線間の間隙部分に向けて突出された突出部を有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18094192A JPH0629285A (ja) | 1992-07-08 | 1992-07-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18094192A JPH0629285A (ja) | 1992-07-08 | 1992-07-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629285A true JPH0629285A (ja) | 1994-02-04 |
Family
ID=16091959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18094192A Withdrawn JPH0629285A (ja) | 1992-07-08 | 1992-07-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629285A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7298409B1 (en) | 1999-08-02 | 2007-11-20 | Fujifilm Corporation | Imaging system |
| WO2009096452A1 (ja) | 2008-01-31 | 2009-08-06 | Fujifilm Corporation | 樹脂、顔料分散液、着色硬化性組成物、これを用いて製造されたカラーフィルタ及びその製造方法 |
| EP2100731A2 (en) | 2008-03-11 | 2009-09-16 | Fujifilm Corporation | Lithographic printing plate precursor and method of lithographic printing |
| WO2010038795A1 (ja) | 2008-09-30 | 2010-04-08 | 富士フイルム株式会社 | 平版印刷版原版、平版印刷版の製版方法及び重合性モノマー |
| EP2177357A2 (en) | 2008-08-29 | 2010-04-21 | Fujifilm Corporation | Negative-working lithographic printing plate precursor and method of lithographic printing using same |
| WO2011040626A1 (en) | 2009-09-30 | 2011-04-07 | Fujifilm Corporation | Black curable composition for wafer level lens and wafer level lens |
-
1992
- 1992-07-08 JP JP18094192A patent/JPH0629285A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298409B1 (en) | 1999-08-02 | 2007-11-20 | Fujifilm Corporation | Imaging system |
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| WO2009096452A1 (ja) | 2008-01-31 | 2009-08-06 | Fujifilm Corporation | 樹脂、顔料分散液、着色硬化性組成物、これを用いて製造されたカラーフィルタ及びその製造方法 |
| EP2100731A2 (en) | 2008-03-11 | 2009-09-16 | Fujifilm Corporation | Lithographic printing plate precursor and method of lithographic printing |
| EP2177357A2 (en) | 2008-08-29 | 2010-04-21 | Fujifilm Corporation | Negative-working lithographic printing plate precursor and method of lithographic printing using same |
| WO2010038795A1 (ja) | 2008-09-30 | 2010-04-08 | 富士フイルム株式会社 | 平版印刷版原版、平版印刷版の製版方法及び重合性モノマー |
| WO2011040626A1 (en) | 2009-09-30 | 2011-04-07 | Fujifilm Corporation | Black curable composition for wafer level lens and wafer level lens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH0629285A (ja) | 半導体装置 | |
| KR100532728B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08130220A (ja) | 半導体装置におけるコンタクト部およびその形成方法 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| KR100245091B1 (ko) | 반도체 소자의 도전배선 형성방법 | |
| JP2002246411A (ja) | 半導体装置及びその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JPH11340167A (ja) | 半導体装置及びその製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPS5966149A (ja) | 半導体装置の製造方法 | |
| JPH05121405A (ja) | 半導体装置の製造方法 | |
| JPS6340344A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |