KR100818713B1 - 노광 과정 중의 스컴을 억제하는 리소그래피 방법 - Google Patents
노광 과정 중의 스컴을 억제하는 리소그래피 방법 Download PDFInfo
- Publication number
- KR100818713B1 KR100818713B1 KR1020070028623A KR20070028623A KR100818713B1 KR 100818713 B1 KR100818713 B1 KR 100818713B1 KR 1020070028623 A KR1020070028623 A KR 1020070028623A KR 20070028623 A KR20070028623 A KR 20070028623A KR 100818713 B1 KR100818713 B1 KR 100818713B1
- Authority
- KR
- South Korea
- Prior art keywords
- layout
- pattern
- reduced
- auxiliary pattern
- reduction
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 238000001459 lithography Methods 0.000 title claims description 5
- 230000008569 process Effects 0.000 claims abstract description 59
- 238000005286 illumination Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000009467 reduction Effects 0.000 claims description 44
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 5
- 238000000149 argon plasma sintering Methods 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000001393 microlithography Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
라인(line) 패턴 및 패드(pad) 패턴을 포함하는 원본 레이아웃을 설계하고, 패드 패턴을 추출한 후, 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는다. 패드 패턴의 레이아웃에 대해 제1축소폭보다 큰 제2축소폭으로 축소된 제2축소 레이아웃을 얻은 후, 제1축소 레이아웃으로부터 제2축소 레이아웃을 차감하여 패드 패턴의 레이아웃에 자기 정렬되는 보조 패턴의 레이아웃을 얻는다. 원본 레이아웃으로부터 보조 패턴의 레이아웃을 차감하여 원본 레이아웃에 보조 패턴을 생성시키고, 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법을 제시한다. 이때, 노광 과정은 극한 다이폴(extreme dipole) 조명계를 사용하여 수행될 수 있다.
스컴, 보조 패턴, 산란, 불 연산, 마스크
Description
도 1 내지 도 3은 노광 과정 중에 수반되는 스컴(scum)을 설명하기 위해서 도시한 도면들이다.
도 4는 본 발명의 실시예에 따른 노광 과정 중의 스컴을 억제하는 리소그래피(lithography) 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.
도 5 내지 도 12는 본 발명의 실시예에 따른 노광 과정 중의 스컴을 억제하는 리소그래피(lithography) 방법을 설명하기 위해서 개략적으로 도시한 레이아웃(layout) 도면들이다.
도 13 내지 도 17은 본 발명의 실시예에 따른 리소그래피 방법의 스컴 억제 효과를 설명하기 위해서 제시한 도면들이다.
도 18은 본 발명의 실시예에 따른 보조 패턴의 변형예를 설명하기 위해서 개략적으로 도시한 레이아웃 도면이다.
본 발명은 마이크로 리소그래피(micro-lithography) 기술에 관한 것으로, 특 히, 노광(exposure) 과정 중의 스컴(scum)을 억제하는 리소그래피 방법에 관한 것이다.
반도체 소자 또는 집적회로 소자가 고집적화됨에 따라, 소자의 특성 향상 및 공정 마진(margin) 확보를 위한 방안들에 대해 많은 노력 및 연구가 수행되고 있다. 예컨대, 낸드(NAND)형 플래시(FLASH) 메모리 소자 또는 디램(DRAM) 메모리 소자와 같은 메모리 반도체 소자의 경우, 메모리 용량이 대용량화되고 소자를 구성하는 패턴의 임계선폭(CD)이 축소되고 있다. 이에 따라, 소자 구성을 위해 설계된 회로도에 웨이퍼(wafer) 상에 실제 패턴으로 형성하는 노광 과정이, 마이크로 리소그래피 과정에서 보다 중요하게 평가되고 있다.
반도체 소자의 패턴 크기가 축소되고 또한 새로운 구조의 반도체 소자의 개발이 이루어짐에 따라, 노광 과정에 해상력 개선 기술(Resolution Enhancement Technology)의 사용이 빈번해지고 있다. 이러한 해상력 개선 기술의 하나로 다이폴 조명계(dipole illumination)와 같은 비대칭성 조명계를 노광 과정에 도입하고 있다. 다이폴 조명계를 도입할 경우, 라인 및 스페이스(line & space)의 회로도를 보다 미세하게 구현할 수 있는 장점을 구현할 수 있다. 패드(pad)와 같은 라인 패턴에 비해 상대적으로 넓은 크기 및 이격 간격을 가지게 설계되는 큰 패턴의 주변에, 원하지 않은 포토레지스트 잔류물인 스컴(scum)이 수반될 수 있다.
도 1 내지 도 3은 노광 과정 중에 수반되는 스컴(scum)을 설명하기 위해서 도시한 도면들이다.
도 1을 참조하면, 라인 및 스페이스 패턴에 대한 해상력 개선을 구현하는 다 이폴 조명계(10)는, 예컨대 X-Y 축좌표계에서 X축 방향으로 개구부(11)들이 구비된 어퍼처(aperture) 구조를 이용하여 도입될 수 있다. 이때, 개구부(11)들의 위치가 어퍼처 구조의 중심에 대해 멀어져 가장자리 쪽으로 더 가까이 위치할수록, 보다 극심하게 변형된 변형 조명(modified illumination)의 극한 다이폴(extreme dipole) 조명계가 구현될 수 있다. , 예컨대, σ가 0.98 정도이거나 그 이상인 극한 다이폴 조명계와 함께, 0.90 이상의 보다 높은 개구수(high number of aperture)의 렌즈(lens) 시스템을 이용할 경우, 보다 미세한 선폭의 라인 및 스페이스 패턴의 이미지(image)가 웨이퍼 상에 구현될 수 있다.
그런데, 이러한 극한 조명계를 이용하여 보다 미세한 선폭의 패턴을 구현할 때, 스컴이 보다 큰 패턴들 주위에 수반될 수 있다. 도 2에 제시된 바와 같이, 반도체 소자를 위한 회로 패턴의 원본 레이아웃(20)은, 배선을 구현하는 라인 패턴(21) 및 이들이 이격된 스페이스들을 기준 패턴으로 설정하여 설계되고 있다. 그럼에도 불구하고, 배선을 연결하는 연결 구조(interconnection)를 위한 패드(pad: 23)와 같은 라인 패턴(21)에 비해 상대적으로 큰 선폭을 가지는 큰 패턴(large pattern) 또한 회로를 구성하는 데 요구된다. 이러한 패드(23)들 사이의 이격 부분(25)의 간격 또한 라인 패턴(21)들 사이의 이격 간격에 비해 큰 간격으로 설정된다.
따라서, 이러한 회로 패턴의 원본 레이아웃(20)을, 도 1에 제시된 바와 같은 극한 다이폴 조명계를 이용하여 웨이퍼 상의 포토레지스트(photoresist) 상에 전사할 경우, 도 3에 제시된 바와 같은 포토레지스트 패턴의 레이아웃(30)이 구현될 수 있다. 이때, 라인 패턴(31) 및 패드(33)의 형상이 구현됨과 함께 패드(33)들 사이의 이격 부분(35)에 원하지 않은 포토레지스트 잔류물인 스컴(37)이 불량으로 발생될 수 있다. 이러한 스컴(37)이 발생된 부분은 노광 에너지가 충분히 제공되지 않는 부분으로 이해될 수 있다. 이러한 스컴(37) 발생 부분 주위에 위치하는 패드(도 2의 23)들 및 이들의 이격 간격에 의존하여, 노광 광의 간섭 작용이 발생함에 따라 이러한 스컴(37)이 발생되는 것으로 이해될 수 있다.
포토레지스트 스컴(37)은 원하지 않은 웨이퍼(wafer) 상의 패턴 형성을 야기하므로, 웨이퍼 상의 패턴 불량을 억제하기 위해서 스컴(37)을 억제하거나 방지하는 기술의 개발이 요구되고 있다. 이러한 스컴(37) 방지하기 위해, 다양한 광근접효과보정(OPC: Optical Proximity Correction)이나 해상력 개선 기술(RET)의 개발 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 노광 공정 시 스컴 발생을 억제할 수 있는 리소그래피 방법을 제시하는 데 있다.
상기 기술 과제를 위한 본 발명의 일 관점은, 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계, 상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계, 상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계, 상기 패드 패턴의 레이아웃에 대해 상기 제1축소폭보다 큰 제2축소폭으로 축소된 제2축소 레이아웃을 얻는 단계, 상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 보조 패턴의 레이아웃을 얻는 단계, 상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계, 및 상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법을 제시한다.
상기 패드 패턴은 상기 라인 패턴에 비해 상대적으로 큰 선폭 및 큰 상호 이격 간격을 가지는 패턴으로 설정될 수 있다.
상기 제1축소 레이아웃은, 상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향으로 대등한 제1축소폭으로 각각 축소되거나 또는 서로 다른 제1축소폭으로 각각 축소되어 얻어질 수 있다.
상기 제2축소 레이아웃은 상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향 중 어느 한 방향으로 상기 제2축소폭만큼 축소되어 상기 보조 패턴이 광산란 바(scattering bar) 형태로 설정되게 유도할 수 있다.
상기 제2축소 레이아웃은 상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향으로 상기 제2축소폭만큼 각각 축소되어 얻어져 상기 보조 패턴이 광산란 링(ring) 형태로 설정되게 유도할 수 있다.
상기 보조 패턴의 레이아웃을 얻는 단계는 상기 제1축소 레이아웃의 데이터에 포함되되 상기 제2축소 레이아웃의 데이터에 포함되지 않는 연산 조건으로 불(Boolean) 연산을 수행하는 단계를 포함할 수 있다.
상기 원본 레이아웃에 보조 패턴을 생성하는 단계는 상기 원본 레이아웃의 데이터에 포함되되 상기 보조 패턴의 레이아웃의 데이터에 포함되지 않는 연산 조건으로 불(Boolean) 연산을 수행하는 단계를 포함할 수 있다.
상기 원본 레이아웃에 보조 패턴을 생성할 때 수반된 기준 크기 또는 면적 보다 작은 오류 패턴을 크기 또는 면적 기준으로 추출하여 제거하는 단계를 더 포함할 수 있다.
상기 보조 패턴이 생성된 레이아웃을 광근접효과보정(OPC)하는 단계를 더 포함할 수 있다.
상기 노광 과정은 비대칭 변형 조명계를 채용하여 수행될 수 있다.
상기 노광 과정은 다이폴(dipole) 변형 조명계를 채용하여 수행될 수 있다.
본 발명의 다른 일 관점은, 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계, 상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계, 상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계, 상기 제1축소 레이아웃에 대해 상기 제2축소폭으로 축소된 제2축소 레이아웃을 얻는 단계, 상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 보조 패턴의 레이아웃을 얻는 단계, 상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계, 및 상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법을 제시한다.
본 발명의 또 다른 일 관점은, 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계, 상기 레이아웃을 반도체 기판으로 전사할 노광 과정에 채용될 비대칭 변형 조명계를 설정하는 단계, 상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계, 상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계, 상기 패드 패턴의 레이아웃에 대해 상기 제1축소폭보다 큰 제2축소폭으로 상기 변형 조명계의 비대칭 방향에 의존하는 어느 한 방향에 대해 축소된 제2축소 레이아웃을 얻는 단계, 상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 광산란 바(scattering bar) 형태의 보조 패턴의 레이아웃을 얻는 단계, 상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계, 및 상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법을 제시한다.
상기 비대칭 변형 조명계는 X-Y 좌표계의 X축 방향으로 개구부들이 배치된 어퍼처(aperture) 구조를 포함하는 X축 방향 다이폴 조명계를 포함하고, 상기 제2축소폭은 상기 X축 방향에 대해 설정되어 상기 보조 패턴의 바 형태가 Y축 방향으로 연장되는 형태로 유도될 수 있다.
본 발명의 또 다른 일 과점은, 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계, 상기 레이아웃을 반도체 기판으로 전사할 노광 과정에 채용될 비대칭 변형 조명계를 설정하는 단계, 상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계, 상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계, 상기 제1축소 레이아웃에 대해 상기 변형 조명계의 비대칭 방향에 의존하는 어느 한 방향에 대해 제2축소폭으로 축소된 제2축소 레이아웃을 얻는 단계, 상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 광산란 바(scattering bar) 형태의 보조 패턴의 레이아웃을 얻는 단계, 상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계, 및 상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법을 제시한다.
본 발명에 따르면, 회로 패턴의 원본 레이아웃(original layout)에 자기 정렬(self alignment)되게 보조 패턴을 생성하여 노광 공정 시 스컴 발생을 억제할 수 있는 리소그래피 방법을 제시할 수 있다.
본 발명의 실시예에서는, 웨이퍼 상으로 전사하여 반도체 소자를 구성하기 위한 회로 패턴의 원본 레이아웃을 이용하여, 보조 패턴(assist feature)들을 원본 레이아웃에 자기 조립(self assemble)되게 생성 삽입하는 방법을 제시한다. 보조 패턴은 노광 시 광 간섭 작용에 의한 포토레지스트 스컴 발생을 억제하기 위해 도입된다. 보조 패턴이 원본 레이아웃을 기준으로 정렬하여 생성되므로, 원본 레이아웃의 데이터(data)를 컴퓨터(computer)를 이용한 연산 처리로 보조 패턴을 자동 생성시킬 수 있다. 이때, 회로 패턴 레이아웃의 자체의 모양을 기준으로 보조 패턴이 생성되므로, 다양한 모양의 회로 패턴들을 포함하는 복잡한 회로 레이아웃에 대해 자동적으로 보조 패턴들을 생성시킬 수 있다.
도 4 및 도 5를 참조하면, 반도체 기판 또는 웨이퍼 상으로 전사하여 구현하고자하는 회로 패턴의 원본 레이아웃(도 5의 500)을 도 5에 제시된 바와 같이 설계한다(도 4의 401). 원본 레이아웃(500)은 배선을 위한 라인 패턴(501)과, 이러한 라인 패턴(501)에 결합된 패드 패턴(505)을 포함하는 패턴 레이아웃일 수 있다.
이때, 라인 패턴(501) 및 라인 패턴(501)들 사이의 이격 간격은 회로의 원본 레이아웃(500)을 설계하는 기준 디자인 룰(design rule)을 반영하도록 설계될 수 있다. 또한, 패드 패턴(505)은 이러한 라인 패턴(501)에 비해 큰 크기를 가지는 패턴을 반영할 수 있다. 라인 패턴(501)들 사이 제1이격 간격(511)은 패드 패턴(505)들 사이의 제2이격 간격(512)에 비해 더 작은 이격 간격으로 설계될 수 있다. 라인 패턴(501)은 배선 라인을 위한 패턴 레이아웃일 수 있으며, 패드 패턴(505)은 전기적 연결을 위한 연결 구조를 위한 연결 패드나 또는 커패시터(capacitor)의 전극이나 라인 패턴(501)에 비해 큰 다른 배선 라인을 위한 패턴일 수 있다.
원본 레이아웃(500)은 포토마스크(photomask) 상에 구현되어 웨이퍼 상으로 전사될 때 이용되는 노광 과정을 고려하여 설계될 수 있다. 예컨대, 노광 과정에서 도 1에 제시된 바와 같은 다이폴 조명계를 도입할 경우, 비대칭성 변형 조명계의 방향성을 고려하여, 라인 패턴(501)의 연장 방향을 설정할 수 있다. 예컨대, 도 1의 경우와 같이 X축 방향으로 개구부(도 1의 11)가 위치할 경우, 보다 미세한 패턴의 정교한 전사를 위해서, Y축 방향으로 라인 패턴(501)이 연장되도록 배치될 수 있다.
도 6을 참조하면, 원본 레이아웃(도 5의 500)으로부터 패드 패턴(605)의 레이아웃(600)을 추출한다(도 1의 402). 이러한 데이터 추출은, 회로도 설계에 사용되는 설계 장비나 컴퓨터를 이용한 연산 처리를 이용한 데이터(data) 처리에 의해서 이루어질 수 있다.
도 7을 참조하면, 추출된 패드 패턴(도 6의 605)의 레이아웃(도 6의 600)에 대해 제1축소폭으로 축소된 제1축소 레이아웃(700)을 얻는다(도 4의 403). 이때, 제1축소폭은 X축 방향 및 Y축 방향으로 일정 수치로 설정될 수 있다. 이러한 제1축소폭은 생성될 보조 패턴의 광산란(scattering) 작용을 고려하여 그 폭이 설정될 수 있다. 제1축소폭은 X축 및 Y축 방향으로 다르게 설정될 수 있으나, 동일한 수치로 수㎚ 내지 수십 ㎚ 정도로 설정될 수 있다. 이에 따라, 제1축소 레이아웃(700)은 패드 패턴(도 6의 605)의 형상을 따르는 축소된 형상을 가지는 패턴(705)들로 구성되게 된다.
도 8을 참조하면, 추출된 패드 패턴의 레이아웃(도 6의 600)에 대해서, 제2축소폭으로 축소된 제2축소 레이아웃(800)을 얻는다(도 4의 404). 이때, 제2축소폭은 제1축소폭보다 더 큰 축소폭을 가지게 설정될 수 있다. 예컨대, 제2축소폭은 제1축소폭 + α의 수치로 설정될 수 있다. 이때, α는 후속되는 보조 패턴의 선폭에 의존하여 설정될 수 있다. α는 보조 패턴의 광산란(scattering) 작용을 고려하여 수㎚ 내지 수십 ㎚ 정도로 설정될 수 있다.
한편, 제2축소폭은 X축 방향 및 Y축 방향에 대해 적용되게 설정될 수 있으 나, 경우에 따라, X축 방향으로만 설정되고, Y축 방향에 대해서는 0의 축소폭을 가지게 설정될 수 있다. 이와 같은 제2축소폭의 결정은 노광 과정에 도입되는 조명계의 방향성에 의존하여 설정될 수 있다.
도 1에 제시된 바와 같이 X축 방향의 다이폴 조명계와 같은 비대칭성 변형 조명계를 도입할 경우, Y축 방향으로 연장된 라인 패턴(501)에 대한 X축 방향의 해상력이 강화되게 된다. 이에 비해 Y축 방향의 패턴에 대한 해상력은 실질적으로 다소 저하된다. 따라서, X축 방향으로의 패드 패턴(505)들 사이 부분(807)에 대해 스컴 발생이 보다 확률이 높게 되며, Y축 방향으로의 패드 패턴(505)들 사이 부분(808)에 대해서는 스컴 발생 확률이 상대적으로 낮게 관측된다. 이를 고려할 경우, Y축 방향에 대해 산란(scattering) 작용하는 광산란 보조 패턴의 생성은 생략될 수 있다.
비대칭성 변형 조명계의 방향성에 의존하여, 보조 패턴의 생성이 방향성을 가지며 요구될 수 있다. 즉, 도 1에 제시된 바와 같은 X축 방향 다이폴 조명계의 경우, X축 방향으로만 선택적으로 제2축소폭이 설정될 수 있다. 그럼에도 불구하고, 쿼드루폴(quadru pole) 조명계와 같은 대칭성 변형 조명계나 컨벤셔널(conventional) 조명계의 경우, 제2축소폭은 X축 방향 및 Y축 방향 모두에 대해 설정될 수 있다.
한편, 패드 패턴의 레이아웃(600)으로부터 추출될 경우를 고려할 때, 제2축소폭은 제1축소폭 + α의 수치로 설정될 수 있으나, 제2축소 레이아웃(800)은 도 7에 제시된 제1축소 레이아웃(700)으로부터 직접적으로 추출될 수 있다. 예컨대, 제 1축소 레이아웃(700)에 대해 α만큼으로 설정되는 제3축소폭을 설정하여, 제1축소 레이아웃(700)을 축소시켜 제2축소 레이아웃(800)을 추출할 수 있다. 이러한 경우 추출된 제2축소 레이아웃(800)은 마찬가지로 패드 패턴의 레이아웃(600)에 대해 제1축소폭 + α만큼 축소된 레이아웃으로 얻어진다.
도 9를 참조하면, 제1축소 레이아웃(도 7의 700)으로부터 제2축소 레이아웃(도 8의 800)을 차감하여 보조 패턴(905)의 레이아웃(900)을 추출한다(도 1의 405). 이러한 보조 패턴 레이아웃(900)의 추출은 불 연산(Boolean operation)을 이용한 컴퓨터에 의한 데이터(data) 연산으로 수행될 수 있다. 예컨대, 제1축소 레이아웃(700)이지만 제2축소 레이아웃(800)이 아닌 조건으로 불 연산을 수행하여 보조 패턴 레이아웃(900)에 대한 데이터를 얻을 수 있다.
도 9는 제2축소폭은 X축 방향으로만 반영한 결과에 따른 보조 패턴 레이아웃(900)을 보여주고 있으므로, 보조 패턴(905)은 Y축 방향으로 연장되는 바(bar) 형태의 레이아웃을 가지게 된다. 제2축소폭이 X축 및 Y축 두 방향에 대해 모두 설정된 경우에는 X축 방향으로 연장되는 다른 바 형상이 보조 패턴(905)에 이어지게 되므로, 사각 링(ring) 형태로 보조 패턴의 레이아웃이 생성되게 된다.
도 10을 참조하면, 원본 레이아웃(도 5의 500)으로부터 보조 패턴의 레이아웃(도 9의 900)을 차감하여 보조 패턴(915)을 생성시킨다(도 1의 406). 보조 패턴(915)은 원본 레이아웃(500)의 패드 패턴(도 5의 505) 내에 위치하는 스페이스(space)로 생성된다. 보조 패턴(915)이 생성된 패드 패턴(515)은 내부에 산란 바(bar)를 실질적으로 구비하는 형태를 가지게 된다.
한편, 원본 레이아웃(500)으로부터 보조 패턴의 레이아웃(900)을 차감하는 과정은, 불 연산을 이용한 컴퓨터에 의한 데이터(data) 연산으로 수행될 수 있다. 예컨대, 원본 레이아웃(500)이지만 보조 패턴의 레이아웃(900)이 아닌 조건으로 불 연산을 수행하여, 보조 패턴(915)이 생성된 레이아웃(550)에 대한 데이터를 얻을 수 있다.
보조 패턴(915) 생성 과정에서 실질적으로 보조 패턴(915)으로 작용할 수 없을 정도로 크기가 작은 스페이스로 형성되는 오류 패턴(917)이 발생될 수 있다. 이러한 오류 패턴(917)을 제거하는 오류 제거 과정을 수행하여 도 11에 제시된 바와 같이 오류 패턴(917)이 제거된 보조 패턴(915)을 구비한 회로 레이아웃(555)이 얻어질 수 있다. 이러한 오류 패턴(915)은, 도 10에 제시된 바와 같이 얻어진 레이아웃(550) 데이터에서 일정 크기 보다 작은 크기를 가지거나 일정 면적보다 작은 면적을 가지는 패턴을 오류 패턴(917)으로 설정하여 제거하도록 연산 처리함으로써, 도 10의 레이아웃(550)으로부터 제거될 수 있다.
도 12를 참조하면, 보조 패턴(도 11의 915)이 생성된 레이아웃(도 11의 555)에 대해 광근접효과보정(OPC)을 수행하여, OPC된 레이아웃(556)을 얻는다(도 1의 407). OPC는 실제 노광 과정에서 발생되는 광근접효과를 고려하여, 보다 정확한 패턴 형상이 반도체 기판 상으로 전사되도록 유도하기 위해서 수행된다. 이후에, OPC된 레이아웃(556)을 투명한 석영 마스크 기판 상에 마스크 패턴으로 전사하여 포토마스크를 형성하고, 포토마스크를 이용한 노광 과정을 수행하여 반도체 기판 상으로 레이아웃(556)을 전사한다. 이에 따라, 반도체 기판 상에는 스컴 발생이 억제된 포토레지스트 패턴이 구현된다. 이때, 포토마스크는 하프톤(half tone) 마스크 구조나, 바이너리(binary) 마스크 구조 또는 위상반전(phase shift) 마스크 구조 등으로 형성될 수 있다.
도 13 내지 도 17은 본 발명의 실시예에 따른 리소그래피 방법의 스컴 억제 효과를 설명하기 위해서 제시한 도면들이다.
도 13을 참조하면, 도 12에 제시된 OPC된 레이아웃(556)에 대한 시뮬레이션 영상(image: 도 13의 557)이 도 13에 제시된 바와 같이 얻어질 수 있다. 노광 과정으로 도 1에 제시된 바와 같은 다이폴 조명계를 채용하는 경우를 고려하여, OPC된 레이아웃(556)에 대한 시뮬레이션 영상을 얻고 있다. 도 13의 시뮬레이션 영상(557)의 결과는 보조 패턴(도 11의 915)의 도입에 의해 스컴이 매우 효과적으로 억제됨을 입증하고 있다.
도 12에 제시된 OPC된 레이아웃(556)에 대한 시뮬레이션을 통한 공간상(aerial image: 도 14의 558)이, 도 14에 제시된 바와 같이 얻어질 수 있다. 이때, 보조 패턴(도 11의 915)이 도입되지 않을 경우에 스컴이 발생되는 부분으로 관측되는 지점(A)에서, 스컴의 관측이 실질적으로 이루어지지 않고 있다. 도 15를 참조하면, 도 5에 제시된 원본 레이아웃(500)에 대해서 보조 패턴의 도입없이 OPC를 수행한 후, OPC된 레이아웃에 대해 시뮬레이션하여 얻은 공간상(도 15의 50)의 경우, 동일한 관측 지점(도 15의 B)에서 스컴(51)이 관측되고 있다.
도 14의 관측 지점(A)에 대해 측정한 도 16의 위치에 따른 노광 세기 그래프 결과와, 도 15의 관측 지점(B)에 대해 측정한 도 17의 위치에 따른 노광 세기 그래 프 결과를 비교하면, 도 14 및 도 15의 공간상(557 및 50)의 결과와 마찬가지 결과를 관측할 수 있다. 도 17의 그래프의 경우 스컴(도 15의 51)을 야기하는 노광 세기의 저하 지점(도 17의 170)이 관측되고 있으나, 도 16의 그래프의 경우, 완화된 노광 세기 저하 지점(160)이 관측되고 있다. 도 16에서의 노광 세기 저하 지점(160)의 세기 정도는, 실제 포토레지스트가 노광될 세기, 예컨대, 0.5 세기 기준 라인에 비해 높은 세기로 측정되고 있다. 따라서, 스컴(도 15의 51)의 발생이 충분히 배제되게 됨을 알 수 있다.
도 18은 본 발명의 실시예에 따른 보조 패턴의 변형예를 설명하기 위해서 개략적으로 도시한 도면이다.
도 18을 참조하면, 도 5 내지 도 8을 참조하여 설명한 바와 같이 추출된 패드 패턴의 레이아웃(도 6의 600)에 대해서, X축 및 Y축 방향에 대해 제2축소폭으로 축소된 제3축소 레이아웃(890)을 얻은 후, 제1축소 레이아웃(도 7의 700)에 대해 차감하여 보조 패턴의 레이아웃을 얻어, 원본 레이아웃(도 5의 500)에 대해 차감함으로써, 링 형태의 보조 패턴(도 1의 599)을 라인 패턴(591)에 연결된 패드 패턴(595) 내에 생성시킬 수 있다. 이러한 경우, X축 및 Y축 방향으로 제2축소함으로써, 링 형태의 보조 패턴(599)을 생성시킬 수 있다. 링 형태의 이러한 보조 패턴(599)을 생성할 경우, 컨벤셔널 조명계와 같은 대칭성 조명계나, 쿼드루폴 조명계와 같은 대칭성 변형 조명계를 채용하는 노광 과정에 본 발명의 실시예는 유용하게 적용될 수 있다.
상술한 본 발명에 따르면, 회로 원본 레이아웃에 자기 정렬되는 보조 패턴을 생성시킬 수 있어, 노광 과정 중에 수반될 수 있는 스컴을 보다 효과적으로 억제시킬 수 있다. 보조 패턴은 원본 레이아웃에 자기 정렬되므로, 보조 패턴의 생성에 따른 회로의 레이아웃에 악영향이 발생되는 것을 억제시킬 수 있다. 또한, 보조 패턴은 원본 레이아웃을 기반으로 적용되므로, 연산에 의한 자동 생성이 가능하여 보조 패턴 생성 과정이 설계 툴 장비에서 상당히 신속하고 용이하게 이루어질 수 있다.
더욱이, 다이폴 변형 조명계와 같은 비대칭 조명계에서 스컴 불량을 억제시킬 수 있어, 노광 과정의 공정 효율 및 안정성, 공정 마진(margin)을 보다 확보할 수 있다. 보조 패턴은 산란 스페이스(space) 형태로 생성되므로, 보조 패턴 생성 후 추가적인 디자인 룰 체크(design rule check)가 생략될 수 있어, 보조 패턴 생성 후의 레이아웃 검증 과정이 보다 간략해질 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것으로 해석되어지는 것은 바람직하지 않다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 또한, 본 발명은 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능한 것으로 이해될 수 있다.
Claims (20)
- 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계;상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계;상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계;상기 패드 패턴의 레이아웃에 대해 상기 제1축소폭보다 큰 제2축소폭으로 축소된 제2축소 레이아웃을 얻는 단계;상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 보조 패턴의 레이아웃을 얻는 단계;상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계; 및상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 패드 패턴은 상기 라인 패턴에 비해 상대적으로 큰 선폭 및 큰 상호 이격 간격을 가지는 패턴으로 설정되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 제1축소 레이아웃은상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향으로 대등한 제1축소폭으로 각각 축소되거나 또는 서로 다른 제1축소폭으로 각각 축소되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 제2축소 레이아웃은상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향 중 어느 한 방향으로 상기 제2축소폭만큼 축소되어 상기 보조 패턴이 광산란 바(scattering bar) 형태로 설정되게 유도하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 제2축소 레이아웃은상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향으로 상기 제2축소폭만큼 각각 축소되어 얻어져 상기 보조 패턴이 광산란 링(ring) 형태로 설정되게 유도하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 보조 패턴의 레이아웃을 얻는 단계는상기 제1축소 레이아웃의 데이터에 포함되되 상기 제2축소 레이아웃의 데이터에 포함되지 않는 연산 조건으로 불(Boolean) 연산을 수행하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 원본 레이아웃에 보조 패턴을 생성하는 단계는상기 원본 레이아웃의 데이터에 포함되되 상기 보조 패턴의 레이아웃의 데이터에 포함되지 않는 연산 조건으로 불(Boolean) 연산을 수행하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 원본 레이아웃에 보조 패턴을 생성할 때 수반된 기준 크기 또는 면적 보다 작은 오류 패턴을 크기 또는 면적 기준으로 추출하여 제거하는 단계를 더 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 보조 패턴이 생성된 레이아웃을 광근접효과보정(OPC)하는 단계를 더 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 노광 과정은 비대칭 변형 조명계를 채용하여 수행되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제1항에 있어서,상기 노광 과정은 다이폴(dipole) 변형 조명계를 채용하여 수행되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계;상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계;상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계;상기 제1축소 레이아웃에 대해 상기 제2축소폭으로 축소된 제2축소 레이아웃을 얻는 단계;상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 보조 패턴의 레이아웃을 얻는 단계;상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계; 및상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계;상기 레이아웃을 반도체 기판으로 전사할 노광 과정에 채용될 비대칭 변형 조명계를 설정하는 단계;상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계;상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계;상기 패드 패턴의 레이아웃에 대해 상기 제1축소폭보다 큰 제2축소폭으로 상기 변형 조명계의 비대칭 방향에 의존하는 어느 한 방향에 대해 축소된 제2축소 레이아웃을 얻는 단계;상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 광산란 바(scattering bar) 형태의 보조 패턴의 레이아웃을 얻는 단계;상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계; 및상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제13항에 있어서,상기 패드 패턴은 상기 라인 패턴에 비해 상대적으로 큰 선폭 및 큰 상호 이격 간격을 가지는 패턴으로 설정되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제13항에 있어서,상기 비대칭 변형 조명계는X-Y 좌표계의 X축 방향으로 개구부들이 배치된 어퍼처(aperture) 구조를 포함하는 X축 방향 다이폴 조명계를 포함하고,상기 제2축소폭은 상기 X축 방향에 대해 설정되어 상기 보조 패턴의 바 형태가 Y축 방향으로 연장되는 형태로 유도되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제13항에 있어서,상기 제1축소 레이아웃은상기 패드 패턴의 레이아웃에 대해 X축 및 Y축 방향으로 대등한 제1축소폭으로 각각 축소되거나 또는 서로 다른 제1축소폭으로 각각 축소되는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제13항에 있어서,상기 보조 패턴의 레이아웃을 얻는 단계는상기 제1축소 레이아웃의 데이터에 포함되되 상기 제2축소 레이아웃의 데이터에 포함되지 않는 연산 조건으로 불(Boolean) 연산을 수행하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제13항에 있어서,상기 원본 레이아웃에 보조 패턴을 생성하는 단계는상기 원본 레이아웃의 데이터에 포함되되 상기 보조 패턴의 레이아웃의 데이터에 포함되지 않는 연산 조건으로 불(Boolean) 연산을 수행하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 제13항에 있어서,상기 보조 패턴이 생성된 레이아웃을 광근접효과보정(OPC)하는 단계를 더 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
- 라인 패턴 및 패드 패턴을 포함하는 원본 레이아웃을 설계하는 단계;상기 레이아웃을 반도체 기판으로 전사할 노광 과정에 채용될 비대칭 변형 조명계를 설정하는 단계;상기 원본 레이아웃으로부터 상기 패드 패턴을 추출하는 단계;상기 추출된 패드 패턴의 레이아웃에 대해 제1축소폭으로 축소된 제1축소 레이아웃을 얻는 단계;상기 제1축소 레이아웃에 대해 상기 변형 조명계의 비대칭 방향에 의존하는 어느 한 방향에 대해 제2축소폭으로 축소된 제2축소 레이아웃을 얻는 단계;상기 제1축소 레이아웃으로부터 상기 제2축소 레이아웃을 차감하여 상기 패드 패턴의 레이아웃에 자기 정렬되는 광산란 바(scattering bar) 형태의 보조 패턴의 레이아웃을 얻는 단계;상기 원본 레이아웃으로부터 상기 보조 패턴의 레이아웃을 차감하여 상기 원본 레이아웃에 보조 패턴을 생성시키는 단계; 및상기 보조 패턴이 생성된 레이아웃을 반도체 기판 상으로 노광 과정에 의해 전사하는 단계를 포함하는 노광 과정 중의 스컴을 억제하는 리소그래피 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028623A KR100818713B1 (ko) | 2007-03-23 | 2007-03-23 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
| TW096132418A TWI355557B (en) | 2007-03-23 | 2007-08-31 | Lithography method for forming a circuit pattern |
| US11/897,600 US7774738B2 (en) | 2007-03-23 | 2007-08-31 | Lithography method for forming a circuit pattern |
| JP2007232288A JP4875572B2 (ja) | 2007-03-23 | 2007-09-07 | 露光過程中のスカムを抑制するリソグラフィ方法 |
| CN2007101999291A CN101271280B (zh) | 2007-03-23 | 2007-09-14 | 形成电路图案的光刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028623A KR100818713B1 (ko) | 2007-03-23 | 2007-03-23 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100818713B1 true KR100818713B1 (ko) | 2008-04-02 |
Family
ID=39533536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070028623A KR100818713B1 (ko) | 2007-03-23 | 2007-03-23 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7774738B2 (ko) |
| JP (1) | JP4875572B2 (ko) |
| KR (1) | KR100818713B1 (ko) |
| CN (1) | CN101271280B (ko) |
| TW (1) | TWI355557B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101113326B1 (ko) * | 2009-07-01 | 2012-03-13 | 주식회사 하이닉스반도체 | 포토마스크의 보조패턴 형성방법 |
| US8677289B1 (en) * | 2012-09-14 | 2014-03-18 | Nanya Technology Corporation | Method of generating assistant feature |
| KR102653951B1 (ko) * | 2018-09-06 | 2024-04-02 | 삼성전자주식회사 | 반도체 소자의 레이아웃 패턴 분할 방법 및 이를 포함하는 광 근접 보정 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023829A (ko) * | 1995-10-16 | 1997-05-30 | 김광호 | 반도체소자의 패턴형성방법 |
| KR20000014091A (ko) * | 1998-08-17 | 2000-03-06 | 윤종용 | 반도체 장치의 패드 제조 방법 |
| JP2004087715A (ja) | 2002-08-26 | 2004-03-18 | Semiconductor Leading Edge Technologies Inc | 電子ビーム露光方法、半導体装置、露光パターンデータ処理方法およびプログラム |
| JP2004134594A (ja) | 2002-10-10 | 2004-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785216B2 (ja) | 1992-02-07 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メニュー表示装置および方法 |
| US6553559B2 (en) | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
| CN1190708C (zh) * | 2001-09-18 | 2005-02-23 | 联华电子股份有限公司 | 掩膜图案的校正方法 |
| SG137657A1 (en) * | 2002-11-12 | 2007-12-28 | Asml Masktools Bv | Method and apparatus for performing model-based layout conversion for use with dipole illumination |
| US7010764B2 (en) * | 2003-04-14 | 2006-03-07 | Takumi Technology Corp. | Effective proximity effect correction methodology |
| KR100903176B1 (ko) * | 2003-06-30 | 2009-06-17 | 에이에스엠엘 마스크툴즈 비.브이. | 서브-하프 파장 리소그래피 패터닝을 위한 개선된스캐터링 바아 ｏｐｃ 적용 방법 |
| US7232630B2 (en) | 2003-12-11 | 2007-06-19 | Synopsys, Inc | Method for printability enhancement of complementary masks |
| WO2005098686A2 (en) | 2004-04-02 | 2005-10-20 | Clear Shape Technologies, Inc. | Modeling resolution enhancement processes in integrated circuit fabrication |
-
2007
- 2007-03-23 KR KR1020070028623A patent/KR100818713B1/ko not_active IP Right Cessation
- 2007-08-31 US US11/897,600 patent/US7774738B2/en not_active Expired - Fee Related
- 2007-08-31 TW TW096132418A patent/TWI355557B/zh not_active IP Right Cessation
- 2007-09-07 JP JP2007232288A patent/JP4875572B2/ja not_active Expired - Fee Related
- 2007-09-14 CN CN2007101999291A patent/CN101271280B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023829A (ko) * | 1995-10-16 | 1997-05-30 | 김광호 | 반도체소자의 패턴형성방법 |
| KR20000014091A (ko) * | 1998-08-17 | 2000-03-06 | 윤종용 | 반도체 장치의 패드 제조 방법 |
| JP2004087715A (ja) | 2002-08-26 | 2004-03-18 | Semiconductor Leading Edge Technologies Inc | 電子ビーム露光方法、半導体装置、露光パターンデータ処理方法およびプログラム |
| JP2004134594A (ja) | 2002-10-10 | 2004-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008242413A (ja) | 2008-10-09 |
| CN101271280A (zh) | 2008-09-24 |
| US20080235652A1 (en) | 2008-09-25 |
| TWI355557B (en) | 2012-01-01 |
| JP4875572B2 (ja) | 2012-02-15 |
| US7774738B2 (en) | 2010-08-10 |
| TW200839428A (en) | 2008-10-01 |
| CN101271280B (zh) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7934177B2 (en) | Method and system for a pattern layout split | |
| JP4218972B2 (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
| CN101278233B (zh) | 使用离散的辅助特征而改善的工艺范围 | |
| Wang et al. | Standard cell layout with regular contact placement | |
| US8527916B1 (en) | Dissection splitting with optical proximity correction to reduce corner rounding | |
| US8993224B2 (en) | Multiple patterning process for forming trenches or holes using stitched assist features | |
| KR100861363B1 (ko) | 이중 노광을 위한 패턴분할 방법 | |
| KR100780775B1 (ko) | 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법 | |
| US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
| US8541147B2 (en) | System and method of selective optical pattern enhancement for semiconductor manufacturing | |
| US8148051B2 (en) | Method and system for manufacturing openings on semiconductor devices | |
| KR100845347B1 (ko) | 복합 패터닝 방법 및 장치 | |
| US10274829B2 (en) | Multiple patterning decomposition and manufacturing methods for IC | |
| KR100818713B1 (ko) | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 | |
| KR20090097471A (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
| US8197991B2 (en) | Manufacturing method of a semiconductor device | |
| CN115113477A (zh) | 利用有利区域和不利区域的几何掩模规则检查 | |
| KR20080092548A (ko) | 인접 패턴의 영향을 고려한 보조 패턴 생성 방법 | |
| JPH11133585A (ja) | 露光用マスク及びその製造方法 | |
| KR100834234B1 (ko) | 반도체 장치 제조용 마스크 패턴 결정 방법 | |
| KR20120093718A (ko) | 콘택홀 패턴의 광 근접효과 보정의 정확도를 향상시킬 수 있는 반도체 소자의 제조방법 | |
| JP2002182363A (ja) | マスク及びパターン形成方法 | |
| CN101685261B (zh) | 偏轴光源、遮光板及以单次曝光定义不同形态图案的方法 | |
| KR20070092549A (ko) | 노광 마스크에 보조 패턴을 삽입하는 방법 | |
| JP2009169153A (ja) | フォトマスク設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070323 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080227 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080326 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080327 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20110222 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120222 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |