CN101271280B - 形成电路图案的光刻方法 - Google Patents
形成电路图案的光刻方法 Download PDFInfo
- Publication number
- CN101271280B CN101271280B CN2007101999291A CN200710199929A CN101271280B CN 101271280 B CN101271280 B CN 101271280B CN 2007101999291 A CN2007101999291 A CN 2007101999291A CN 200710199929 A CN200710199929 A CN 200710199929A CN 101271280 B CN101271280 B CN 101271280B
- Authority
- CN
- China
- Prior art keywords
- domain
- epitome
- pattern
- auxiliary patterns
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种形成电路图案的光刻方法,用于抑制抗蚀浮渣,包括设计具有线图案和衬垫图案的原始版图,从原始版图提取衬垫图案版图,相对于衬垫图案版图缩小第一缩影宽度来获得第一缩影版图,相对于衬垫图案版图缩小大于第一缩影宽度的第二缩影宽度来获得第二缩影版图,通过从第一缩影版图中除去第二缩影版图,获得与衬垫图案版图自对准的辅助图案版图,通过从原始版图中除去辅助图案版图而在原始版图中产生辅助图案,并通过曝光工艺在半导体衬底上投映包括辅助图案的版图。
Description
技术领域
本发明涉及一种用于形成电路图案的光刻方法,且更特别地涉及一种能够在曝光工艺中抑制浮渣的形成电路图案的光刻方法。
背景技术
随着例如半导体器件的集成电路器件变得越来越高度集成,已经实施了许多关于改善器件电学特性或确保工艺余量的研究。在例如NAND闪存或者DRAM存储器的半导体存储器件的情况下,存储容量变得更大且构造器件的图案的临界尺寸(CD)在尺寸上迅速地减小。在光刻工艺中,将为器件设计的电路图案版图转移到晶片上变得越来越重要。
由于半导体器件的图案尺寸变得更小以及具有新结构的半导体器件的发展,分辨率增强技术频繁地应用于曝光工艺中。对于其中一种分辨率增强技术,例如偶极子照明系统的非对称照明系统,已经被引入曝光工艺中。在引入偶极子照明系统的情况下,在形成具有相对微小的线和空间的电路方面具有优势。不期望存在的光致抗蚀剂残余物的浮渣,可能形成在较大图案或那些与线图案相比具有相对较大的尺寸和空间的衬垫图案的周围。
图1至3示出了在曝光工艺中形成的浮渣。参照图1所示,通过使用在x-y坐标系统中x方向上的具有开口11的孔径结构,可引入偶极子照明系统10以改善线图案和空间图案的分辨率。由于开口11的位置靠近于边缘且远离孔径结构的中心,可实现更极限改进的偶极子照明系统。在应用如图1中所示的具备0.9NA的高数值孔径(NA)的透镜系统的极限偶极子照明系统的情况下,可在晶片上实现具有更微小线宽的线和空间图案的图像。
当利用此极限偶极子照明系统实现具有更微小线宽的图案的时候,在较大图案周围可形成浮渣。如图2所示,通过设置用于布线的线图案21和在线图案之间的空间两者作为参考图案,设计用于半导体器件的电路图案的原始版图20。还需要与线图案21相比具有相对大的线宽的例如用于互连布线的衬垫23的大图案以实现电路。衬垫23之间的空间25与线图案21之间的另一空间26相比,还设置为相对大的间隔。
因此,在通过使用如图1所示的极限偶极子照明系统将此电路图案的原始版图20投映到晶片的光致抗蚀剂上的情况下,可实现如图3所示的光致抗蚀剂图案的版图30。沿着线图案31和衬垫33的形状,在衬垫之间的空间35中可缺陷性地产生包括不期望的光致抗蚀剂剩余物的浮渣37。产生浮渣37的区域可理解为曝光能量不足的区域。由于曝光干涉的发生取决于位于产生浮渣37的区域周围的图2中衬垫23和其间的空间25,所以导致浮渣37生成。
因为光致抗蚀剂的浮渣37造成晶片上不期望的图案形成,所以为了抑制晶片上的缺陷图案,需要一种抑制或者避免浮渣37的技术。为了避免浮渣37,可尝试多种光学邻近修正技术或分辨率改进技术。
发明内容
本发明提供一种通过在电路图案的原始版图中形成自对准的辅助图案而能够在曝光工艺中抑制浮渣的光刻方法。
在本发明的一个实施例中,用于在半导体衬底上形成电路图案的光刻方法包括如下步骤:设计包括线图案和衬垫图案的原始版图;从原始版图提取衬垫图案的版图;获得第一缩影版图,其相对于提取的衬垫图案的版图缩小了第一缩影宽度;获得第二缩影版图,其相对于衬垫图案的版图缩小了大于第一缩影宽度的第二缩影宽度;通过从第一缩影版图中除去第二缩影版图,获得为衬垫图案的版图自对准的辅助图案的版图;通过从原始版图除去辅助图案的版图而在原始版图中产生辅助图案;以及通过曝光工艺在半导体衬底上投映具有辅助图案的版图。衬垫图案优选地具有比线图案相对大的线宽和空间。第一缩影版图优选地在x方向和y方向等量的缩小第一缩影宽度,或者在x方向和y方向不同量的缩小第一缩影宽度。第二缩影宽度优选地在x方向和y方向其中之一大于第一缩影宽度且在另一方向等于第一缩影宽度,由此导致散射条形式的辅助图案。可选地,第二缩影宽度在x方向和y方向都大于第一缩影宽度,因此导致散射环形式的辅助图案。获得辅助图案的版图的步骤优选地包括执行布尔运算的步骤,其中图案信息被包括在第一缩影版图的数据中但不包括在第二缩影版图的数据中。在原始版图中产生辅助图案的步骤优选地包括执行布尔运算的步骤,其中图案信息被包括在原始版图的数据中而不包括在辅助图案的版图的数据中。该光刻方法优选地还包括在原始版图中产生辅助图案时提取小于参考尺寸的错误图案和去除错误图案的步骤。而且,该光刻方法优选地还包括对其中产生了辅助图案的版图执行光学邻近修正的步骤。曝光工艺优选地通过非对称修正照明系统而执行。
在本发明另一实施例中,用于在半导体衬底上形成电路图案的光刻方法包括如下步骤:设计包括线图案和衬垫图案的原始版图;从原始版图提取衬垫图案的版图;获得第一缩影版图,其相对于提取的衬垫图案的版图缩小了第一缩影宽度;获得第二缩影版图,其相对于第一缩影版图的版图缩小了第二缩影宽度;通过从第一缩影版图中除去第二缩影版图,获得为衬垫图案的版图自对准的辅助图案的版图;通过从原始版图除去辅助图案的版图而在原始版图中产生辅助图案;以及通过曝光工艺在半导体衬底上投映具有辅助图案的版图。
在本发明又一实施例中,用于在半导体衬底上形成电路图案的光刻方法包括如下步骤:设计包括线图案和衬垫图案的原始版图;设置用于曝光工艺的非对称修正照明系统,通过其可在半导体衬底上投映版图;从原始版图提取衬垫图案的版图;获得第一缩影版图,其相对于提取的衬垫图案的版图缩小了第一缩影宽度;获得第二缩影版图,其对于衬垫图案的版图缩小了根据修正照明系统的非对称方向在一个方向上大于第一缩影宽度的第二缩影宽度;通过从第一缩影版图中除去第二缩影版图,获得为衬垫图案的版图自对准的散射条形式的辅助图案的版图;通过从原始版图除去辅助图案的版图而在原始版图中产生辅助图案;以及通过曝光工艺在半导体衬底上投映具有辅助图案的版图。该非对称修正照明系统优选地包括在x方向具有孔径结构的偶极子照明系统,在该孔径结构中开口位于x-y坐标系统中的x方向且第二缩影宽度设置在x方向,使得辅助图案以条状的形式在y方向延伸。
在又一实施例中,本发明提供用于在半导体衬底上形成电路图案的光刻方法,包括如下步骤:设计包括线图案和衬垫图案的原始版图;设置用于曝光工艺的非对称修正照明系统,通过其可在半导体衬底上投映版图;从原始版图提取衬垫图案;获得第一缩影版图,其相对于提取的衬垫图案的版图缩小了第一缩影宽度;获得第二缩影版图,其相对于第一缩影版图的版图根据修正照明系统的非对称方向在一个方向上缩小了第二缩影宽度;通过从第一缩影版图中除去第二缩影版图,获得为衬垫图案的版图自对准的散射条形式的辅助图案的版图;通过从原始版图除去辅助图案的版图而在原始版图中产生辅助图案;以及通过曝光工艺在半导体衬底上投映具有辅助图案的版图。
附图说明
图1至3阐述曝光工艺中产生的浮渣。
图4是阐述在半导体衬底上形成电路图案的曝光工艺中抑制浮渣的光刻方法的示意流程图表。
图5至12是阐述在半导体衬底上形成电路图案的曝光工艺中抑制浮渣的光刻方法的示意版图。
图13至17示出依照本发明实施例的光刻方法抑制浮渣的效果。
图18是阐述依照本发明实施例的辅助图案修正实例的示意版图。
具体实施方式
本发明实施例提供一种产生和插入辅助图案(或辅助特征)的方法,其能通过利用半导体器件的电路图案的原始版图在原始版图中自装配。为了抑制在曝光时由光干涉而导致的光致抗蚀剂浮渣而引入辅助图案。因为辅助图案基于原始版图而对准和生成,所以它们能够基于原始版图通过在电脑上的数据处理技术自动地产生。这时,由于辅助图案是基于电路图案版图本身的形状而产生,所以可为包括多种形状的电路图案的复杂电路版图自动生成辅助图案。
参考图4和5,在步骤401(图4)中对将被投映到半导体衬底或晶片上并体现出来的电路图案的图5中原始版图500进行设计。该原始版图500可以包括用于布线的线图案501和图案版图,该图案版图包括耦合到线图案501的衬垫图案505。
这时,可以基于用于设计电路的原始版图500的设计规则而设计线图案501和线图案501之间的空间。而且,衬垫图案505可以大于线图案501。在线图案501之间的第一空间511可以小于衬垫图案505之间的第二空间512。线图案501可以是用于布线的图案版图,且衬垫图案505可以是例如用于电互连的连接衬垫。衬垫图案505可以是电容器的电极或例如大于线图案501的另一布线的图案。
可以考虑在光掩模上执行和晶片上投映时使用的曝光工艺来设计原始版图500。例如,在图1中提出的曝光工艺中引入偶极子照明系统的情况下,考虑到非对称修正照明系统的方向,可设置线图案501的延伸方向。例如,图1所示在开口11位于x方向的情况下,可对准线图案501以在y方向上延伸。
参考图6,在图4的步骤402中,衬垫图案605的版图600从图5中的原始版图500中提取。图6中,衬垫图案605与图5中的衬垫图案505相对应,且用实线围绕的区域代表。图6中虚线范围的区域与图5中的线图案501的区域相对应,但不是版图600的部分。可通过利用电路设计装置和电脑的数据处理技术实现这样的数据提取。
参考图7,在图4的步骤403中,获得图6中提取的衬垫图案605的第一缩影版图700,其相对于图6中版图600缩小了第一缩影宽度。这时,例如第一缩影宽度可以在x方向和y方向设置为常数数值。第一缩影宽度可考虑到将产生的辅助图案的散射而设置。第一缩影宽度在x方向和y方向可以不同的设置,但是其也可设置成相同数值,从几个纳米到几十个纳米,例如大约3nm到大约90nm。因此,第一缩影版图700包括遵循图6中衬垫图案605的形状的缩小形状的图案705。
参考图8,在图4的步骤404中,获得第二缩影版图800,其相对于提取的衬垫图案的图6中版图600缩小第二缩影宽度。这时,第二缩影宽度例如可以设置为具有比第一缩影宽度大的缩影宽度。例如,第二缩影宽度可以相对于第一缩影宽度而设置为一个数字值(即,第一缩影宽度+α)。这时,“α”可以根据随后的辅助图案的线宽设置。考虑到辅助图案的散射,“α”可以设置为从几个纳米到几十个纳米,例如大约3nm到大约90nm。
同时,虽然可以设置第二缩影宽度以应用在x方向和y方向,但是视情况而定,其也可以只设置在x方向且在y方向具有“0”缩影宽度。该第二缩影宽度可以根据曝光工艺中的照亮方向而设置。
如图1所示,在引入例如偶极子照明系统的非对称修正照明系统的情况下,在x方向中,在y方向上延伸的线图案501在x方向的分辨率被加强。与此相比,实际上在y方向的图案的分辨率很弱。因此,x方向上衬垫图案505之间的空间807的浮渣形成概率变高且y方向上衬垫图案505之间的空间808的浮渣发生概率相对变低。就此考虑,无需产生导致在y方向散射的光散射辅助图案。
根据非对称修正照明系统的方向,辅助图案的产生可以限制到特定的方向。也就是说,如图1所示,在x方向的偶极子照明的情况下,第二缩影宽度可以选择性地仅仅设置于x方向。但是,在例如四极子照明或常规照明的对称修正照明的情况下,第二缩影宽度可以同时在x方向和y方向设置。
同时,在考虑到从衬垫图案的版图600提取的情况下,虽然第二缩影宽度可以设置为相对的数值(即第一缩影宽度+α),但是第二缩影版图800可以直接从如图7中所示的第一缩影版图700中提取。例如,第二缩影版图800可以通过借由相对于第一缩影版图700设置第三缩影宽度“α”而减小第一缩影版图700来提取。在这种情况下,提取的第二缩影版图800也作为第一缩影宽度和相对于衬垫图案的版图600缩小“α”的总宽度的版图而获得。
参照图9,通过从图7中的第一缩影版图700除去图8中的第二缩影版图800,在图4的步骤405中提取辅助图案版图900。可以通过使用布尔运算的数据处理技术,执行这样的辅助图案版图900的提取。例如,通过执行以第一缩影版图700而不是第二缩影版图800为条件的布尔运算,可获得关于辅助图案版图900的数据。
因为图9示出根据选择相对于第一缩影宽度在y方向相同但是在x方向增大的第二缩影宽度的结果的辅助图案版图900(即,在y方向α=0且在x方向α>0),所以辅助图案905具有在y方向延伸的条状形式的版图。当第二缩影宽度相对于第一缩影宽度同时在x方向和y方向增大时,辅助图案版图以矩形环的形式生成,具有在x方向延伸的附加条(未示出)以连接辅助图案。
参照图10,通过从图5中的原始版图500除去图9中的辅助图案版图900,在图4的步骤406中生成辅助图案915。辅助图案915生成为位于原始版图500的图5中衬垫图案505内的空间。形成选择衬垫图案515,(即,生成辅助图案915的那些),使得散射条基本包括在内。
同时,可以通过使用布尔运算的数据处理技术,执行从原始版图500除去辅助图案版图900的工艺。例如,可以通过执行以原始版图500而不是辅助图案版图900为条件的布尔运算,获得关于生成了辅助图案915的版图550的数据。
在生成辅助图案915的工艺中,可以生成以小的空间形成所以实质上不能作为辅助图案起作用的错误图案917。通过执行错误去除工艺来去除这样的错误图案917,可以得到如图11所示包括除去了错误图案917的辅助图案915的电路版图555。如图11中所示,通过识别/选择一尺寸,低于该尺寸时图10所示的特定图案可被归类为错误图案917且被去除,可以从版图(图10中的参考数字550)中去除错误图案917。
参照图12,对生成图11中的辅助图案915的图11中的版图555执行光学邻近修正(OPC),以便在图4的步骤407中获得经过光学邻近修正的版图556。考虑到在实际的曝光工艺中产生的光学邻近修正效应,为了促使更准确的图案形状投映到半导体衬底上而执行光学邻近修正。之后,通过在透明石英掩模衬底上投映作为掩模图案的光学邻近修正版图556,形成光掩模和之后用该光掩模执行曝光工艺,于图4的步骤408在半导体衬底上投映版图556。因此,在半导体衬底上形成抑制浮渣形成的光致抗蚀剂图案。这时,光掩模可以形成半色调掩模结构、二元掩模结构或相移掩模结构。
图13至17是阐述依照本发明实施例的光刻方法的浮渣抑制的效果图表。
参照图13,可以得到用于图12中提出的光学邻近修正版图556的图13中的模拟图像557。考虑到在如图1中提出的在曝光工艺中采用偶极子照明的情况得到该用于光学邻近修正版图556的模拟图像。图13中得到的模拟图像557表明通过引入图11中的辅助图案915而有效的抑制了浮渣。
图14中的头顶图像(overhead image)558可以通过模拟图12中所示的光学邻近修正版图556而得到。当引入图11中的辅助图案915时,穿过本来预期会出现浮渣的长度A没有观察到浮渣。参考图15,头顶图像50,通过对图5中所示的原始版图500没有引入辅助图案的情形下执行光学邻近修正之后模拟光学邻近修正版图而获得,在穿过等长B的点观测到浮渣51。
图16的图表阐述穿过图14的观测长度A测量的曝光强度,以及图17的图表阐述穿过图15的观测长度B测量的曝光强度。比较图16和图17,其结果与图14和图15中观测到的头顶图像558和50的结果相同。在图17中,观测到低曝光强度导致图15的浮渣51的点170。然而,图16中,观测到缓解曝光强度不足由此防止浮渣形成的点160。测量在曝光强度弱的点160处的强度,作为实际上光致抗蚀剂曝光程度的强度,例如,强度高于参考曝光强度线“0.5”。因此,可以理解在图14中充分地防止了形成在图15中的浮渣51。
图18阐述依照本发明实施例的改进的辅助图案实例。如图5至8所示,通过对获得的衬垫图案的图6版图600在x方向和y方向缩小第二缩影宽度而获得第三缩影版图890,从图7中第一缩影版图700中除去第三缩影版图890的图案以及从图5中原始版图500中除去它,参考图18,可在连接线图案591的衬垫图案595内生成具有环形(例如,矩形环)的辅助图案599。在此情况下,具有环状形式的辅助图案599可以通过x方向和y方向的第二缩影而生成。在生成具有环状形式的辅助图案599的情况下,本发明实施例可以有效地应用于利用例如常规照明系统的对称照明系统或例如四极子照明系统的对称修正照明系统的曝光工艺。
依照本发明的以上描述,由于产生了在电路原始版图中自对准的辅助图案,所以更有效地抑制曝光工艺导致的浮渣。由于在原始版图中辅助图案自对准,所以可以抑制电路版图中生成的不利效应的发生。而且,因为辅助图案基于原始版图而应用,所以它们的自动生成是可能的,以便可以迅速和容易地在设计工具设备中实现生成辅助图案的工艺。
另外,因为在例如偶极子修正照明系统的非对称照明系统中可以抑制浮渣缺陷,所以可以保证曝光工艺效率、稳定性和余量。因为生成辅助图案之后的额外设计规则检验可以省略,当辅助图案以散射空间的形式生成时,可以简化在生成辅助图案之后的检验版图的工艺。
虽然本发明已经通过特定的实施例描述,但是在不背离所附的权利要求所定义的本发明的范围和精神的情况下,可以做多种改变和修正。
本申请要求于2007年3月23日提交的韩国专利申请第10-2007-0028623号的权益,其公开的全文引入作参考。
Claims (22)
1.一种形成电路图案的光刻方法,包括如下步骤:
设计包括线图案和衬垫图案的原始版图;
从所述原始版图提取衬垫图案版图;
获得相对于所述衬垫图案版图缩小第一缩影宽度的第一缩影版图;
获得相对于所述衬垫图案版图缩小大于所述第一缩影宽度的第二缩影宽度的第二缩影版图;
通过从所述第一缩影版图中除去所述第二缩影版图获得与所述衬垫图案版图自对准的辅助图案版图;
通过从所述原始版图中除去所述辅助图案版图而在所述原始版图中产生辅助图案;以及
通过曝光工艺在半导体衬底上投映包括所述辅助图案的版图。
2.权利要求1的光刻方法,其中所述衬垫图案具有比所述线图案的线宽和空间相对大的线宽和空间。
3.权利要求1的光刻方法,其中所述第一缩影版图在x方向和y方向以相等数量缩小所述第一缩影宽度。
4.权利要求1的光刻方法,其中所述第一缩影版图在x方向和y方向以不同数量缩小所述第一缩影宽度。
5.权利要求1的光刻方法,其中所述第二缩影宽度在x方向和y方向其中之一的方向上大于所述第一缩影宽度且在另一方向等于所述第一缩影宽度,从而得到散射条形式的辅助图案。
6.权利要求1的光刻方法,其中所述第二缩影宽度在x方向和y方向都大于所述第一缩影宽度,从而得到散射环形式的辅助图案。
7.权利要求1的光刻方法,其中获得辅助图案版图的步骤包括执行图案信息被包括在所述第一缩影版图的数据中而不是在所述第二缩影版图的数据中的布尔运算的步骤。
8.权利要求1的光刻方法,其中在原始版图中生成辅助图案的步骤包括执行图案信息被包括在所述原始版图的数据中而不在所述辅助图案版图的数据中的布尔运算的步骤。
9.权利要求1的光刻方法,还包括当在原始版图中生成辅助图案时提取小于选择的参考尺寸的错误图案和去除所述错误图案的步骤。
10.权利要求1的光刻方法,还包括在其中生成了所述辅助图案的所述原始版图上执行光学邻近修正的步骤。
11.权利要求1的光刻方法,包括用非对称修正照明系统执行曝光工艺。
12.权利要求1的光刻方法,包括用偶极子修正照明系统执行曝光工艺。
13.一种形成电路图案的光刻方法,包括如下步骤:
设计包括线图案和衬垫图案的原始版图;
从所述原始版图提取衬垫图案版图;
获得相对于所述衬垫图案版图缩小第一缩影宽度的第一缩影版图;
获得相对于所述第一缩影版图缩小第二缩影宽度的第二缩影版图;
通过从所述第一缩影版图中除去所述第二缩影版图获得与所述衬垫图案版图自对准的辅助图案版图;
通过从所述原始版图中除去所述辅助图案版图而在所述原始版图中产生辅助图案;以及
通过曝光工艺在半导体衬底上投映具有所述辅助图案的版图。
14.一种形成电路图案的光刻方法,包括如下步骤:
设计包括线图案和衬垫图案的原始版图;
为曝光工艺构建在指定照亮方向上非对称修正的照明系统,通过该曝光工艺能够在半导体衬底上投映版图;
从所述原始版图提取衬垫图案版图;
获得相对于所述衬垫图案版图缩小第一缩影宽度的第一缩影版图;
获得相对于所述衬垫图案版图缩小了第二缩影宽度的第二缩影版图,所述第二缩影宽度根据所述非对称修正照明系统的照亮方向设置为大于所述第一缩影宽度;
通过从所述第一缩影版图除去所述第二缩影版图,获得自对准所述衬垫图案版图的散射条形式的辅助图案版图;
通过从所述原始版图中除去所述辅助图案版图而在所述原始版图中产生辅助图案;以及
通过曝光工艺在半导体衬底上投映具有所述辅助图案的版图。
15.权利要求14的光刻方法,其中所述衬垫图案具有相对大于所述线图案的线宽和空间的线宽和空间。
16.权利要求14的光刻方法,其中所述非对称修正系统包括在x方向具有孔径结构的偶极子照明系统,在该孔径结构中开口位于x-y坐标系统中的x方向且所述第二缩影宽度设置在x方向使得所述辅助图案以条状的形式在y方向延伸。
17.权利要求14的光刻方法,其中所述第一缩影宽度在x方向和y方向相同。
18.权利要求17的光刻方法,其中所述第一缩影宽度在x方向和y方向不同。
19.权利要求14的光刻方法,其中获得辅助图案版图的步骤包括执行图案信息被包括在所述第一缩影版图的数据中而不是所述第二缩影版图的数据中的布尔运算的步骤。
20.权利要求14的光刻方法,其中在原始版图中生成辅助图案的步骤包括执行图案信息被包括在所述原始版图的数据中而不是所述辅助图案版图的数据中的布尔运算的步骤。
21.权利要求14的光刻方法,还包括在其中生成了辅助图案的版图上执行光学邻近修正的步骤。
22.一种形成电路图案的光刻方法,包括如下步骤:
设计包括线图案和衬垫图案的原始版图;
为曝光工艺构建在指定的照亮方向上非对称修正的照明系统,通过该曝光工艺能够在半导体衬底上投映版图;
从所述原始版图中提取衬垫图案版图;
获得相对于所述衬垫图案版图缩小第一缩影宽度的第一缩影版图;
获得根据所述非对称修正照明系统的照亮方向设置为相对于所述第一缩影版图缩小第二缩影宽度的第二缩影版图;
通过从所述第一缩影版图中除去所述第二缩影版图,获得自对准所述衬垫图案版图的散射条形式的辅助图案版图;
通过从所述原始版图中除去所述辅助图案版图而在所述原始版图中产生辅助图案;和
通过曝光工艺在半导体衬底上投映具有所述辅助图案的版图。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070028623A KR100818713B1 (ko) | 2007-03-23 | 2007-03-23 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
KR28623/07 | 2007-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101271280A CN101271280A (zh) | 2008-09-24 |
CN101271280B true CN101271280B (zh) | 2010-10-20 |
Family
ID=39533536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101999291A Expired - Fee Related CN101271280B (zh) | 2007-03-23 | 2007-09-14 | 形成电路图案的光刻方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7774738B2 (zh) |
JP (1) | JP4875572B2 (zh) |
KR (1) | KR100818713B1 (zh) |
CN (1) | CN101271280B (zh) |
TW (1) | TWI355557B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101113326B1 (ko) * | 2009-07-01 | 2012-03-13 | 주식회사 하이닉스반도체 | 포토마스크의 보조패턴 형성방법 |
US8677289B1 (en) * | 2012-09-14 | 2014-03-18 | Nanya Technology Corporation | Method of generating assistant feature |
KR102653951B1 (ko) * | 2018-09-06 | 2024-04-02 | 삼성전자주식회사 | 반도체 소자의 레이아웃 패턴 분할 방법 및 이를 포함하는 광 근접 보정 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1405634A (zh) * | 2001-09-18 | 2003-03-26 | 联华电子股份有限公司 | 掩膜图案的校正方法 |
CN1530746A (zh) * | 2002-11-12 | 2004-09-22 | Asml蒙片工具有限公司 | 用于进行使用偶极子照明的基于模型的设计转换的方法和装置 |
CN1577107A (zh) * | 2003-06-30 | 2005-02-09 | Asml蒙片工具有限公司 | 用于次半波长光刻构图的改善的散射条opc应用方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785216B2 (ja) | 1992-02-07 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メニュー表示装置および方法 |
KR970023829A (ko) * | 1995-10-16 | 1997-05-30 | 김광호 | 반도체소자의 패턴형성방법 |
KR100292820B1 (ko) * | 1998-08-17 | 2001-07-12 | 윤종용 | 반도체 장치의 패드 제조 방법 |
US6553559B2 (en) | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
JP2004087715A (ja) | 2002-08-26 | 2004-03-18 | Semiconductor Leading Edge Technologies Inc | 電子ビーム露光方法、半導体装置、露光パターンデータ処理方法およびプログラム |
JP4387654B2 (ja) | 2002-10-10 | 2009-12-16 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US7010764B2 (en) * | 2003-04-14 | 2006-03-07 | Takumi Technology Corp. | Effective proximity effect correction methodology |
US7232630B2 (en) | 2003-12-11 | 2007-06-19 | Synopsys, Inc | Method for printability enhancement of complementary masks |
WO2005098686A2 (en) | 2004-04-02 | 2005-10-20 | Clear Shape Technologies, Inc. | Modeling resolution enhancement processes in integrated circuit fabrication |
-
2007
- 2007-03-23 KR KR1020070028623A patent/KR100818713B1/ko not_active IP Right Cessation
- 2007-08-31 US US11/897,600 patent/US7774738B2/en not_active Expired - Fee Related
- 2007-08-31 TW TW096132418A patent/TWI355557B/zh not_active IP Right Cessation
- 2007-09-07 JP JP2007232288A patent/JP4875572B2/ja not_active Expired - Fee Related
- 2007-09-14 CN CN2007101999291A patent/CN101271280B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1405634A (zh) * | 2001-09-18 | 2003-03-26 | 联华电子股份有限公司 | 掩膜图案的校正方法 |
CN1530746A (zh) * | 2002-11-12 | 2004-09-22 | Asml蒙片工具有限公司 | 用于进行使用偶极子照明的基于模型的设计转换的方法和装置 |
CN1577107A (zh) * | 2003-06-30 | 2005-02-09 | Asml蒙片工具有限公司 | 用于次半波长光刻构图的改善的散射条opc应用方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4875572B2 (ja) | 2012-02-15 |
TW200839428A (en) | 2008-10-01 |
US7774738B2 (en) | 2010-08-10 |
TWI355557B (en) | 2012-01-01 |
CN101271280A (zh) | 2008-09-24 |
JP2008242413A (ja) | 2008-10-09 |
KR100818713B1 (ko) | 2008-04-02 |
US20080235652A1 (en) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | Standard cell layout with regular contact placement | |
KR101802605B1 (ko) | 환경적 주변 인식형 광학 근접 보정 | |
JP4218972B2 (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
US8584052B2 (en) | Cell layout for multiple patterning technology | |
CN102193304B (zh) | 光掩模版和使用所述光掩模版的测试方法 | |
KR100861363B1 (ko) | 이중 노광을 위한 패턴분할 방법 | |
US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
US7859111B2 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
KR100780775B1 (ko) | 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법 | |
KR20090023247A (ko) | 더블 패터닝을 이용한 반도체 장치의 제조 방법 및 마스크 | |
JP2005183793A (ja) | レイアウト設計方法およびフォトマスク | |
CN101295129B (zh) | 光学近距修正的方法 | |
WO2004077162A1 (en) | Multiple exposure method for circuit performance improvement | |
CN101726991B (zh) | 光学临近修正的测试方法及光掩模版制造方法 | |
CN101271280B (zh) | 形成电路图案的光刻方法 | |
JP2000314954A (ja) | Lsi用パターンのレイアウト作成方法、lsi用パターンの形成方法及びlsi用マスクデータの作成方法 | |
KR20150145684A (ko) | 최적화된 패턴 밀도 균일성을 위한 패턴 밀도-이상치-처리에 의한 집적 회로의 제조 방법 | |
JP4982125B2 (ja) | 欠陥検査方法及びパターン抽出方法 | |
JP3827659B2 (ja) | Lsi用マスクデータの作成方法及びlsi用パターンの形成方法 | |
JP2012074755A (ja) | 半導体装置の製造方法およびマスク | |
US9397012B2 (en) | Test pattern for feature cross-sectioning | |
KR20080092548A (ko) | 인접 패턴의 영향을 고려한 보조 패턴 생성 방법 | |
US20060263700A1 (en) | Photo mask used for fabricating semiconductor device | |
KR100524626B1 (ko) | 서로 다른 층이 중첩된 반도체용 마스크 및 그 설계방법 | |
KR20080113727A (ko) | 플래시 메모리 소자의 배선층 어레이 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101020 Termination date: 20130914 |