JP2008198939A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】トリミング時のヒューズ回路の誤切断を起こしにくい半導体装置を提供する。
【解決手段】半導体基板と、層間絶縁膜と、窒化膜と、前記窒化膜と前記層間絶縁膜を貫通する第１ビアプラグ及びこの第１ビアプラグに電気的に接続される第１のヒューズを有する第１の冗長回路と、前記窒化膜と前記層間絶縁膜を貫通する第２ビアプラグ及びこの第２ビアプラグに電気的に接続される第２のヒューズを有する第２の冗長回路とを有し、第１ビアプラグと前記窒化膜との間、及び第２ビアプラグと前記窒化膜との間にそれぞれ酸化膜が介在する半導体装置。
【選択図】図１４

Description

本発明は、半導体装置およびその製造方法に関し、特に冗長回路に好適な構造を有する半導体装置およびその製造方法に関するものである。

近年のデジタル技術の発展に伴い、半導体装置の大容量化、高集積化が要求されてきている。これに伴い、冗長回路のヒューズの数も増加し、ヒューズの微細化や高密度化（ピッチの縮小化）が行われている。

冗長回路は、例えば、アルミニウムからなるヒューズ（トリミング配線）にレーザーを照射して熱的に切断し、半導体装置の製造後における不良メモリセルを予備のメモリセルに切り替えることができる。

特開２００４−１０３９６０号公報には、アルミニウムを主成分とする配線層からなるヒューズをレーザー照射により切断する方法が開示されている。ヒューズ長手方向に沿った複数回のレーザー照射によりヒューズの切断が行われ、このような方法によれば、ヒューズ周辺の絶縁膜へのダメージや、切断を所望しない隣接ヒューズへのダメージが抑えられることが記載されている。
特開２００４−１０３９６０号公報

図１に従来のヒューズ構造の断面を示す。シリコン基板１００上に素子分離１０１で絶縁分離された拡散層１が形成され、これらの拡散層１は、層間絶縁膜１１０を貫通するコンタクトプラグ２を介してヒューズ回路配線３に接続されている。このヒューズ回路配線３は、層間絶縁膜１３０、窒化膜７及び層間絶縁膜１２０を貫通するビアプラグ４を介してトリミング配線（ヒューズ）５に接続されている。トリミング配線５の下面側および上面側にそれぞれバリア膜５ａおよびキャップ膜５ｂが設けられている。最上層にはパッシベーション膜６が形成されている。窒化膜７は、例えば、メモリ（ＤＲＡＭなど）の容量絶縁膜（Ｔａ₂Ｏ₅膜など）の形成時に取り込まれるカーボン成分のストッパ膜として設けられている。

このような構造において、隣接するヒューズ回路（冗長回路）の一方のトリミング配線５をレーザー照射により切断する際、レーザー光の漏れにより窒化膜７が加熱され、この窒化膜経由の熱伝導により他方のヒューズ回路の誤切断が生じることがある。図２は、図１に示す構造において、一方のヒューズ回路のトリミング配線５をトリミングした状態を示す。図中の符号２００はトリミング部を示す。図２に示す状態は、トリミング配線５の切断が正常に行われた場合を示し、隣接する他方のヒューズ回路（冗長回路）はレーザー照射の影響を受けていない。これに対して、図３では、一方のヒューズ回路のヒューズを切断する際のレーザー照射の影響により、他方のヒューズ回路のビアプラグ４に欠損部８が発生し、ヒューズ回路が誤切断されている。この欠損部８は、窒化膜７近傍に発生し、レーザー光の漏れにより加熱された窒化膜経由の熱に起因すると考えられる。近年の半導体装置の高性能化や高集積化の要求に伴い、冗長回路においても微細化や高密度化（ヒューズピッチの縮小化）が進み、このような問題は増加する傾向にある。

そこで本発明の目的は、トリミング時のヒューズ回路の誤切断を起こしにくい半導体装置およびその製造方法を提供することにある。

本発明によれば、以下の半導体装置およびその製造方法が提供される。

（１）半導体基板と、層間絶縁膜と、窒化膜と、
前記窒化膜と前記層間絶縁膜を貫通する第１ビアプラグ、及び前記第１ビアプラグに電気的に接続される第１のヒューズを有する第１の冗長回路と、
前記窒化膜と前記層間絶縁膜を貫通する第２ビアプラグ、及び前記第２ビアプラグに電気的に接続される第２のヒューズを有する第２の冗長回路とを有し、
前記第１ビアプラグと前記窒化膜との間、及び前記第２ビアプラグと前記窒化膜との間にそれぞれ酸化膜が介在する半導体装置。

（２）前記第１のヒューズ及び前記第２のヒューズは、それぞれ前記第１ビアプラグ及び第２ビアプラグの直上に配置され、且つ互いに隣接して配置されている上記１項に記載の半導体装置。

（３）半導体基板と、
互いに絶縁分離された第１の拡散層および第２の拡散層と、
前記第１の拡散層に、第１の層間絶縁膜を貫通する第１コンタクトプラグを介して電気的に接続された第１の下層配線と、
前記第２の拡散層に、前記第１の層間絶縁膜を貫通する第２コンタクトプラグを介して電気的に接続された第２の下層配線と、
前記第１の下層配線に、第２の層間絶縁膜および窒化膜を貫通する第１ビアプラグを介して電気的に接続された第１の上層配線と、
前記第２の下層配線に、前記第２の層間絶縁膜および前記窒化膜を貫通する第２ビアプラグを介して電気的に接続された第２の上層配線とを有し、
前記第１ビアプラグと前記窒化膜との間、及び前記第２ビアプラグと前記窒化膜との間にそれぞれ酸化膜が介在する半導体装置。

（４）前記第１の上層配線および前記第２の上層配線は、それぞれ前記第１ビアプラグ及び第２ビアプラグの直上に配置され、且つ互いに隣接している上記３項に記載の半導体装置。

（５）前記第１の拡散層、前記第１コンタクトプラグ、前記第１の下層配線、前記第１ビアプラグ及び前記第１の上層配線は第１の冗長回路を構成し、前記第２の拡散層、前記第２コンタクトプラグ、前記第２の下層配線、前記第２ビアプラグ及び前記第２の上層配線は第２の冗長回路を構成し、前記第１の上層配線および第２の上層配線はそれぞれ前記第１の冗長回路および第２の冗長回路のヒューズを構成する上記３項又は４項に記載の半導体装置。

（６）前記窒化膜の下層側に第３の層間絶縁膜をさらに有し、
前記第２の層間絶縁膜が前記窒化膜の上層側に配置されている上記３項から５項のいずれかに記載の半導体装置。

（７）前記第１ビアプラグが埋め込まれているホール及び前記第２ビアプラグが埋め込まれているホールにおいて、当該ホール内壁面に対して、前記窒化膜が後退して窪みが形成され、その窪み内に酸化膜が埋め込まれている上記１項から６項のいずれかに記載の半導体装置。

（８）上記３項に記載の半導体装置の製造方法であって、
互いに絶縁分離された第１の拡散層および第２の拡散層が形成された半導体基板を用意する工程と、
第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を貫通し、前記第１の拡散層および第２の拡散層にそれぞれ電気的に接続する第１コンタクトプラグ及び第２コンタクトプラグを形成する工程と、
前記第１コンタクトプラグ及び第２コンタクトプラグにそれぞれ電気的に接続する第１の下層配線および第２の下層配線を形成する工程と、
窒化膜を形成する工程と、
第２の層間絶縁膜を形成する工程と、
前記第１の下層配線および第２の下層配線のそれぞれの直上に、前記第２の層間絶縁膜および前記窒化膜を貫通し、内壁面に前記窒化膜が露出するホールを形成する工程と、
露出した窒化膜を覆うように、前記ホールの内壁面上に酸化膜を形成する工程と、
前記ホール底部を開口した後、このホール内に導電性材料を埋め込んで、前記第１の下層配線および第２の下層配線にそれぞれ電気的に接続する第１ビアプラグ及び第２ビアプラグを形成する工程と、
前記第１ビアプラグ及び第２ビアプラグにそれぞれ電気的に接続される第１の上層配線および第２の上層配線を形成する工程とを有する半導体装置の製造方法。

（９）前記窒化膜を形成する前に、第３の層間絶縁膜を形成する工程をさらに有し、
前記第２の層間絶縁膜を前記窒化膜の形成後に形成する上記８項に記載の半導体装置の製造方法。

（１０）前記ホールを形成した後、前記ホール内に露出した窒化膜を、等方性エッチングによりホール内壁面に対して後退させて窪みを形成する工程をさらに有し、
前記酸化膜を形成する工程において、前記窪みを埋め込むようにホール内壁面上に酸化膜を形成する上記８項又は９項に記載の半導体装置の製造方法。

本発明によれば、トリミング時のヒューズ回路の誤切断を起こしにくい半導体装置およびその製造方法を提供することができる。

前述の通り、窒化膜からなる層間膜を有するヒューズ構造においては、トリミング時のレーザー照射によるヒューズの切断に際して隣接ヒューズ回路にダメージが発生しやすい。この問題は、シリコン窒化膜等の窒化膜の熱伝導率がシリコン酸化膜等の層間絶縁膜にくらべて高いことに起因し、冗長回路を構成するヒューズ回路同士が近づくほど増加する傾向にある。特に、一方のヒューズ回路のヒューズ直下に接続されるビアプラグと他方のヒューズ回路のヒューズ直下に接続されるビアプラグの間隔が近づくほど、この問題が増加する傾向にあり、窒化膜位置におけるビアプラグ同士の間隔が２μｍ以下になると顕著になる。

本発明は、このような問題を解決するために、ヒューズ直下に接続されるビアプラグとこのビアプラグが貫通する窒化膜との間に酸化膜を介在させた構造を提供するものである。例えば、図９及び図１４に示す構造、図１３に示す構造をとることができる。図９は、図１４に示す構造における、ビアプラグ４が窒化膜７を貫通する部分の拡大断面図である。図１３は、図９に対応する部分の他の構造例を示す。これらの図における符号は、図１における符号に対応し、符号９は酸化膜を示す。

ビアプラグ４と窒化膜７との間に酸化膜９が介在することにより、ビアプラグ４と窒化膜７が直接接することがなくなり、また、この酸化膜９は窒化膜７よりも熱伝導率が低いため、ヒューズ切断時のレーザー光の漏れにより加熱された窒化膜経由の熱の伝導を抑えることができる。結果、切断を所望しない隣接するヒューズ回路の誤切断を防止することができる。本発明は、特にレーザートリミングにおいて高い置換精度が要求される冗長回路を有する半導体装置に有効である。この冗長回路は、ＤＲＡＭ等のメモリとともに設けることができる。

ビアプラグ４と窒化膜７との間に介在する酸化膜９の厚み（基板平面方向の厚み）は、十分に熱伝導を防止する観点から５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。また、この酸化膜の厚みは、製造および構造上の観点から、３０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましい。

図９及び図１４に示すヒューズ構造は、ヒューズ（トリミング配線５）直下のビアプラグ４が埋め込まれているスルーホールにおいて、その内壁面に対して窒化膜７が後退して窪みが形成され、その窪み内に酸化膜９が埋め込まれた構造を有しているため好ましい。ビアプラグ４と窒化膜７との間に介在する酸化膜の厚み（基板平面方向の厚み）が大きくなるため、窒化膜経由の熱伝導をより効果的に防止することができる。

以下、本発明の製造方法の一実施形態を説明する。

まず、素子分離１０１と、この素子分離により互いに絶縁分離された拡散層１が形成されたシリコン基板１００を用意する。

このシリコン基板１００上にＣＶＤ法によるシリコン酸化膜からなる層間絶縁膜１１０を形成する。次いで、この層間絶縁膜に、リソグラフィー技術とドライエッチング技術により、拡散層１に達するコンタクトホールを形成する。

次に、これらのコンタクトホールに導電性材料を埋めこむように成膜し、余剰の導電膜をＣＭＰ又はエッチバックにより除去してコンタクトプラグ２を形成する。

次に、通常の配線形成方法に従って、コンタクトプラグ２に電気的に接続されるヒューズ回路配線３を形成する。

次に、全面に、シリコン酸化膜からなる層間絶縁膜１２０、シリコン窒化膜７、及びシリコン酸化膜からなる層間絶縁膜１３０を積層する。本発明における窒化膜の厚みは、例えば５〜１００ｎｍの範囲に設定でき、窒化膜の形成目的に応じて１０〜８０ｎｍの範囲に設定することができる。本実施形態では、容量絶縁膜（Ｔ₂Ｏ₅膜等）を形成する場合に設けられるストッパ膜として例えば厚み４０〜６０ｎｍの範囲に設定でき、ここでは厚み５０ｎｍのシリコン窒化膜を形成する。

次に、リソグラフィー技術とドライエッチング技術により、層間絶縁膜１３０、シリコン窒化膜７及び層間絶縁膜１２０を貫通し、ヒューズ回路配線３に達するスルーホール１３１を形成する。このスルーホール１３１内において窒化膜７が露出する。

以上の工程により図４に示す構造が形成される。以下、スルーホール内の窒化膜露出部付近の拡大断面図（図５〜図１３）を用いて説明する。

図５は、図４に示す構造におけるスルーホール内の窒化膜露出部付近の拡大断面図である。図５に示す構造を形成した後、等方性のプラズマエッチングまたはウェットエッチングにより、スルーホール１３１内に露出する窒化膜７を露出面側から除去してスルーホール内壁面に対して窒化膜７を後退させる。結果、図６に示すように、スルーホール内壁面に窪み１３２が形成される。

次に、窪み１３２を埋め込むように、ＣＶＤ法によりスルーホール内壁面上にシリコン酸化膜９を形成する（図７）。シリコン酸化膜に代えてシリコン酸窒化膜を用いることができるが、より高い効果が得られるシリコン酸化膜が好ましい。続いて、異方性ドライエッチングにより酸化膜９をエッチバックし、スルーホール１３１の底部の酸化膜を除去して開口させる（図８）。

次に、スルーホール１３１内にタングステンやアルミニウムなどの導電性材料を埋め込むように成膜し、余剰の導電膜をＣＭＰ又はエッチバックにより除去してビアプラグ４を形成する（図９）。以上の工程により、窒化膜７とビアプラグ４の間に酸化膜９が介在する構造が形成される。

次に、通常の配線形成方法に従ってＡｌ等からなるトリミング配線５を形成し、その上にパッシベーション膜６を形成して、図１４に示す構造が得られる。

なお、図１４において、トリミング配線５と層間絶縁膜の間にはＡｌとＳｉとの相互反応を抑制するために、Ｔｉ／ＴｉＮからなるバリア膜５ａが設けられている。また、トリミング配線５の上には、リソグラフィー時の反射防止膜としてＴｉ／ＴｉＮからなるキャップ膜５ｂが設けられている。

以下に、その他の製造例について説明する。

層間絶縁膜１１０、窒化膜７及び層間絶縁膜１３０の形成工程までは上記の方法と同様にして実施する。

次に、図１０に示すように、リソグラフィー技術とドライエッチング技術により、層間絶縁膜１３０及びシリコン窒化膜７を貫通し、層間絶縁膜１２０上で停止するホール１３３を形成する。このホール１３３は、シリコン窒化膜７をストッパ膜として層間絶縁膜１３０をエッチングし、次いで、窒化膜７を選択的にエッチングすることで形成できる。

次に、ＣＶＤ法によりホール１３３の内壁面上にシリコン酸化膜９を形成する（図１１）。これにより、ホール内において露出する窒化膜７が酸化膜９により覆われる。

次に、異方性ドライエッチングにより酸化膜９をエッチバックし、さらにエッチング時間を延ばして、ヒューズ回路配線３に到達するまでエッチングして開口させる（図１２）。これにより、スルーホール１３４が形成される。このスルーホール内において窒化膜７は酸化膜９で被覆されている。

次に、スルーホール１３４内に、タングステンやアルミニウムなどの導電性材料を埋め込むように成膜し、余剰の導電膜をＣＭＰやエッチバックにより除去してビアプラグ４を形成する（図１３）。以上の工程により、窒化膜７とビアプラグ４の間に酸化膜９が介在する構造が形成される。

次に、通常の配線形成方法に従ってトリミング配線５を形成し、その上にパッシベーション膜６を形成する。

従来の半導体装置のヒューズ構造を示す断面図。 従来の半導体装置のヒューズ構造の問題を説明するための断面図。 従来の半導体装置のヒューズ構造の問題を説明するための断面図。 本発明の半導体装置の製造方法を説明するための断面図。 本発明の半導体装置の製造方法を説明するための断面図。 本発明の半導体装置の製造方法を説明するための断面図。 本発明の半導体装置の製造方法を説明するための断面図。 本発明の半導体装置の製造方法を説明するための断面図。 本発明の半導体装置の製造方法を説明するための断面図。 本発明の半導体装置の製造方法の他の例を説明するための断面図。 本発明の半導体装置の製造方法の他の例を説明するための断面図。 本発明の半導体装置の製造方法の他の例を説明するための断面図。 本発明の半導体装置の製造方法の他の例を説明するための断面図。 本発明の半導体装置におけるヒューズ構造の一実施形態を示す断面図。

符号の説明

１ 拡散層
２ コンタクトプラグ
３ ヒューズ回路配線
４ ビアプラグ
５ トリミング配線（ヒューズ）
５ａ バリア膜
５ｂ キャップ膜
６ パッシベーション膜
７ 窒化膜
８ 欠損部
９ 酸化膜
１００ シリコン基板
１０１ 素子分離
１１０ 層間絶縁膜
１２０ 層間絶縁膜
１３０ 層間絶縁膜
１３１ スルーホール
１３２ 窪み
１３３ ホール
１３４ スルーホール
２００ トリミング部

Claims (10)

1. 半導体基板と、層間絶縁膜と、窒化膜と、
   前記窒化膜と前記層間絶縁膜を貫通する第１ビアプラグ、及び前記第１ビアプラグに電気的に接続される第１のヒューズを有する第１の冗長回路と、
   前記窒化膜と前記層間絶縁膜を貫通する第２ビアプラグ、及び前記第２ビアプラグに電気的に接続される第２のヒューズを有する第２の冗長回路とを有し、
   前記第１ビアプラグと前記窒化膜との間、及び前記第２ビアプラグと前記窒化膜との間にそれぞれ酸化膜が介在する半導体装置。
2. 前記第１のヒューズ及び前記第２のヒューズは、それぞれ前記第１ビアプラグ及び第２ビアプラグの直上に配置され、且つ互いに隣接して配置されている請求項１に記載の半導体装置。
3. 半導体基板と、
   互いに絶縁分離された第１の拡散層および第２の拡散層と、
   前記第１の拡散層に、第１の層間絶縁膜を貫通する第１コンタクトプラグを介して電気的に接続された第１の下層配線と、
   前記第２の拡散層に、前記第１の層間絶縁膜を貫通する第２コンタクトプラグを介して電気的に接続された第２の下層配線と、
   前記第１の下層配線に、第２の層間絶縁膜および窒化膜を貫通する第１ビアプラグを介して電気的に接続された第１の上層配線と、
   前記第２の下層配線に、前記第２の層間絶縁膜および前記窒化膜を貫通する第２ビアプラグを介して電気的に接続された第２の上層配線とを有し、
   前記第１ビアプラグと前記窒化膜との間、及び前記第２ビアプラグと前記窒化膜との間にそれぞれ酸化膜が介在する半導体装置。
4. 前記第１の上層配線および前記第２の上層配線は、それぞれ前記第１ビアプラグ及び第２ビアプラグの直上に配置され、且つ互いに隣接している請求項３に記載の半導体装置。
5. 前記第１の拡散層、前記第１コンタクトプラグ、前記第１の下層配線、前記第１ビアプラグ及び前記第１の上層配線は第１の冗長回路を構成し、前記第２の拡散層、前記第２コンタクトプラグ、前記第２の下層配線、前記第２ビアプラグ及び前記第２の上層配線は第２の冗長回路を構成し、前記第１の上層配線および第２の上層配線はそれぞれ前記第１の冗長回路および第２の冗長回路のヒューズを構成する請求項３又は４に記載の半導体装置。
6. 前記窒化膜の下層側に第３の層間絶縁膜をさらに有し、
   前記第２の層間絶縁膜が前記窒化膜の上層側に配置されている請求項３から５のいずれかに記載の半導体装置。
7. 前記第１ビアプラグが埋め込まれているホール及び前記第２ビアプラグが埋め込まれているホールにおいて、当該ホール内壁面に対して、前記窒化膜が後退して窪みが形成され、その窪み内に酸化膜が埋め込まれている請求項１から６のいずれかに記載の半導体装置。
8. 請求項３に記載の半導体装置の製造方法であって、
   互いに絶縁分離された第１の拡散層および第２の拡散層が形成された半導体基板を用意する工程と、
   第１の層間絶縁膜を形成する工程と、
   前記第１の層間絶縁膜を貫通し、前記第１の拡散層および第２の拡散層にそれぞれ電気的に接続する第１コンタクトプラグ及び第２コンタクトプラグを形成する工程と、
   前記第１コンタクトプラグ及び第２コンタクトプラグにそれぞれ電気的に接続する第１の下層配線および第２の下層配線を形成する工程と、
   窒化膜を形成する工程と、
   第２の層間絶縁膜を形成する工程と、
   前記第１の下層配線および第２の下層配線のそれぞれの直上に、前記第２の層間絶縁膜および前記窒化膜を貫通し、内壁面に前記窒化膜が露出するホールを形成する工程と、
   露出した窒化膜を覆うように、前記ホールの内壁面上に酸化膜を形成する工程と、
   前記ホール底部を開口した後、このホール内に導電性材料を埋め込んで、前記第１の下層配線および第２の下層配線にそれぞれ電気的に接続する第１ビアプラグ及び第２ビアプラグを形成する工程と、
   前記第１ビアプラグ及び第２ビアプラグにそれぞれ電気的に接続される第１の上層配線および第２の上層配線を形成する工程とを有する半導体装置の製造方法。
9. 前記窒化膜を形成する前に、第３の層間絶縁膜を形成する工程をさらに有し、
   前記第２の層間絶縁膜を前記窒化膜の形成後に形成する請求項８に記載の半導体装置の製造方法。
10. 前記ホールを形成した後、前記ホール内に露出した窒化膜を、等方性エッチングによりホール内壁面に対して後退させて窪みを形成する工程をさらに有し、
    前記酸化膜を形成する工程において、前記窪みを埋め込むようにホール内壁面上に酸化膜を形成する請求項８又は９に記載の半導体装置の製造方法。

Images