KR100849191B1 - 반도체 소자의 스토리지 노드 형성 방법 - Google Patents

반도체 소자의 스토리지 노드 형성 방법 Download PDF

Info

Publication number
KR100849191B1
KR100849191B1 KR1020070012505A KR20070012505A KR100849191B1 KR 100849191 B1 KR100849191 B1 KR 100849191B1 KR 1020070012505 A KR1020070012505 A KR 1020070012505A KR 20070012505 A KR20070012505 A KR 20070012505A KR 100849191 B1 KR100849191 B1 KR 100849191B1
Authority
KR
South Korea
Prior art keywords
storage node
forming
etching
layer
etch
Prior art date
Application number
KR1020070012505A
Other languages
English (en)
Inventor
한상안
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070012505A priority Critical patent/KR100849191B1/ko
Application granted granted Critical
Publication of KR100849191B1 publication Critical patent/KR100849191B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 반도체 소자의 스토리지노드 형성 방법에 관한 것으로, 본 발명에 의한 스토리지노드 형성 방법은 기판 상부에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 관통하여 상기 기판의 일부에 연결되는 스토리지노드 콘택플러그를 형성하는 단계; 상기 층간 절연막 상에 식각 정지막을 형성하는 단계; 상기 식각 정지막 상에, 상기 스토리지노드 콘택플러그의 가장자리 일부를 덮는 위치에 구비되면서 스토리지노드홀 형성을 위한 식각시 베리어로 작용하는 식각 베리어막 패턴을 형성하는 단계; 상기 식각 베리어막 패턴을 포함하는 상기 식각 정지막 상에 스토리지노드 절연막을 형성하는 단계; 및 스토리지노드 마스크를 이용하여 상기 스토리지노드 절연막 및 상기 식각 정지막을 식각하여 상기 스토리지노드홀을 형성하는 단계를 포함하고, 상술한 본 발명에 의한 반도체 소자의 스토리지노드 형성 방법은 스토리지노드와 인접하는 스토리지노드 콘택플러그 사이에 브릿지가 발생할 우려가 있는 부분에 대하여 식각 정지막 상부에 소정 식각 베리어막 패턴을 추가적으로 형성함으로써 스토리지노드 산화막 및 식각 정지막의 식각시 식각 베리어막 패턴이 잔류하여 스토리지노드와 인접하는 스토리지노드 콘택플러그 사이의 브릿지 발생을 방지할 수 있고, 그에 따라 소자의 특성을 향상시킬 수 있다.
스토리지노드, 스토리지노드 콘택플러그, 브릿지, 중첩 불량

Description

반도체 소자의 스토리지 노드 형성 방법{METHOD FOR FORMING STORAGE NODE IN SEMICONDUCTOR DEVICE}
도1a 및 도1b는 종래 기술에 따른 반도체 소자의 스토리지 노드 형성 방법을 설명하기 위한 단면도.
도2는 종래 기술에 따른 스토리지 노드 형성시 발생하는 브릿지 현상을 나타내는 SEM 사진.
도3a 내지 도3f는 본 발명의 일실시예에 따른 반도체 소자의 스토리지 노드 형성 방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : 층간 절연막
33 : 스토리지노드 콘택플러그 34 : 제1 질화막
35 : 산화막 36 : 마스크 패턴
37 : 제2 질화막 38 : 스토리지노드 산화막
39 : 스토리지노드홀
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 스토리지노드(storage node) 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 캐패시터가 차지하는 면적이 감소하고 있으나, 반도체 소자를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야 한다. 이를 위하여 스토리지노드가 증착될 스토리지노드홀의 CD(Critical Dimension)가 충분히 크게 확보되어야 한다. 그러나, 스토리지노드홀의 CD를 증가시키면 스토리지노드와 인접한 스토리지노드 콘택플러그 사이에 브릿지(bridge)를 초래할 가능성이 있으며, 이러한 가능성은 특히 스토리지노드 마스크 공정시 하부 레이어(layer)와의 중첩(overlay) 불량이 발생하는 경우 더욱 커지게 되어 반도체 소자의 특성을 저하시킨다. 이하, 도1을 참조하여 더욱 상세히 설명한다.
도1a 및 도1b는 종래 기술에 따른 반도체 소자의 스토리지 노드 형성 방법을 설명하기 위한 단면도이다.
도1a에 도시된 바와 같이, 트랜지스터, 비트라인 등이 형성된 기판(11) 상에 층간 절연막(12)을 형성한 후, 층간 절연막(12)을 식각하여 기판(11)의 일부를 노출시키는 스토리지노드 콘택홀을 형성한다.
이어서, 스토리지노드 콘택홀에 매립되는 스토리지노드 콘택플러그(13)를 형성한다.
이어서 스토리지노드 콘택플러그(13)를 포함하는 층간 절연막(12) 상에 식각 정지용 질화막(14) 및 스토리지 노드의 높이를 결정하는 스토리지노드 산화막(15)을 순차적으로 형성한다. 스토리지노드 산화막(15)은 서로 다른 산화막이 이중으로 적층된 구조(15a 및 15b)를 가질 수도 있다.
이어서, 스토리지노드 산화막(15) 상에 스토리지노드 마스크(미도시됨)를 형성한 후, 스토리지노드 마스크를 이용하여 스토리지노드 산화막(15) 및 식각 정지용 질화막(14)을 순차적으로 식각함으로써 스토리지노드홀(16)을 형성한다. 후속 공정으로 스토리지노드홀(16) 내벽에 스토리지노드가 증착된다.
이때, 스토리지노드홀(16)은 스토리지노드 콘택플러그(13)의 표면을 노출시켜야 한다. 그러나, 도1a에서와 같이 스토리지노드 마스크 공정시 하부 레이어와의 중첩 불량이 발생하여 스토리지노드 콘택플러그(13)의 표면이 거의 노출되지 않는 경우, 스토리지노드와 인접하는 스토리지노드 콘택플러그(13) 사이에 브릿지가 발생할 우려가 있다(A 참조).
또는, 도1b에 도시된 바와 같이, 스토리지노드홀(16)이 스토리지노드 콘택플러그(13)의 표면을 노출시키는 경우에도 스토리지노드홀(16)의 CD가 커지면 도1a와 마찬가지로 스토리지노드와 인접하는 스토리지노드 콘택플러그(13) 사이에 브릿지가 발생할 우려가 있다(A′참조).
도2는 종래 기술에 따른 스토리지노드 형성시 발생하는 브릿지 현상을 나타내는 SEM 사진이다.
도2를 참조하면, 스토리지노드와 하부 레이어와의 중첩이 불량하여 스토리지 노드와 인접하는 스토리지노드 콘택플러그 사이에 브릿지가 발생하였음을 알 수 있다. 따라서, 이를 방지할 수 있는 기술이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 스토리지노드와 인접하는 스토리지노드 콘택플러그 사이에 브릿지가 발생할 우려가 있는 부분에 대하여 식각 정지막 상부에 소정 식각 베리어막 패턴을 추가적으로 형성함으로써 스토리지노드 산화막 및 식각 정지막의 식각시 식각 베리어막 패턴이 잔류하여 스토리지노드와 인접하는 스토리지노드 콘택플러그 사이의 브릿지 발생을 방지할 수 있는 반도체 소자의 스토리지노드 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 스토리지노드 형성 방법은, 기판 상부에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 관통하여 상기 기판의 일부에 연결되는 스토리지노드 콘택플러그를 형성하는 단계; 상기 층간 절연막 상에 식각 정지막을 형성하는 단계; 상기 식각 정지막 상에, 상기 스토리지노드 콘택플러그의 가장자리 일부를 덮는 위치에 구비되면서 스토리지노드홀 형성을 위한 식각시 베리어로 작용하는 식각 베리어막 패턴을 형성하는 단계; 상기 식각 베리어막 패턴을 포함하는 상기 식각 정지막 상에 스토리지노드 절연막을 형성하는 단계; 및 스토리지노드 마스크를 이용하여 상기 스토리지노드 절연막 및 상기 식각 정지막을 식각하여 상기 스토리지노드홀을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3f는 본 발명의 일실시예에 따른 반도체 소자의 스토리지 노드 형성 방법을 설명하기 위한 공정 단면도이다.
도3a에 도시된 바와 같이, 트랜지스터, 비트라인 등이 형성된 기판(31) 상에 층간 절연막(32)을 형성한 후, 층간 절연막(32)을 식각하여 기판(31)의 일부를 노출시키는 스토리지노드 콘택홀을 형성한다.
이어서, 스토리지노드 콘택홀에 매립되는 스토리지노드 콘택플러그(33)를 형성한다.
이어서 스토리지노드 콘택플러그(33)를 포함하는 층간 절연막(32) 상에 후속 스토리지노드 산화막의 식각 공정시 식각 정지막으로 작용하는 제1 질화막(34)을 형성한다.
여기서, 후속 스토리지노드가 증착될 스토리지노드홀의 형성은 스토리지노드 산화막의 식각과 제1 질화막(34)의 식각으로 이루어진다. 전술한 바와 같이 스토리지노드 마스크와 하부 레이어 사이에 중첩 불량이 발생하거나 또는 스토리지노드홀의 CD가 큰 경우, 제1 질화막(34)의 식각 후 스토리지노드와 인접하는 스토리지노드 콘택플러그(33) 사이에 브릿지가 발생할 수 있다. 이를 방지하기 위하여는 브릿지가 발생하게 될 부분(점선 참조) 상부의 제1 질화막(34)이 잔류하는 것이 바람직하다.
이를 위하여 브릿지가 발생할 우려가 있는 부분, 즉 스토리지노드 콘택플러그(33)의 가장자리 일부에 대하여 제1 질화막(34) 상부에 식각 베리어막 패턴을 추가적으로 형성함으로써, 후속 스토리지노드 산화막 및 제1 질화막(34)의 식각시 이러한 베리어막 패턴이 잔류하여 스토리지노드와 인접하는 스토리지노드 콘택플러그(33) 사이의 브릿지 발생을 방지할 수 있다. 제1 질화막(34) 상에 이러한 식각 베리어막 패턴을 형성하는 과정은 이하 도3a 내지 도3e의 과정을 통하여 상세히 설명한다.
도3a에 도시된 바와 같이, 제1 질화막(34) 상에 후속 식각 베리어막 패턴 형성을 위한 산화막(35)을 형성한다.
도3b에 도시된 바와 같이, 산화막(35) 상에 후속 식각 베리어막 패턴이 형성될 부분을 노출시키는 마스크 패턴(36)을 형성한다.
도3c에 도시된 바와 같이, 마스크 패턴(36)을 식각 마스크로 산화막(35)을 식각한 후, 마스크 패턴(36)을 제거한다.
도3d에 도시된 바와 같이, 식각된 산화막(35)을 포함하는 결과물의 전체 구조 상부에 충분한 두께의 제2 질화막(37)을 형성하여 산화막(35)이 식각된 부분에 제2 질화막(37)이 매립되도록 한다.
도3e에 도시된 바와 같이, 제2 질화막(37)에 대해 산화막(35) 표면이 드러날 때까지 평탄화 공정(예를 들어, 에치백)을 수행하여 제2 질화막 패턴(37a)을 형성한다. 이때, 제2 질화막 패턴(37a)이 식각 베리어막 패턴으로 작용한다.
도3f에 도시된 바와 같이, 제1 질화막(34) 상에 제2 질화막 패턴(37a)이 형 성된 결과물의 전체 구조 상부에 스토리지노드의 높이를 결정하는 절연막으로서 스토리지노드 산화막(38)을 형성한다.
이어서, 스토리지노드 마스크(미도시됨)를 이용하여 스토리지노드 산화막(38)을 식각한 후, 연속하여 제1 질화막(34)을 식각함으로써 스토리지노드홀(39)을 형성한다. 여기서, 제1 질화막(34) 상부의 소정 부분 즉, 스토리지노드 콘택플러그(33)의 가장자리 일부에는 제2 질화막 패턴(37a)이 형성되어 스토리지노드 산화막(38)의 식각시 식각 베리어막으로 작용하며 제1 질화막(34)의 식각시 어느 정도 잔류하여 스토리지노드홀(39)이 인접하는 스토리지노드 콘택플러그(33)와 접촉하지 않게 한다.
따라서, 스토리지노드홀(39)에 증착되는 스토리지노드와 인접하는 스토리지노드 콘택플러그(33) 사이의 브릿지 발생이 방지되므로 소자의 특성이 향상될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 스토리지노드 형성 방법은, 스토리지노드와 인접하는 스토리지노드 콘택플러그 사이에 브릿지가 발생할 우려가 있는 부분에 대하여 식각 정지막 상부에 소정 식각 베리어막 패턴을 추가적으로 형성함으로써 스토리지노드 산화막 및 식각 정지막의 식각시 식각 베리어막 패턴이 잔류하여 스토리지노드와 인접하는 스토리지노드 콘택플러그 사이의 브릿지 발생을 방지할 수 있고, 그에 따라 소자의 특성을 향상시킬 수 있다.

Claims (6)

  1. 기판 상부에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 관통하여 상기 기판의 일부에 연결되는 스토리지노드 콘택플러그를 형성하는 단계;
    상기 층간 절연막 상에 식각 정지막을 형성하는 단계;
    상기 식각 정지막 상에, 상기 스토리지노드 콘택플러그의 가장자리 일부를 덮는 위치에 구비되면서 스토리지노드홀 형성을 위한 식각시 베리어로 작용하는 식각 베리어막 패턴을 형성하는 단계;
    상기 식각 베리어막 패턴을 포함하는 상기 식각 정지막 상에 스토리지노드 절연막을 형성하는 단계; 및
    스토리지노드 마스크를 이용하여 상기 스토리지노드 절연막 및 상기 식각 정지막을 식각하여 상기 스토리지노드홀을 형성하는 단계
    를 포함하는 스토리지노드 형성 방법.
  2. 제1항에 있어서,
    상기 식각 정지막 및 상기 식각 베리어막 패턴은 질화막인
    스토리지노드 형성 방법.
  3. 제1항에 있어서,
    상기 스토리지노드 절연막은 산화막인
    스토리지노드 형성 방법.
  4. 제1항에 있어서,
    상기 식각 베리어막 패턴 형성 단계는,
    상기 식각 정지막 상에 산화막을 형성하는 단계;
    상기 산화막 상에 상기 식각 베리어막 패턴이 형성될 부분을 노출시키는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 상기 산화막을 식각하는 단계;
    상기 산화막이 식각된 부분이 매립될 정도로 상기 산화막 상에 질화막을 형성하는 단계; 및
    상기 산화막의 표면이 노출될때까지 상기 질화막에 대해 평탄화 공정을 수행하는 단계를 포함하는
    스토리지노드 형성 방법.
  5. 제4항에 있어서,
    상기 평탄화 공정은 에치백으로 수행되는
    스토리지노드 형성 방법.
  6. 제1항에 있어서,
    상기 스토리지노드홀 형성 단계는,
    상기 식각 베리어막 패턴이 구비되는 위치의 상기 스토리지노드 콘택플러그 부분은 노출되지 않도록 수행되는
    스토리지노드 형성 방법.
KR1020070012505A 2007-02-07 2007-02-07 반도체 소자의 스토리지 노드 형성 방법 KR100849191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012505A KR100849191B1 (ko) 2007-02-07 2007-02-07 반도체 소자의 스토리지 노드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012505A KR100849191B1 (ko) 2007-02-07 2007-02-07 반도체 소자의 스토리지 노드 형성 방법

Publications (1)

Publication Number Publication Date
KR100849191B1 true KR100849191B1 (ko) 2008-07-30

Family

ID=39825453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012505A KR100849191B1 (ko) 2007-02-07 2007-02-07 반도체 소자의 스토리지 노드 형성 방법

Country Status (1)

Country Link
KR (1) KR100849191B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20020001459A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 메모리 소자의 스토리지 노드 형성방법
KR20050002984A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법
KR20060068970A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR20060074172A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 스토리지 노드 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20020001459A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 메모리 소자의 스토리지 노드 형성방법
KR20050002984A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법
KR20060068970A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR20060074172A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 스토리지 노드 형성방법

Similar Documents

Publication Publication Date Title
JP2007317845A (ja) 半導体装置の製造方法
JP2005005669A (ja) 半導体素子の製造方法
KR100739252B1 (ko) 반도체 소자의 제조 방법
KR100950553B1 (ko) 반도체 소자의 콘택 형성 방법
JP2011066126A (ja) 半導体記憶装置およびその製造方法
US7176123B2 (en) Method for manufacturing metal line of semiconductor device
US7560370B2 (en) Method for manufacturing semiconductor device
JP2006222208A (ja) 半導体装置の製造方法
KR100385951B1 (ko) 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법
JP2008300489A (ja) 半導体装置及びその製造方法
KR100849191B1 (ko) 반도체 소자의 스토리지 노드 형성 방법
KR20090044553A (ko) 반도체 소자의 형성 방법
KR100875656B1 (ko) 반도체 소자 및 그 제조 방법
KR20060072232A (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100895376B1 (ko) 반도체 소자의 형성 방법
JP2012043868A (ja) 半導体装置及び半導体装置の製造方法
KR100582356B1 (ko) 반도체소자의 메탈콘택 제조 방법
KR100799153B1 (ko) 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법
KR100833425B1 (ko) 반도체 소자의 제조방법
KR100820782B1 (ko) 반도체 소자의 스토리지 노드 형성 방법
KR100883137B1 (ko) 반도체 소자의 제조 방법
KR101087793B1 (ko) 반도체 소자 및 그의 형성 방법
KR100799123B1 (ko) 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법
KR100876768B1 (ko) 반도체 소자 및 그 제조 방법
KR100702768B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee