KR20060072232A - 금속-절연체-금속 커패시터의 제조 방법 - Google Patents
금속-절연체-금속 커패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20060072232A KR20060072232A KR1020040110630A KR20040110630A KR20060072232A KR 20060072232 A KR20060072232 A KR 20060072232A KR 1020040110630 A KR1020040110630 A KR 1020040110630A KR 20040110630 A KR20040110630 A KR 20040110630A KR 20060072232 A KR20060072232 A KR 20060072232A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- forming
- pattern
- layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 110
- 239000002184 metal Substances 0.000 title claims abstract description 110
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 24
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 금속-절연체-금속(MIM) 커패시터의 제조 방법은, 반도체 기판 위의 절연막 위의 금속-절연체-금속 커패시터 영역 및 금속 배선 영역에 하부 금속 전극막 패턴 및 하부 금속 배선막 패턴을 각각 형성하는 단계와, 절연막 위에 하부 금속 전극막 패턴 및 하부 금속 배선막 패턴을 덮는 금속간 절연막을 형성하는 단계와, 금속-절연체-금속 커패시터 영역 내의 금속간 절연막을 제거하여 제1 트랜치를 형성하되, 금속간 절연막을 하부 금속 전극막 패턴 위에서 일정 두께만큼 남겨두는 단계와, 제1 트랜치의 측벽에 절연성 스페이서막을 형성하면서 제1 트랜치 하부에 남아있던 금속간 절연막을 제거하여 하부 금속 전극막 패턴이 노출되는 제2 트랜치를 형성하는 단계와, 절연성 스페이서막이 형성된 결과물 전면에 유전체막을 형성하는 단계와, 소정의 마스크막 패턴을 이용하여 금속 배선 영역의 하부 금속 배선막 패턴을 노출시키는 비아홀을 형성하는 단계와, 그리고 제2 트랜치를 채우면서 유전체막 위에 배치되는 상부 금속 전극막과, 비아홀 내부를 채우면서 하부 금속 배선막 패턴에 연결되는 비아컨택을 형성하는 단계를 포함한다.
금속-절연체-금속(MIM) 커패시터, 스페이서막
Description
도 1은 종래의 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 2 내지 도 8은 본 발명에 따른 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 금속-절연체-금속(Metal-Insulator-Metal; 이하 MIM) 커패시터의 제조 방법에 관한 것이다.
도 1은 종래의 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 위의 절연막(110) 위에 MIM 커패시터용 하부 금속 전극막 패턴(121/121a) 및 금속 배선을 위한 하부 금속막 패턴(122/122a)을 형성한다. 비록 도면에 나타내지는 않았지만, 하부 금속 전극막 패턴 (121/121a) 및 하부 금속 배선막 패턴(122/122a)은 하부의 금속 배선막(미도시)과 전기적으로 연결될 수 있다. 다음에 절연막(130)을 형성하고, 소정의 마스크막 패턴을 식각마스크로 한 식각공정으로 MIM 커패시터 영역의 하부 금속 전극막 패턴(121/121a)을 노출시키는 트랜치(140)를 형성한다. 다음에 트랜치(140)가 형성된 결과물 전면에 유전체막(150)을 형성하고, 비아홀을 형성하기 위한 식각마스크막 패턴을 형성하기 위하여 전면에 포토레지스트막 패턴(160)을 형성한다. 이 포토레지스트막 패턴(160)은 비아홀이 형성될 영역의 유전체막(150) 표면을 노출시키는 개구부(161)를 갖는다. 다음에 이 포토레지스트막 패턴(160)을 식각마스크로 한 식각공정을 수행하여 하부 금속막 패턴(122/122a)을 노출시키는 비아홀(170)을 형성한다.
다음에 도면에 나타내지는 않았지만, 비아홀(170)을 형성한 후에는 포토레지스트막 패턴(160)을 제거하고, 포토레지스트막 패턴(160)이 제거된 결과물 전면에 텅스텐막과 같은 금속막(미도시)을 형성한다. 그리고 유전체막(150) 표면이 노출되도록 평탄화공정을 수행하면, MIM 커패시터 영역의 트랜치(140) 내에서는 상부 금속 전극막이 형성되고, 금속 배선 영역의 비아홀(170) 내에는 비아컨택이 형성된다. 다음에 금속막 적층 및 패터닝을 수행하여, MIM 커패시터 영역내의 상부 금속 전극막과 금속 배선 영역의 비아컨택에 각각 전기적으로 연결되는 상부 금속막 패턴을 장벽금속층을 개재하여 형성한다.
그런데 이와 같은 종래의 MIM 커패시터의 제조 방법은 다음과 같은 문제점을 발생시킬 수 있다. 즉 포토레지스트막 패턴(160)을 형성하는 과정에서, 트랜치 (140)의 존재로 인하여 트랜치(140)의 상부 모서리부분에 형성되는 포토레지스트막 패턴(160)의 두께가 다른 부분에 비하여 상대적으로 얇을 수 있다. 이와 같은 경우 비아홀(170) 형성을 위한 식각공정에 의해 트랜치(140) 모서리부분의 포토레지스트막 패턴(160)이 제거되어, 도시된 바와 같은 절연막(130)을 파괴시키는 불량홈(180)이 만들어질 수 있다. 심한 경우에는, 이 불량홈(180)이 절연막(130)을 관통하여 하부 금속 전극막 패턴(121/121a)까지 노출시킬 수도 있다. 이와 같은 문제점은 포토레지스트막 패턴(160)의 두께를 보다 더 증가시키면 해결될 수 있지만, 최근의 소자의 집적도 증가에 따라 포토레지스트막 패턴(160)의 두께를 증가시키는 것은 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는, MIM 커패시터를 위한 트랜치 모서리에서 절연막이 비아홀 형성을 위한 식각공정에 의해 데미지를 입는 현상이 발생되지 않도록 하는 MIM 커패시터의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 MIM 커패시터의 제조 방법은,
반도체 기판 위의 절연막 위의 금속-절연체-금속 커패시터 영역 및 금속 배선 영역에 하부 금속 전극막 패턴 및 하부 금속 배선막 패턴을 각각 형성하는 단계;
상기 절연막 위에 상기 하부 금속 전극막 패턴 및 하부 금속 배선막 패턴을 덮는 금속간 절연막을 형성하는 단계;
상기 금속-절연체-금속 커패시터 영역 내의 상기 금속간 절연막을 제거하여 제1 트랜치를 형성하되, 상기 금속간 절연막을 하부 금속 전극막 패턴 위에서 일정 두께만큼 남겨두는 단계;
상기 제1 트랜치의 측벽에 절연성 스페이서막을 형성하면서 상기 제1 트랜치 하부에 남아있던 금속간 절연막을 제거하여 상기 하부 금속 전극막 패턴이 노출되는 제2 트랜치를 형성하는 단계;
상기 절연성 스페이서막이 형성된 결과물 전면에 유전체막을 형성하는 단계;
소정의 마스크막 패턴을 이용하여 상기 금속 배선 영역의 하부 금속 배선막 패턴을 노출시키는 비아홀을 형성하는 단계; 및
상기 제2 트랜치를 채우면서 상기 유전체막 위에 배치되는 상부 금속 전극막과, 상기 비아홀 내부를 채우면서 상기 하부 금속 배선막 패턴에 연결되는 비아컨택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 트랜치를 형성하는 단계는,
상기 금속간 절연막 위에 상기 금속-절연체-금속 커패시터 영역의 금속간 절연막을 노출시키는 개구부를 갖는 제1 마스크막 패턴을 형성하는 단계;
상기 제1 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 금속간 절연막의 노출부분을 제거하되, 상기 금속간 절연막을 하부 금속 전극막 패턴 위에서 일정 두께만큼 남겨두는 단계; 및
상기 제1 마스크막 패턴을 제거하는 단계를 포함할 수 있다.
상기 제1 트랜치를 형성하는 단계는, 상기 금속간 절연막이 상기 하부 금속 전극막 패턴 위에서 300?? 이하의 두께만큼 남도록 수행하는 것이 바람직하다.
상기 절연성 스페이서막은 TEOS 산화막을 사용하여 형성할 수 있다.
상기 절연성 스페이서막을 형성하는 단계는, 상기 제1 트랜치를 갖는 금속간 절연막 위에 절연성 스페이서막을 위한 절연막을 형성하는 단계; 및 상기 금속-절연체-금속 커패시터 영역의 하부 금속 전극막 패턴의 표면이 노출될 때가지 상기 절연막에 대해 이방성식각공정을 수행하는 단계를 포함할 수 있다.
상기 비아홀을 형성하는 단계는,
상기 유전체막 위에 상기 금속 배선 영역의 유전체막을 노출시키는 개구부를 갖는 제2 마스크막 패턴을 형성하는 단계;
상기 제2 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 유전체막 및 금속간 절연막의 노출부분을 제거하여 상기 하부 금속 배선막 패턴을 노출시키는 비아홀을 형성하는 단계; 및
상기 제2 마스크막 패턴을 제거하는 단계를 포함할 수 있다.
이 경우 상기 제2 마스크막 패턴은 포토레지스트막으로 형성할 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2 내지 도 8은 본 발명에 따른 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 2를 참조하면, 실리콘 기판과 같은 반도체 기판(200) 위의 절연막(210) 위에 MIM 커패시터를 위한 하부 금속 전극막 패턴(221/221a) 및 금속 배선을 위한 하부 금속 배선막 패턴(222/222a)을 형성한다. 비록 도면에 나타내지는 않았지만, 하부 금속 전극막 패턴(221/221a) 및 하부 금속 배선막 패턴(222/222a)은 하부의 금속 배선막(미도시)과 전기적으로 연결될 수 있다. 하부 금속 전극막 패턴(221/221a) 및 하부 금속 배선막 패턴(222/222a)은, Al/TiN막으로 형성할 수 있지만, 반드시 이에 한정되는 것은 아니다. 예컨대 Al막 대신에 Cu막을 사용할 수도 있으며, 하부에 TiN막을 더 포함할 수도 있다.
상기 하부 금속 전극막 패턴(221/221a) 및 하부 금속 배선막 패턴(222/222a)을 형성한 후에는 전면에 금속간 절연막(230)을 형성한다. 금속간 절연막(230)은 TEOS(tetraethylorthosilicate) 산화막으로 형성할 수 있지만, 반드시 이에 한정되는 것은 아니다. 경우에 따라서 여러 개의 절연막들로 이루어진 다층막으로 형성할 수도 있다.
다음에 금속간 절연막(230) 위에 제1 마스크막 패턴으로서 제1 포토레지스트막 패턴(240)을 형성한다. 제1 포토레지스트막 패턴(240)은 MIM 커패시터 형성 영역의 금속간 절연막(230) 표면을 노출시키는 개구부(241)를 갖는다. 다음에 이 제1 포토레지스트막 패턴(240)을 식각마스크로 한 식각공정을 수행하여 금속간 절연막(230)의 노출부분을 제거하여 제1 트랜치(250)를 형성한다. 이때 상기 식각공정은 MIM 커패시터 형성 영역의 하부 금속 전극막 패턴(221/221a)을 노출시키지 않도록 조정하여 수행한다. 즉 MIM 커패시터 형성 영역의 하부 금속 전극막 패턴(221/221a) 위에 일정 두께의 금속간 절연막(230)이 남도록 한다. 이때 남는 금속간 절연막(230)의 두께(d)는 300Å 이하가 되도록 한다. 상기 제1 트랜치(250)를 형성한 후에는, 예컨대 통상의 애싱공정을 수행하여 제1 포토레지스트막 패턴(240)을 제거한다.
다음에 도 3을 참조하면, 제1 트랜치(250)가 형성된 결과물 전면에 절연성 스페이서막 형성을 위한 절연막(260)을 형성한다. 이 절연막(260)은 TEOS 산화막으로 형성할 수 있다. 상기 절연막(260)은 금속간 절연막(230)과 동일한 물질막으로 형성할 수도 있지만, 반드시 그런 것만은 아니다.
다음에 도 4를 참조하면, 상기 절연막(도 2의 260)에 대해 이방성 식각공정, 예컨대 에치백(etch back) 공정을 수행하여 제1 트랜치(250) 측벽에 절연성 스페이서막(261)을 형성한다. 절연성 스페이서막(261) 형성을 위한 식각은 제1 트랜치(250) 하부에 남아있던 금속간 절연막(230)도 함께 제거하여 하부 금속 전극막 패턴(221/221a)을 노출시킨다. 이와 같은 식각공정에 의해 절연성 스페이서막(261)에 의해 한정되는 제2 트랜치(251)가 만들어진다.
다음에 도 5를 참조하면, 제2 트랜치(251)가 형성된 결과물 전면에 유전체막(270)을 형성한다. 유전체막(270)은 질화막을 사용하여 형성할 수 있다.
다음에 도 6을 참조하면, 상기 유전체막(270) 위에 제2 포토레지스트막 패턴(280)을 형성한다. 이 제2 포토레지스트막 패턴(280)은, 금속 배선용 비아홀 형성을 위한 것으로서, 금속 배선이 형성될 영역의 유전체막(270)을 노출시키는 개구부 (281)를 갖는다. 상기 제2 포토레지스트막 패턴(280)은, 절연성 스페이서막(261) 상부의 기울어진 형상으로 인하여, 제2 트랜치(251)의 모서리에서도 충분한 두께로 형성된다.
다음에 도 7을 참조하면, 제2 포토레지스트막 패턴(280)을 식각마스크로 한 식각공정으로 유전체막(270) 및 금속간 절연막(230)의 노출부분을 순차적으로 제거한다. 그러면 금속 배선 영역의 하부 금속 배선막 패턴(222/222a)을 노출시키는 비아홀(290)이 만들어진다. 앞서 언급한 바와 같이, 비아홀(290) 형성을 위한 식각공정시, 제2 트랜치(251)의 모서리에도 충분한 두께의 제2 포토레지스트막 패턴(280)이 형성되므로, 상기 식각공정에 의해 금속간 절연막(230)이 데미지를 받는 현상이 발생하지 않는다. 비아홀(290)을 형성한 후에는, 통상의 애싱공정을 수행하여 제2 포토레지스트막 패턴(280)을 제거한다.
다음에 도 8을 참조하면, 전면에 장벽금속층(300) 및 금속막(미도시)을 순차적으로 형성한다. 그리고 평탄화공정을 수행하여 MIM 커패시터 영역의 상부 금속 전극막 패턴(310) 금속 배선 영역의 비아컨택(320)을 형성한다. 그러면, MIM 커패시터 영역에는 하부 금속 전극막 패턴(221/221a), 유전체막(260), 장벽금속층(300) 및 상부 금속 전극막 패턴(310)이 순차적으로 배치되는 MIM 커패시터가 만들어지고, 금속 배선 영역에는 하부 금속 배선막 패턴(222/222a), 장벽금속층(300) 및 비아컨택(320)으로 구성되는 금속배선이 만들어진다. 이후에는, 도면에 나타내지는 않았지만, 상부 금속 전극막 패턴(310) 및 비아컨택(320)에 각각 전기적으로 연결되는 상부 금속 배선 구조를 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 MIM 커패시터의 제조 방법에 의하면, 비아홀 형성을 위한 포토레지스트막 형성 전에 트랜치 측벽에 절연성 스페이서막을 형성함으로써, 종래에 비아홀 형성을 위한 식각공정에 의해 금속간 절연막이 데미지를 입던 현상이 발생하는 것을 방지할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (6)
- 반도체 기판 위의 절연막 위의 금속-절연체-금속 커패시터 영역 및 금속 배선 영역에 하부 금속 전극막 패턴 및 하부 금속 배선막 패턴을 각각 형성하는 단계;상기 절연막 위에 상기 하부 금속 전극막 패턴 및 하부 금속 배선막 패턴을 덮는 금속간 절연막을 형성하는 단계;상기 금속-절연체-금속 커패시터 영역 내의 상기 금속간 절연막을 제거하여 제1 트랜치를 형성하되, 상기 금속간 절연막을 하부 금속 전극막 패턴 위에서 일정 두께만큼 남겨두는 단계;상기 제1 트랜치의 측벽에 절연성 스페이서막을 형성하면서 상기 제1 트랜치 하부에 남아있던 금속간 절연막을 제거하여 상기 하부 금속 전극막 패턴이 노출되는 제2 트랜치를 형성하는 단계;상기 절연성 스페이서막이 형성된 결과물 전면에 유전체막을 형성하는 단계;소정의 마스크막 패턴을 이용하여 상기 금속 배선 영역의 하부 금속 배선막 패턴을 노출시키는 비아홀을 형성하는 단계; 및상기 제2 트랜치를 채우면서 상기 유전체막 위에 배치되는 상부 금속 전극막과, 상기 비아홀 내부를 채우면서 상기 하부 금속 배선막 패턴에 연결되는 비아컨택을 형성하는 단계를 포함하는 것을 특징으로 하는 금속-절연체-금속 커패시터의 제조 방법.
- 제 1항에 있어서, 상기 제1 트랜치를 형성하는 단계는,상기 금속간 절연막 위에 상기 금속-절연체-금속 커패시터 영역의 금속간 절연막을 노출시키는 개구부를 갖는 제1 마스크막 패턴을 형성하는 단계;상기 제1 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 금속간 절연막의 노출부분을 제거하되, 상기 금속간 절연막을 하부 금속 전극막 패턴 위에서 일정 두께만큼 남겨두는 단계; 및상기 제1 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 금속-절연체-금속 커패시터의 제조 방법.
- 제 1항에 있어서,상기 제1 트랜치를 형성하는 단계는,상기 금속간 절연막이 상기 하부 금속 전극막 패턴 위에서 300Å 이하의 두께만큼 남도록 수행하는 것을 특징으로 하는 금속-절연체-금속 커패시터의 제조 방법.
- 제 1항에 있어서,상기 절연성 스페이서막은 TEOS 산화막을 사용하여 형성하는 것을 특징으로 하는 금속-절연체-금속 커패시터의 제조 방법.
- 제 1항에 있어서, 상기 절연성 스페이서막을 형성하는 단계는,상기 제1 트랜치를 갖는 금속간 절연막 위에 절연성 스페이서막을 위한 절연막을 형성하는 단계; 및상기 금속-절연체-금속 커패시터 영역의 하부 금속 전극막 패턴의 표면이 노출될 때가지 상기 절연막에 대해 이방성식각공정을 수행하는 단계를 포함하는 것을 특징으로 하는 금속-절연체-금속 커패시터의 제조 방법.
- 제 1항에 있어서, 상기 비아홀을 형성하는 단계는,상기 유전체막 위에 상기 금속 배선 영역의 유전체막을 노출시키는 개구부를 갖는 제2 마스크막 패턴을 형성하는 단계;상기 제2 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 유전체막 및 금속간 절연막의 노출부분을 제거하여 상기 하부 금속 배선막 패턴을 노출시키는 비아홀을 형성하는 단계; 및상기 제2 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 금속-절연체-금속 커패시터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110630A KR100684432B1 (ko) | 2004-12-22 | 2004-12-22 | 금속-절연체-금속 커패시터의 제조 방법 |
| US11/231,497 US7314807B2 (en) | 2004-12-22 | 2005-09-21 | Methods of manufacturing a metal-insulator-metal capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110630A KR100684432B1 (ko) | 2004-12-22 | 2004-12-22 | 금속-절연체-금속 커패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060072232A true KR20060072232A (ko) | 2006-06-28 |
| KR100684432B1 KR100684432B1 (ko) | 2007-02-16 |
Family
ID=36596504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110630A KR100684432B1 (ko) | 2004-12-22 | 2004-12-22 | 금속-절연체-금속 커패시터의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7314807B2 (ko) |
| KR (1) | KR100684432B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684432B1 (ko) * | 2004-12-22 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 금속-절연체-금속 커패시터의 제조 방법 |
| KR100644525B1 (ko) * | 2004-12-27 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법 |
| KR100617056B1 (ko) * | 2004-12-30 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 비어 식각시 어텍을 방지하는 방법 |
| US7964470B2 (en) * | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| US20130285201A1 (en) * | 2012-04-27 | 2013-10-31 | Freescale Semiconductor, Inc. | Mim capacitor formation method and structure |
| CN112034012B (zh) * | 2020-05-19 | 2024-04-23 | 北京机械设备研究所 | Mems气体传感器气敏单元及制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429877B1 (ko) * | 2001-08-04 | 2004-05-04 | 삼성전자주식회사 | 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법 |
| KR100684432B1 (ko) * | 2004-12-22 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 금속-절연체-금속 커패시터의 제조 방법 |
-
2004
- 2004-12-22 KR KR1020040110630A patent/KR100684432B1/ko not_active IP Right Cessation
-
2005
- 2005-09-21 US US11/231,497 patent/US7314807B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7314807B2 (en) | 2008-01-01 |
| US20060134880A1 (en) | 2006-06-22 |
| KR100684432B1 (ko) | 2007-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100429877B1 (ko) | 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법 | |
| KR100950553B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN113013092A (zh) | 半导体结构的形成方法及半导体结构 | |
| KR100455378B1 (ko) | 반도체 소자의 퓨즈 오픈방법 | |
| KR20060004781A (ko) | 트렌치형 ｍｉｍ 커패시터를 구비한 반도체 소자 및 그제조 방법 | |
| US7314807B2 (en) | Methods of manufacturing a metal-insulator-metal capacitor | |
| JP4323872B2 (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| US6350642B1 (en) | Method of manufacturing semiconductor memory device including various contact studs | |
| JPH08222709A (ja) | 半導体装置及びその製造方法 | |
| KR100684433B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100705257B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100370131B1 (ko) | Ｍｉｍ 캐패시터 및 그의 제조방법 | |
| KR100733460B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
| KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| KR100679828B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| US6927126B2 (en) | Method of manufacturing semiconductor device with interconnections and interconnection contacts and a device formed thereby | |
| KR100735015B1 (ko) | 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 | |
| KR100727257B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100579858B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100367491B1 (ko) | 반도체장치의제조방법 | |
| KR100684439B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100718456B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR101173478B1 (ko) | 반도체 소자 제조방법 | |
| KR20110026757A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100313604B1 (ko) | 반도체장치의 절연층 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |