CN110022147B - 电平转换装置以及ic装置 - Google Patents

电平转换装置以及ic装置 Download PDF

Info

Publication number
CN110022147B
CN110022147B CN201910011317.8A CN201910011317A CN110022147B CN 110022147 B CN110022147 B CN 110022147B CN 201910011317 A CN201910011317 A CN 201910011317A CN 110022147 B CN110022147 B CN 110022147B
Authority
CN
China
Prior art keywords
voltage
power supply
level
signal
internal power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910011317.8A
Other languages
English (en)
Other versions
CN110022147A (zh
Inventor
森祐一郎
松原淳一
荒川菜月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Publication of CN110022147A publication Critical patent/CN110022147A/zh
Application granted granted Critical
Publication of CN110022147B publication Critical patent/CN110022147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供能够与不同的电压系统对应的电平转换装置以及具备该电平转换装置的IC装置。具备高耐压元件：栅极G被施加内部电源部10的电压VDD，源极S、漏极D的一方被从外部输入外部输入信号Vin，源极S、漏极D的另一方输出与外部输入信号Vin同相位的中间输出信号Vm；比较部，通过将中间输出信号Vm与阈值Vth进行比较而变换为以内部电源部10的电压VDD规定的Hi/Lo信号，并向内部的处理电路40输出，内部具有作为高耐压元件的DMOS20、作为比较部的比较器30、处理电路40以及内部电源部10来构成电平转换装置1。由此能够实现能够与不同的电压系统对应的电平转换装置。

Description

电平转换装置以及IC装置
技术领域
本发明涉及电平转换装置以及IC装置。
背景技术
以往，作为电平转换装置，公开了一种将从第一电路输入的输入信号作为输出信号向第二电路输出的电平移动电路(例如参照专利文献1)。
该电平转换装置构成为具备：传输电路，具有第一开关元件，经由电阻元件对第一开关元件的另一端供给第一或者第二电源电压，其中，该第一开关元件连接在以第一电源电压进行动作的第一电路和以比第一电源电压高的第二电源电压进行动作的第二电路之间，并将输入到一端的信号向另一端输出；以及控制电路，在第一开关元件成为断开的状态的情况下，与经由电阻元件流动的电流同一方向地向第一开关元件的另一端供给电流。
专利文献1：日本特开2011－119979号公报
然而，对于以往的电平转换装置而言，从上述所示的第一电路输入至电平转换装置的输入信号为以上述所示的第一电源电压进行动作的信号。因此，在存在由不同的电源电压规定的输入信号的情况下，例如存在5V系统的信号和以车辆的电池12V规定的信号的情况下，需要使用与每个电压系统对应的电平转换装置。
发明内容
因此，本发明的目的在于提供能够与不同的电压系统对应的电平转换装置以及具备该电平转换装置的IC装置。
本发明中的一个方式涉及电平转换装置，该电平转换装置具备：高耐压元件，其栅极被施加内部电源部的电压，其源极、漏极的一方被从外部输入外部输入信号，上述源极、漏极的另一方输出与上述外部输入信号同相位的中间输出信号；以及比较部，通过将上述中间输出信号与阈值进行比较而变换为以上述内部电源部的电压规定的Hi/Lo信号，并向内部的处理电路输出，上述电平转换装置在内部具有上述高耐压元件、上述比较部、上述处理电路以及上述内部电源部。
本发明中的不同的实施方式也可以是IC装置。
根据作为本发明的电平转换装置、IC装置，能够对应于不同的电压系统。
附图说明
图1是本发明的实施方式所涉及的电平转换装置、IC装置的整体构成图。
图2是本发明的实施方式所涉及的电平转换装置的电路构成图。
图3是表示DMOS的漏极-源极间电压Vds和漏极电流Id的关系，并将栅极-源极间电压Vgs设为参数时的DMOS的基本特性图。
图4A是外部输入信号的信号波形。
图4B是DMOS的中间输出信号波形Vm。
图4C是电平转换装置的输出信号Vout的信号波形。
图5是图2所示的电平转换装置的变形例，是对p沟道的DMOS、恒定电流源使用了二极管的情况下的电平转换装置的电路构成图。
符号说明
1…电平转换装置，10…内部电源部，20…DMOS，25…转换电路，30…比较器，31…非反转输入端子，32…反转输入端子，35…恒定电流源，40…处理电路，50…输出电路，100…IC装置，101…电源输入端子，102…输入端子，103…地线GND端子，104…输出端子
具体实施方式
(本发明的实施方式)
本发明的实施方式所涉及的电平转换装置1具备：高耐压元件，其栅极G被施加内部电源部10的电压VDD，其源极S、漏极D的一方被从外部输入外部输入信号Vin，源极S、漏极D的另一方输出与外部输入信号Vin同相位的中间输出信号Vm；以及比较部，通过将中间输出信号Vm与阈值Vth进行比较而变换为以内部电源部10的电压VDD规定的Hi/Lo信号，并向内部的处理电路40输出，内部具有作为高耐压元件的DMOS20、作为比较部的比较器30、处理电路40以及内部电源部10来构成该电平转换装置1。
(电平转换装置1的构成)
图1是本发明的实施方式所涉及的电平转换装置1、IC装置100的整体构成图。如图1所示，电平转换装置1由内部电源部10、以内部电压VDD进行动作的DMOS20、比较器30、处理电路40构成，该内部电源部10用于基于从外部电源供给的外部电源电压V0来生成内部电压VDD。
如图1所示，电平转换装置1、IC装置100能够具备输出电路50，该输出电路50用于基于处理电路40的输出信号而对与输出端子连接的负载电路供给电流。
另外，如图1所示，在DMOS20的中间输出信号Vm的输出部能够具备恒定电流源35，该恒定电流源35作为下拉单元，用于在输出部为Lo电平时可靠地使输出部成为Lo电平。
(内部电源部10)
如图1所示，内部电源部10与从外部电源向电平转换装置1、IC装置100的内部供给电源的电源输入端子101连接。另外，与供给由内部电源部10生成的内部电压VDD的DMOS20、比较器30、处理电路40等连接。
内部电源部10是基于从外部电源供给的外部电源电压V0来生成内部电压VDD的电源部。外部电源电压V0例如为5V、车辆的电池电源电压即12V等。内部电压VDD例如为3.3V、5V等。
(作为高耐压元件的DMOS20)
如图1所示，对使用n沟道的DMOS20作为高耐压元件进行说明。此外，也能够使用p沟道的DMOS，该情况下，源极S与输入侧连接，漏极D与输出侧连接。
DMOS(Double-Diffused MOS)具有功率MOSFET的基本结构。功率DMOS是为了应对大功率而设计的DMOS，与其它功率器件相比较，开关速度快、低电压区域中的变换效率高，所以在200V以下的区域中，主要用于开关电源、DC－DC转换器等。对于基本的结构，在N沟道型的情况下，具有在形成于N+基板上的N外延层表面侧以双重扩散形成有低浓度的P型层(P主体)和高浓度的N型层的结构，多个该结构(单位单元)并联连接而构成。
如图1、2所示，DMOS20的漏极D经由电阻R与输入端子102连接。该输入端子102被输入以外部电源电压规定的外部输入信号Vin。栅极G与内部电源部10连接，始终被施加内部电压VDD。另外，源极S与比较器30的非反转输入端子31以及恒定电流源35连接。源极S的输出作为中间输出信号Vm被输出。
在本实施方式中，如图2所示，将外部电源电压设为12V系统、将内部电源电压设为5V系统来进行说明。
(作为比较部的比较器30)
如图1、2所示，比较器30例如由运算放大器构成。比较器30的非反转输入端子31被施加中间输出信号Vm。另外，连接恒定电流源35的一端。另一方面，反转输入端子32被输入作为参考电压的阈值电压Vth。该阈值电压Vth例如被设定为内部电源部10的电压VDD的1/2，即，约2.5V。根据这些的构成，比较器30通过将作为输入信号的中间输出信号Vm与阈值Vth进行比较而变换为以内部电源部VDD的电压规定的Hi/Lo信号，并向内部的处理电路40输出输出信号Vout。
此外，作为变形例，比较器30也可以为单纯使用逆变器的构成。通过对逆变器的阈值(在内部的迁移电压)和输入电压进行比较，能够作为比较器发挥功能。通过使用逆变器，与比较器相比能够较小地构成电路面积。
如图1、2所示，由上述说明的DMOS20和比较器30构成转换电路部25。转换电路25的输出Vout成为用于进行处理电路40的处理的输入信号。
(恒定电流源35)
在本实施方式中，具备恒定电流源35作为下拉单元。下拉单元用于在输出部为Lo电平时可靠地使输出部成为Lo电平。恒定电流源35的一端与DMOS20的源极S、比较器30的反转输入端子32连接，另一端与地线GND连接。恒定电流源35能够由各种电路构成，例如，由晶体管和电阻构成的定电流电路、由多个晶体管构成的镜电路等。
(处理电路40)
处理电路40以内部电源5V进行动作，例如是逻辑电路。例如，成为根据转换电路25的输出Vout由规定的逻辑决定输出的电路构成。若列举一个例子，则处理电路40在使LED与输出端子104连接的情况下，生成用于根据外部输入信号Vin、转换电路25的输出Vout来控制LED的点亮、闪烁、熄灭的控制信号。
(输出电路50)
列举一个例子，输出电路50是在使LED与输出端子连接的情况下，用于向作为负载的LED供给电流的驱动器电路。例如，能够为恒定电流输出、开路漏极输出等的电路构成。
(电平转换装置1的动作)
图3是表示DMOS的漏极-源极间电压Vds与漏极电流Id的关系，将栅极-源极间电压Vgs设为参数时的DMOS的基本特性图。另外，图4A为外部输入信号的信号波形，图4B为DMOS的中间输出信号波形Vm，图4C为电平转换装置的输出信号Vout的信号波形。以下，基于图3、图4A、图4B、图4C对电平转换装置1的动作进行说明。
如图3所示，若漏极-源极间电压Vds成为某恒定值以上，则漏极电流Id的值基本不改变而几乎恒定。该特性在将栅极-源极间电压Vgs设为参数并使其变化的情况下也是同样的。
在图3中，将平坦的区域是饱和区域，且是指漏极-源极间电压Vds较小，漏极电流Id根据Vds的变化而变化的区域称为线形区域。在设定了某个栅极-源极间电压Vgs的情况下，通过设定为外部输入信号Vin的Hi电平为饱和区域，Lo电平为接近零的线形区域，从而通过适当地设定阈值，能够生成与外部输入信号Vin同相位的信号。此外，与该外部输入信号Vin同相位的信号是追随于外部输入信号Vin的信号，也包括与外部输入信号Vin相位反转的信号。
在本实施方式中，如图3所示，栅极-源极间电压Vgs始终被设定为接通的5V，并设定为外部输入信号Vin的Hi电平与特性成为平坦的饱和区域对应，外部输入信号Vin的Lo电平与接近零的线形区域对应。
如图4A所示，将外部输入信号Vin设为Hi电平12V、Lo电平0(零)的脉冲信号。由于比较器30的输入阻抗足够大，所以漏极电流Id几乎全部经由恒定电流源35流入地线GND。若参照图2，则DMOS20的中间输出信号Vm为从外部输入信号Vin减去恒定电流源35的电压下降量，约0.6V左右所得的值，所以Vm例如成为接近外部电源电压V0的值。因此，如图4B所示，DMOS20的中间输出信号Vm成为与外部输入信号Vin几乎相同的电平的同相位的信号。
在图4B中，将比较器30的阈值电压Vth设定为0(零)与Vm之间。具体而言，例如，将阈值电压Vth设为VDD的1/2，即，约2.5V。通过这样的设定，比较器30的输出、转换电路25的输出Vout成为与外部输入信号Vin同相位，Hi电平5V、Lo电平0(零)的脉冲信号。该转换电路25的输出Vout能够设为作为逻辑电路的处理电路40的输入信号。
(变形例)
图5是图2所示的电平转换装置的变形例，是p沟道的DMOS21、恒定电流源使用二极管D1、D2的情况下的电平转换装置的电路构成图。由于使用p沟道的DMOS21，所以源极S与输入侧连接，漏极D与输出侧连接。在漏极D连接有二极管D2、D1，并与地线GND连接。二极管D2、D1之间与比较器30的非反转输入端子31连接。其它结构与上述说明的结构相同。
在这样的结构中，由于中间输出信号Vm也是从外部输入信号Vin减去二极管D1的电压下降量，约0.6V左右所得的值，所以例如是接近外部电源电压V0的值。因此，DMOS21的中间输出信号Vm与图4B所示的同样地成为与外部输入信号Vin基本相同的电平的同相位的信号。
另外，也能够代替恒定电流源35、二极管D1而使用下拉电阻使用。通过将下拉电阻值设定为足够小的值，能够与恒定电流源35、二极管D1同样地，作为用于在输出部为Lo电平时可靠地使输出部处于Lo电平的下拉单元发挥功能。
(作为IC装置100的实施方式)
具备上述说明的电平转换装置1，且内部具备高耐压元件、处理电路、比较部以及电源电压并封装而形成的IC装置100也是本实施方式之一。
如图1所示，IC装置100通过在IC内部具备内部电源部10、DMOS20、比较器30、恒定电流源35、处理电路40、输出电路50等并封装而形成的。作为IC装置100的端子，具备用于输入电池电源的电源输入端子101、用于输入外部输入信号Vin的输入端子102、地线GND端子103、连接负载电路的输出端子104等。此外，输入端子102、输出端子104能够设为多个端子。
(实施方式的效果)
根据本发明的实施方式，具有以下那样的效果。
(1)本发明的实施方式的电平转换装置1具备：高耐压元件，栅极G被施加内部电源部10的电压VDD，源极S、漏极D的一方被从外部输入外部输入信号Vin，源极S、漏极D的另一方输出与外部输入信号Vin同相位的中间输出信号Vm；以及比较部，通过将中间输出信号Vm与阈值Vth进行比较而变换为由内部电源部10的电压VDD规定的Hi/Lo信号，并向内部的处理电路40输出，高耐压元件作为的DMOS20，内部具有作为比较部的比较器30、处理电路40以及内部电源部10来构成该电平转换装置1。由于将DMOS20构成为作为高耐压元件的DMOS，所以即使在外部输入信号Vin超过内部电源部10的电压VDD的情况下也不会被破坏。即，漏极电压Vds根据外部输入信号Vin而变化，但由该DMOS负担DMOS的电压下降量的大部分，因此中间输出信号Vm不会超过后段的低耐压元件(比较器30、处理电路40等)的破坏电压。
(2)根据上述的结构，将能够输入电池电压的电路收到IC内，使得直接接受电池电压中的输入。通过使用输入电路高耐压元件，并将阈值设为5V以下，从而从而成为也能够实现不是电池电压驱动的、5V的输入的结构，由此在同一IC内，可以实现能够与5V输入、电池电压输入这两方对应、并能够与不同的电压系统对应的电平转换装置。
(3)另外，由于无外置电路、能够输入电池电压，所以有部件费减少、基板面积减少的效果。另外，具有能够在电池输入规格、5V输入规格这两方的车辆中使用相同的IC，并期待量产效果所带来的IC价格的减少这样的效果。
以上，对本发明的一些实施方式以及变形例进行了说明，但这些实施方式以及变形例只是一个例子，并不是限定权利要求书的发明。另外，这些新的实施方式以及变形例能够以其它各种方式实施，在不脱离本发明的要旨的范围中能够进行各种省略、置换、变更等。另外，在这些实施方式以及变形例中所说明的特征的组合的全部不一定是用于解决发明的课题的手段必需的。并且，这些实施方式以及变形例包含在发明的范围以及要旨中，并且包含在与权利要求书所记载的发明和其均等的范围中。

Claims (6)

1.一种电平转换装置，具备：
高耐压元件，其栅极被施加内部电源部的电压，其源极、漏极的一方被从外部输入外部输入信号，上述源极、漏极的另一方输出与上述外部输入信号同相位的中间输出信号；以及
比较部，其通过将上述中间输出信号与阈值进行比较而变换为以上述内部电源部的电压规定的Hi／Lo信号，并向内部的处理电路输出，
上述电平转换装置在内部具有上述高耐压元件、上述比较部、上述处理电路以及上述内部电源部，
在上述高耐压元件的上述中间输出信号的输出部具备下拉单元，上述下拉单元用于在上述输出部为Lo电平时可靠地使上述输出部成为Lo电平，
上述下拉单元为恒定电流源。
2.根据权利要求1所述的电平转换装置，其中，
上述高耐压元件为DMOS元件。
3.根据权利要求1或者2所述的电平转换装置，其中，
上述高耐压元件被设定为在上述栅极被施加上述内部电源部的电压，且上述外部输入信号为Hi电平信号时，成为在上述漏极和上述源极间流动的漏极电流饱和的饱和区域。
4.根据权利要求1～3中的任意一项所述的电平转换装置，其中，
上述阈值被设定为上述内部电源部的电压的1／2。
5.根据权利要求1～4中的任意一项所述的电平转换装置，其中，
上述外部输入信号至少包括以车辆的电池电源电压规定的信号。
6.一种IC装置，其中，具备权利要求1～5中的任意一项所述的电平转换装置，并通过在上述内部设置上述高耐压元件、上述处理电路、上述比较部以及上述内部电源部并进行封装而形成。
CN201910011317.8A 2018-01-09 2019-01-07 电平转换装置以及ic装置 Active CN110022147B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-001488 2018-01-09
JP2018001488A JP6954845B2 (ja) 2018-01-09 2018-01-09 レベルシフト装置、及びｉｃ装置

Publications (2)

Publication Number Publication Date
CN110022147A CN110022147A (zh) 2019-07-16
CN110022147B true CN110022147B (zh) 2022-11-04

Family

ID=64949194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910011317.8A Active CN110022147B (zh) 2018-01-09 2019-01-07 电平转换装置以及ic装置

Country Status (4)

Country Link
US (1) US10498337B2 (zh)
EP (1) EP3509216B1 (zh)
JP (1) JP6954845B2 (zh)
CN (1) CN110022147B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7276749B2 (ja) * 2019-12-26 2023-05-18 株式会社東海理化電機製作所 入力回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125523A (ja) * 1988-10-19 1990-05-14 Ncr Corp Ｅｃｌ―ｃｍｏｓコンバータ
CN1922786A (zh) * 2004-01-21 2007-02-28 株式会社瑞萨科技 电压箝位电路、开关式电源器件、半导体集成电路器件和电压电平转换电路
CN203086437U (zh) * 2012-12-06 2013-07-24 艾尔瓦特集成电路科技（天津）有限公司 电平转换电路
JP2017055214A (ja) * 2015-09-08 2017-03-16 株式会社東海理化電機製作所 レベルシフト回路
JP2017169029A (ja) * 2016-03-16 2017-09-21 ローム株式会社 レベルシフト回路、電子機器および集積回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
US5646550A (en) * 1996-02-22 1997-07-08 Motorola, Inc. High reliability output buffer for multiple voltage system
US6147540A (en) * 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US6181193B1 (en) * 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits
US6853233B1 (en) * 2000-09-13 2005-02-08 Infineon Technologies Ag Level-shifting circuitry having “high” output impedance during disable mode
KR100378201B1 (ko) * 2001-06-29 2003-03-29 삼성전자주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로
US7173472B2 (en) * 2004-06-03 2007-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Input buffer structure with single gate oxide
US7236002B2 (en) 2005-09-15 2007-06-26 Dialog Semiconductor Gmbh Digital CMOS-input with N-channel extended drain transistor for high-voltage protection
US7336117B2 (en) * 2006-07-14 2008-02-26 Stmicroelectronics S.R.L. Enhancement of power on reliability in a dual power supply digital device with down converter
US7768309B2 (en) * 2007-12-03 2010-08-03 Luich Thomas M Low-noise PECL output driver
JP5228468B2 (ja) * 2007-12-17 2013-07-03 富士通セミコンダクター株式会社 システム装置およびシステム装置の動作方法
US7863962B2 (en) * 2008-04-17 2011-01-04 National Semiconductor Corporation High voltage CMOS output buffer constructed from low voltage CMOS transistors
US8106699B2 (en) * 2008-07-29 2012-01-31 Qualcomm Incorporated High signal level compliant input/output circuits
JP2011119979A (ja) * 2009-12-03 2011-06-16 Toshiba Corp レベルシフト回路
WO2013046898A1 (ja) * 2011-09-30 2013-04-04 シャープ株式会社 レベルシフト回路
JP6493933B2 (ja) * 2017-01-25 2019-04-03 株式会社東海理化電機製作所 レベルシフタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125523A (ja) * 1988-10-19 1990-05-14 Ncr Corp Ｅｃｌ―ｃｍｏｓコンバータ
CN1922786A (zh) * 2004-01-21 2007-02-28 株式会社瑞萨科技 电压箝位电路、开关式电源器件、半导体集成电路器件和电压电平转换电路
CN203086437U (zh) * 2012-12-06 2013-07-24 艾尔瓦特集成电路科技（天津）有限公司 电平转换电路
JP2017055214A (ja) * 2015-09-08 2017-03-16 株式会社東海理化電機製作所 レベルシフト回路
JP2017169029A (ja) * 2016-03-16 2017-09-21 ローム株式会社 レベルシフト回路、電子機器および集積回路

Also Published As

Publication number Publication date
EP3509216B1 (en) 2022-07-06
US20190214992A1 (en) 2019-07-11
JP2019121969A (ja) 2019-07-22
CN110022147A (zh) 2019-07-16
JP6954845B2 (ja) 2021-10-27
US10498337B2 (en) 2019-12-03
EP3509216A1 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
US8836300B2 (en) Step-down switching regulator
CN111817554B (zh) 电源电路、电源装置以及车辆
US9584115B2 (en) Duty cycle-controlled load switch
US10296034B2 (en) Negative power supply control circuit and power supply device
JP4618164B2 (ja) スイッチ回路
US8836380B2 (en) Bootstrap circuit
CN103856205A (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
US9595967B2 (en) Level shift circuit and driver circuit
US10079539B2 (en) Power supply protection circuit
US7554366B2 (en) CMOS driving circuit
US20180083618A1 (en) Switch apparatus
JP2007201595A (ja) ドライブ装置
US20120176116A1 (en) Output circuit
JP7032154B2 (ja) スイッチング回路、半導体装置、ｄｃ／ｄｃコンバータ
CN110022147B (zh) 电平转换装置以及ic装置
US11196413B2 (en) Driving circuit for switching element, and switching circuit
US7405596B2 (en) Driver circuit
US11196421B2 (en) Logic circuit and circuit chip
JP4641660B2 (ja) レベルシフト回路
US8258764B2 (en) Driving device
CN112436829B (zh) 栅极驱动电路
JPS62269419A (ja) 電圧変換回路
US20210203320A1 (en) Input circuit
KR100770445B1 (ko) Ｃｍｌ 씨모스 컨버터
JP5633234B2 (ja) 半導体素子の駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant