JP3851092B2 - ハーフブリッジ形インバータ回路 - Google Patents

ハーフブリッジ形インバータ回路 Download PDF

Info

Publication number
JP3851092B2
JP3851092B2 JP2001023683A JP2001023683A JP3851092B2 JP 3851092 B2 JP3851092 B2 JP 3851092B2 JP 2001023683 A JP2001023683 A JP 2001023683A JP 2001023683 A JP2001023683 A JP 2001023683A JP 3851092 B2 JP3851092 B2 JP 3851092B2
Authority
JP
Japan
Prior art keywords
circuit
output signal
low
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001023683A
Other languages
English (en)
Other versions
JP2002233167A (ja
Inventor
敦也 牛田
憲史 池田
孝昭 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001023683A priority Critical patent/JP3851092B2/ja
Priority to US10/059,276 priority patent/US6486714B2/en
Publication of JP2002233167A publication Critical patent/JP2002233167A/ja
Application granted granted Critical
Publication of JP3851092B2 publication Critical patent/JP3851092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
    • H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/285—Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H05B41/2851—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
    • H05B41/2855—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against abnormal lamp operating conditions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特に高電圧で駆動される負荷を接続されるハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【０００３】
図２はランプ点灯時の動作波形を示している。ＶＧＳ１、ＶＧＳ２はメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間電圧である。動作中、メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰り返すとともに、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、メインスイッチング素子Ｑ１、Ｑ２が共にオフとなるデッドタイム期間を有している。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１、Ｃ２および蛍光ランプで構成されるバラスト回路に方形波の電圧が印可され、正弦波状のバラスト電流Ｉ１が流れる。ランプの点灯中のバラスト電流Ｉ１はフィラメント電流Ｉ２とランプ電流Ｉ３の合成電流である。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、バラスト回路に蓄積されたエネルギーが放出され、バラスト電流Ｉ１、フィラメント電流Ｉ２およびランプ電流Ｉ３はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、バラスト回路の共振周波数より高い遅相領域の周波数で動作させる。従って、バラスト電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、明るさの調整が可能となる。
【０００７】
図１より、制御回路１からの入力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動されている。
【０００８】
図６にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルター回路２６と、ＲＳフリップフロップ回路より成るラッチ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
かかるドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３に入力され、図７に示すように入力信号（制御回路１の出力信号）から遅延させたハイサイド出力信号ＨＯとハイサイド出力信号ＨＯが立ち上がる前に立ち下がるローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないように共にローレベルとなるデッドタイムが作られている。
【００１０】
ハイサイド側のドライブ回路２はメインスイッチング素子Ｑ１が約６００ボルトの電圧で駆動されるので、ハイサイド出力信号ＨＯを約６００ボルトまで高圧にシフトしてドライブ信号ＶＧＳ１を作る必要がある。パルス発生回路２４にはデッドタイムコントロール回路２２の出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルター回路２６で一定のパルス幅以上の信号を通過させて、ラッチ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力してハイサイド側のメインスイッチング素子Ｑ１を駆動する。
【００１１】
【発明が解決しようとする課題】
かかるハーフブリッジ形インバータ回路では、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、ドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）が共にオフとなるデッドタイム期間を設けている。
【００１２】
しかしながら、起動時にはドライブ回路からハイサイド出力信号が先に出されるか、またローサイド出力信号が先に出されるか不安定であり、安定な起動状態を得られないので、ハイサイド出力信号が先に出されるとメインスイッチング素子Ｑ１、Ｑ２が同時にオンになる問題点がある。
【００１３】
【課題を解決するための手段】
本発明はかかるメインスイッチング素子Ｑ１、Ｑ２が起動時に同時オンモードになるという問題点に鑑みてなされ、ハーフブリッジ形インバータ回路において、ローサイド側の電源の立ち上がりを検出してリセットされた後にローサイド出力信号でセットされるラッチ回路と該ラッチ回路の出力により前記ローサイド出力信号の入った後に前記ハイサイド側のハイサイド出力信号を通過させるゲート回路とで構成される起動回路とを具備し、起動時に両メインスイッチング素子の同時オンを防止することに特徴を有する。
【００１４】
【発明の実施の形態】
本発明の実施の形態について図１から図５を参照して説明する。
【００１５】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【００１６】
図２に動作波形を示し、図３に起動回路の回路ブロック、図４に動作波形を示す。基本的な動作原理および回路構成は従来の技術の欄で説明したものと同じであるので、ここでは異なる点のみを説明する。
【００１７】
図３に示す起動回路では、ローサイド側の電源の立ち上がりを検出してリセットされた後にローサイド側のデッドタイムコントロール回路２３からのローサイド出力信号でセットされるラッチ回路３１と、ラッチ回路３１の出力によりローサイド出力信号の入った後にハイサイド側のデッドタイムコントロール回路２２からのハイサイド出力信号を通過させるゲート回路３２と、ローサイド側の電源電圧ＶCCの立ち上がりを検出する起動時の電源電圧検出回路３３（図中ではＵＶ回路）とで構成される。
【００１８】
ラッチ回路３１はＲＳフリップフロップ回路（図中ではＦＦ）で構成され、リセット端子Ｒには電源電圧検出回路３３からの検出信号が入力され、ローサイド側の電源電圧ＶCCが立ち上がるとリセットされ、セット端子Ｓにはローサイド側のデッドタイムコントロール回路２３からのローサイド出力信号が入力され、ローサイド出力信号を優先するように働く。ラッチ回路３１がセットされるとハイサイド側のデッドタイムコントロール回路２２からのハイサイド出力信号がＮＯＲゲート回路３２を通過してドライブ回路２の後段にハイサイド出力信号を供給してハイサイド出力信号ＨＯを出力する。
【００１９】
図４を参照して起動時の動作を説明する。
【００２０】
電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えるまでに電源電圧検出回路３３からの出力でラッチ回路３１がリセットされる。入力回路２１への入力信号ＬＩＮ、ＨＩＮは同時にオンしないようにデットタイムが設けられ、電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えて最初に入力信号ＨＩＮが来てもラッチ回路３１がセットされていないので、ゲート回路３２を通過しない。
最初に来る入力信号ＬＩＮでラッチ回路３１がセットされて、次の入力信号ＨＩＮがゲート回路３２を通過する。
【００２１】
次に、図５を参照して電源電圧検出回路３３コンパレータ回路３３１の具体的な回路と動作を説明する。
まず、図５（Ａ）に示す電源電圧検出回路３３はローサイド側の電源電圧ＶCCと接地間に直列に接続された２本の分割抵抗Ｒ１、Ｒ２と、２本の分割抵抗Ｒ１、Ｒ２の接続点からの電源電圧ＶCCの立ち上がり信号が入力される非反転入力端子（図中では＋）と基準電圧ＶREFを入力される反転入力端子（図中では−）とを備えたコンパレータ回路３３１と、コンパレータ回路３３１の出力を反転するインバータ回路３３２とから構成されている。
【００２２】
斯かるコンパレータ回路３３１では、図５（Ｂ）に示すように起動時に２本の分割抵抗Ｒ１、Ｒ２の接続点から電源電圧ＶCCの立ち上がり信号と基準電圧ＶREFとをコンパレータ回路３３１で比較し、電源電圧ＶCCが基準電圧ＶREFまでは電源電圧検出回路３３の出力はハイレベルとなり、電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えると電源電圧検出回路３３の出力はローレベルとなる。従って、電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えるまでにラッチ回路３１はリセットされ、続いてローサイド側のデッドタイムコントロール回路２３からのローサイド出力信号でラッチ回路３１はセットされる。この結果、起動時にローサイド出力信号が優先して働くので、ブートストラップ構成のハイサイド側への電源の供給はローサイド側のメインスイッチング素子Ｑ２がオンした後に行われるので、ハイサイド側のブートストラップ構成に十分な初期充電を行える。
【００２３】
なお、本発明は様々な信号入力回路２１に適用できる。発振器を内蔵する自励式の信号入力タイプでも、２入力２出力の信号入力タイプでも、前述した１入力２出力タイプでも適用できる。また２入力２出力の信号入力タイプでは入力信号自体にデッドタイム期間を設けた入力信号を用いることにより、ハイサイド側のデッドタイムコントロール回路２２およびローサイド側のデッドタイムコントロール回路２３を省略できる。
【００２４】
【発明の効果】
本発明に依れば、ローサイド信号優先の起動回路を設けることで、常に起動時はローサイド側のメインスイッチング素子からオンする。これによりハーフブリッジ形インバータ回路において安定した起動を行える利点を有する。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明のハーフブリッジ形インバータ回路の起動回路を説明する図である。
【図４】本発明のハーフブリッジ形インバータ回路の起動回路の動作波形を説明する図である。
【図５】本発明のハーフブリッジ形インバータ回路の（Ａ）起動回路及び（Ｂ）動作波形を説明する図である。
【図６】従来のハーフブリッジ形インバータ回路のドライブ回路を説明する図である。
【図７】従来のハーフブリッジ形インバータ回路のドライブ回路の動作を説明する図である。
【符号の説明】
Ｑ１、Ｑ２ メインスイッチング素子
Ｄ１、Ｄ２ 共振電流の転流ダイオード
Ｌ 共振用リアクトル
Ｃ１ 直流成分カット用コンデンサ
Ｃ２ フィラメント予熱用コンデンサ

Claims (3)

  1. ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、該スイッチング回路を駆動するデッドタイム期間を設けた出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、
    ローサイド側の電源の立ち上がりを検出してリセットされた後にローサイド出力信号でセットされるラッチ回路と該ラッチ回路の出力により前記ローサイド出力信号の入った後に前記ハイサイド側のハイサイド出力信号を通過させるゲート回路とで構成される起動回路とを具備することを特徴とするハーフブリッジ形インバータ回路。
  2. 前記ラッチ回路はＲＳフリップフロップ回路で構成され、リセット端子にローサイド側の電源の立ち上がりを検出する起動時の電源電圧検出回路からの検出信号を印可し、セット端子には前記ローサイド側のローサイド出力信号を印可することを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
  3. 前記ゲート回路はＮＯＲゲートで構成され、前記ハイサイド側のハイサイド出力信号と前記ラッチ回路からの出力とを入力することを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
JP2001023683A 2001-01-31 2001-01-31 ハーフブリッジ形インバータ回路 Expired - Fee Related JP3851092B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001023683A JP3851092B2 (ja) 2001-01-31 2001-01-31 ハーフブリッジ形インバータ回路
US10/059,276 US6486714B2 (en) 2001-01-31 2002-01-31 Half-bridge inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023683A JP3851092B2 (ja) 2001-01-31 2001-01-31 ハーフブリッジ形インバータ回路

Publications (2)

Publication Number Publication Date
JP2002233167A JP2002233167A (ja) 2002-08-16
JP3851092B2 true JP3851092B2 (ja) 2006-11-29

Family

ID=18888936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023683A Expired - Fee Related JP3851092B2 (ja) 2001-01-31 2001-01-31 ハーフブリッジ形インバータ回路

Country Status (2)

Country Link
US (1) US6486714B2 (ja)
JP (1) JP3851092B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963178B1 (en) * 1998-12-07 2005-11-08 Systel Development And Industries Ltd. Apparatus for controlling operation of gas discharge devices
WO2002041085A2 (en) * 2000-11-14 2002-05-23 Yaskawa Eshed Technology Ltd. System and method to eliminate the dead time influence in a pwm-driven system
US6781458B2 (en) * 2002-08-23 2004-08-24 Tripath Technology, Inc. Providing DC isolation in switching amplifiers
US6861835B2 (en) * 2002-12-03 2005-03-01 Ballard Power Systems Corporation Method and system for non-invasive power transistor die voltage measurement
JP2006185592A (ja) * 2003-03-19 2006-07-13 Sanken Electric Co Ltd 放電灯点灯装置
US20070223154A1 (en) * 2006-03-21 2007-09-27 Christian Locatelli High side reset logic for gate driver
US7227763B1 (en) * 2006-07-24 2007-06-05 Averd Co., Ltd. Power supply apparatus using half-bridge circuit
CN100459402C (zh) * 2007-01-15 2009-02-04 南京航空航天大学 三电平双降压式半桥逆变器
US7570087B2 (en) * 2007-03-23 2009-08-04 System General Corp. Switching drive circuit for soft switching
JP5082574B2 (ja) * 2007-05-07 2012-11-28 三菱電機株式会社 半導体装置
US7982452B2 (en) * 2009-07-30 2011-07-19 Infineon Technologies Austria Ag Detection of a load state of a half-bridge
CN102792575B (zh) * 2010-03-16 2015-09-16 株式会社村田制作所 电源装置用驱动电路、电源装置用驱动集成电路及电源装置
KR101713993B1 (ko) * 2010-09-28 2017-03-09 페어차일드코리아반도체 주식회사 구동기 및 이를 구비하는 고전압 구동 회로
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
CN105978379B (zh) * 2016-05-10 2018-07-17 福州大学 一种双buck半桥逆变器的混合控制算法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733104A (en) * 1985-12-06 1988-03-22 General Electric Company Integrated circuit for controlling power converter by frequency modulation and pulse width modulation
US5684686A (en) * 1994-01-12 1997-11-04 Deltec Electronics Corporation Boost-input backed-up uninterruptible power supply
US6002213A (en) * 1995-10-05 1999-12-14 International Rectifier Corporation MOS gate driver circuit with analog input and variable dead time band
US6081438A (en) * 1998-12-31 2000-06-27 Motorola, Inc. Parallel-loaded series resonant converter having a piezo-electric crystal as self-oscillating element

Also Published As

Publication number Publication date
US6486714B2 (en) 2002-11-26
JP2002233167A (ja) 2002-08-16
US20020118049A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
JP3851092B2 (ja) ハーフブリッジ形インバータ回路
EP0984670B1 (en) High intensity discharge lamp ballast
US7408307B2 (en) Ballast dimming control IC
US7064497B1 (en) Dead-time-modulated synchronous PWM controller for dimmable CCFL royer inverter
US7436127B2 (en) Ballast control circuit
KR20060051631A (ko) 발광 다이오드 구동용 반도체 회로, 및 그것을 구비한 발광다이오드 구동 장치
US6657399B2 (en) Self-oscillating circuit for driving high-side and low-side switching devices with variable width pulses
CN1197585A (zh) 电子镇流器
EP1395095B1 (en) Discharge lamp lighting circuit with protection circuit
CN1719711A (zh) 包含具有可变偏流源的反馈电路的谐振逆变器
JP2005533362A (ja) 適合性バラスト制御用集積回路
JP2008234995A (ja) 放電管点灯装置及び半導体集積回路
JP2933077B1 (ja) 放電灯点灯装置
JP2009512165A (ja) 調光安定器制御集積回路
US5754065A (en) Driving scheme for a bridge transistor
JP2004509584A (ja) 起動過渡電圧抑制回路を用いた電子安定器
JP3588301B2 (ja) ハーフブリッジ形インバータ回路
JP2010198860A (ja) 放電灯点灯回路
JPH03504908A (ja) 予熱電極蛍光灯の電子点灯及び電源装置
US20080232147A1 (en) Resonant inverter
CN101277571A (zh) 放电灯的点燃控制方法及相应的电子镇流器电路
JP2009176515A (ja) 放電管点灯装置及び半導体集積回路
JP2003257692A (ja) 放電灯点灯回路
JP2001035679A (ja) 放電灯点灯装置
JP4479918B2 (ja) 放電灯点灯装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040720

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees