JP2005533362A - 適合性バラスト制御用集積回路 - Google Patents
適合性バラスト制御用集積回路 Download PDFInfo
- Publication number
- JP2005533362A JP2005533362A JP2004562641A JP2004562641A JP2005533362A JP 2005533362 A JP2005533362 A JP 2005533362A JP 2004562641 A JP2004562641 A JP 2004562641A JP 2004562641 A JP2004562641 A JP 2004562641A JP 2005533362 A JP2005533362 A JP 2005533362A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drive signal
- zvmcs
- low side
- high side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 8
- 230000007547 defect Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 102100030988 Angiotensin-converting enzyme Human genes 0.000 description 1
- 101000873780 Homo sapiens m7GpppN-mRNA hydrolase Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 108010083141 dipeptidyl carboxypeptidase Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 102100035860 m7GpppN-mRNA hydrolase Human genes 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/285—Arrangements for protecting lamps or circuits against abnormal operating conditions
- H05B41/2851—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
- H05B41/2853—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against abnormal power supply conditions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
- H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/285—Arrangements for protecting lamps or circuits against abnormal operating conditions
- H05B41/2851—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
- H05B41/2856—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against internal abnormal circuit conditions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
蛍光灯（３３）を含む負荷回路に電力を与える電源回路を制御するための集積回路（１００）は、電源回路に駆動信号を提供し、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信し、そして駆動信号を変更することによって感知信号に応答する、バラスト制御及び駆動回路を備え、そして適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、該ＺＶＭＣＳ回路は、電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に電源回路を維持するように駆動回路を制御する。電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、バラスト制御及び駆動回路は、低側電力装置に低側駆動信号を提供するための低側駆動出力と、高側電力装置に高側駆動信号を提供するための高側駆動出力とを含む。ＺＶＭＣＳ回路は、電力装置の一方の切換え時間において高側及び低側電力装置間でハーフ・ブリッジ回路の出力電圧及び／または電流を感知し、そして切換え時間において出力電圧及び／または電流をゼロまたはゼロ近辺に維持するように駆動信号を制御する。
Description
関連出願の相互参照
本件出願は、２００２年７月９日及び１０日にそれぞれ提出された米国仮出願６０／３９５，０９３及び６０／３９５，４７３（それぞれＩＲ−１８０９ＰＲＯＶ及びＩＲ−１８０９ＰＲＯＶ ＩＩ）に基づいて優先権を主張するものであり、それらの開示内容は参照によりここに組込まれる。
本件出願は、２００２年７月９日及び１０日にそれぞれ提出された米国仮出願６０／３９５，０９３及び６０／３９５，４７３（それぞれＩＲ−１８０９ＰＲＯＶ及びＩＲ−１８０９ＰＲＯＶ ＩＩ）に基づいて優先権を主張するものであり、それらの開示内容は参照によりここに組込まれる。
本件出願は、２００３年６月２４日に提出された米国仮出願６０／ （代理人整理番号ＩＲ−２１９９ＰＲＯＶ）に関し、これも参照によりここに組込まれる。
今日、市場で販売されている蛍光灯利用のための多くの線形電子バラストは、標準のバラスト制御ＩＣ、ＡＳＩＣまたはマイクロコントローラを含む。これらの制御ＩＣは、力率の修正からランプ／バラスト制御に及ぶ種々の機能を行い、構成要素の数及び価格を減らしつつ新しいランプの型の技術要件に叶うのを助けてきた。自己安定化されるコンパクトな蛍光灯（ＣＦＬ）においては、自己発振するバイポーラ・トランジスタの解決法が、等価のＩＣ＋ＦＥＴをベースにした解決法よりも、一層低い価格、構成要素の一層少ない数及び一層小さいサイズの故に一般に普及している。
この方法は、事実上、非常に単純であるが、以下の欠点を有している。
＊ 自己起動しない（ダイアック及び追加の回路を必要とする）
＊ 追加のフリーホィーリング・ダイオードを必要とする
＊ バイポーラ・トランジスタの蓄積時間及びトロイド飽和によって決定される動作周波数
＊ 予熱のために用いられる信頼できない「常に熱い」正温度係数（ＰＴＣ）のサーミスタ
＊ 点火中に勾配をなす平滑でない周波数
＊ ランプの非衝撃または開フィラメント状態に対する無保護
＊ 容量性モード動作、及び
＊ 一層高い電力におけるベース駆動制限。
＊ 自己起動しない（ダイアック及び追加の回路を必要とする）
＊ 追加のフリーホィーリング・ダイオードを必要とする
＊ バイポーラ・トランジスタの蓄積時間及びトロイド飽和によって決定される動作周波数
＊ 予熱のために用いられる信頼できない「常に熱い」正温度係数（ＰＴＣ）のサーミスタ
＊ 点火中に勾配をなす平滑でない周波数
＊ ランプの非衝撃または開フィラメント状態に対する無保護
＊ 容量性モード動作、及び
＊ 一層高い電力におけるベース駆動制限。
これらの欠点は、構成要素及び負荷の許容誤差及び／またはバラスト出力段の構成要素の破局的な故障となり、性能及び品質を劣化させ、現場故障となり得る。
これらの問題を扱うために、本発明によれば、蛍光灯を含む負荷回路に電力を与える電源回路を制御するための集積回路であって、
電源回路に駆動信号を提供し、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信し、そして駆動信号を変更することによって感知信号に応答する、バラスト制御及び駆動回路を備え、そして
適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、前記ＺＶＭＣＳ回路は、前記電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に前記電源回路を維持するように前記駆動回路を制御する、ようにした集積回路が提供される。
電源回路に駆動信号を提供し、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信し、そして駆動信号を変更することによって感知信号に応答する、バラスト制御及び駆動回路を備え、そして
適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、前記ＺＶＭＣＳ回路は、前記電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に前記電源回路を維持するように前記駆動回路を制御する、ようにした集積回路が提供される。
本発明の実施形態において、電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、バラスト制御及び駆動回路は、低側電力装置に低側駆動信号を提供するための低側駆動出力と、高側電力装置に高側駆動信号を提供するための高側駆動出力とを含む。ＺＶＭＣＳ回路は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電圧及び／または電流を感知し、そして前記切換え時間において前記出力電圧及び／または電流をゼロまたはゼロ近辺に維持するように前記駆動信号を制御する。
駆動回路は、動作周波数において電力を供給するよう前記電源回路を制御し、そしてＺＶＭＣＳ回路は、動作周波数を負荷回路の共振周波数にまたは共振周波数近辺に維持するよう、一層好ましくは共振周波数よりも上でその近辺に維持するよう、駆動回路を制御する。
長所的には、前記駆動回路の前記動作周波数は、電圧制御発振器（ＶＣＯ）によって決定され、前記ＺＶＭＣＳ回路は、前記ＶＣＯに供給される制御電圧を決定する。前記ＺＶＭＣＳ回路は、前記動作周波数を増加させるために前記制御電圧を増加させる。好ましくは、前記制御電圧は、前記ＶＣＯの入力コンデンサによって供給され、前記ＺＶＭＣＳ回路は、前記動作周波数を増加させるために前記コンデンサを一層高い電圧に充電する。前記ＺＶＭＣＳ回路は、充電電流を前記コンデンサに供給するために、切換え装置をターンオンすることにより前記コンデンサを充電し得る。
集積回路は、好ましくは、一組のモードを有し、それらモードのいずれかにおいて動作可能であり、バラスト制御及び駆動回路は、感知信号に応答してモード間で遷移を為し、
適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、前記ＺＶＭＣＳ回路は、前記電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に前記電源回路を維持するように前記駆動回路を制御する。
長所的には、モードは、下電圧ロックアウト・モード、周波数掃引モード、適合性モード及び欠陥モードを含む。
適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、前記ＺＶＭＣＳ回路は、前記電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に前記電源回路を維持するように前記駆動回路を制御する。
長所的には、モードは、下電圧ロックアウト・モード、周波数掃引モード、適合性モード及び欠陥モードを含む。
本発明のもう１つの態様によれば、前記集積回路は８つのピンを有し、４つのピンは、前記駆動回路に接続され、２つのピンは、電源及び戻り線に接続され、そして２つのピンは、前記駆動回路の動作周波数を設定するために用いられる。動作周波数が、電圧制御発振器（ＶＣＯ）によって決定される場合、動作周波数を設定するための前記２つのピンの一方に接続される入力コンデンサにより、前記ＶＣＯに制御電圧が供給され、前記２つのピンの他方の１つは、前記ＶＣＯの最小周波数を設定するために用いられ得る。前記ＺＶＭＣＳ回路は、前記ＶＣＯの前記入力コンデンサへの充電を制御することにより前記制御電圧を設定し得る。
本発明のさらなる態様によれば、蛍光灯を含む負荷回路に電力を与える電源回路を制御するための方法は、電源回路に駆動信号を提供する段階と、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信する段階と、駆動信号を変更することによって感知信号に応答する段階と、前記電源回路の出力を感知することにより、そしてそれに応答して、ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）状態下に前記電源回路を維持するように前記駆動信号を制御することにより、ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）を適合的に維持する段階と、を含む。
長所的には、電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、前記ＺＶＭＣＳ状態は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電圧及び／または電流を感知することにより、そして前記切換え時間において前記出力電圧及び／または電流をゼロまたはゼロ近辺に維持するように前記駆動信号を制御することにより維持される。長所的には、電源回路は、動作周波数における電力を供給する。動作周波数は、負荷回路の共振周波数にまたはその近辺に維持され、一層好ましくは、共振周波数より上でその近辺に維持される。
本発明の実施形態において、動作周波数は、電圧制御発振器（ＶＣＯ）によって決定され、そして本発明は、ＶＣＯに供給される制御電圧を制御する段階を含む。制御電圧は、好ましくは、ＶＣＯの入力コンデンサによって供給され、そして本発明は、動作周波数を設定するためにコンデンサ上の充電を制御する段階を含む。
本発明の実施形態によれば、バラスト制御器及び６００Ｖハーフ・ブリッジ・ドライバが、コンパクトな蛍光灯の使用のために１つのチップに一体化される。ＩＣは、適合性ゼロ電圧最小電流切換え（ＺＶＭＣＳ）、並びに集積化されたブートストラップ・ダイオードを含む。このＩＣの部分は、外部的にプログラム可能な最小周波数を有する電圧制御発振器である。バラストの特徴のすべては、小さい８ピンＤＩＰまたはＳＯＩＣパッケージに一体化もしくは集積化される。
この実施形態の特徴は以下の通りである。
＊ ６００Ｖハーフ・ブリッジ・ドライバ
＊ 適合性ゼロ電圧最小電流切換え（ＺＶＭＣＳ）
＊ 集積化されたブートストラップ・ダイオード
＊ ０〜５ＶＤＣ電圧制御発振器（アナログ入力）
＊ マイクロパワー・スタートアップ（１５０ Ａ）
＊ Ｖｃｃ上の１５．６ツェナー・クランプ
＊ プログラム可能な最小周波数
＊ 小さいＤＩＰ８／ＳＯ８パッケージ
＊ ６００Ｖハーフ・ブリッジ・ドライバ
＊ 適合性ゼロ電圧最小電流切換え（ＺＶＭＣＳ）
＊ 集積化されたブートストラップ・ダイオード
＊ ０〜５ＶＤＣ電圧制御発振器（アナログ入力）
＊ マイクロパワー・スタートアップ（１５０ Ａ）
＊ Ｖｃｃ上の１５．６ツェナー・クランプ
＊ プログラム可能な最小周波数
＊ 小さいＤＩＰ８／ＳＯ８パッケージ
開示された８ピンの適合性ＺＶＳ及びＭＣＳバラスト制御ＩＣは、ＣＦＬの使用に対して特に良く適合される。ＩＣピンの数を譲歩することなく、重要なバラスト機能を実現するための新規な制御及び感知技術が開発された。結果のシステムの解決策は、比較的な自己発振の解決策よりも良好な性能を有し、使用する構成要素の数は少なく、そして価格においては格安である。このＩＣの解決策は、システム許容誤差及び変動に対して一層高い免疫性を提供し、一層低いもしくは一層高い電力レベルに対して容易に拡大もしくは縮小され（scaled up or down）得る。最後に、この新規なＩＣの扱い易さは、市場の必要性に叶うものである。
本発明の他の特徴並びに長所は、添付図面を参照して為される本発明の実施形態の以下の説明から明瞭となるであろう。
多数のＣＦＬ機能と、高側及び低側ハーフ・ブリッジ・ドライバ（図１）とを一体化した簡単で低価格のＩＣ解決法が開発された。パッケージング価格を最小にするために、ＩＣは８ピンに制限され、それ故、該ＩＣは標準のＳＯ８またはＤＩＰ８パッケージ内に嵌る。ハーフ・ブリッジ・ドライバは、４つのピン８、７、６及び５（ＶＢ，ＨＯ，ＶＳ及びＬＯ）を必要とし、電源及び戻り線は２つのピン１及び２（ＶＣＣ及びＣＯＭ）を必要とし、そして１つのピン４は、最小周波数（ＦＭＩＮ）をプログラムするように用いられる。
この結果、バラスト機能のために利用できるのは、たった１つの制御ピン３だけである。これを達成するため、内部の適合性制御システム及び方法、並びに予熱、点火、運転及び欠陥保護機能のすべてを実現するためにハーフ・ブリッジ電圧感知技術と一緒に、電圧制御発振器アナログ入力ピン（ＶＣＯ）が用いられる。
図１は、ＩＣのブロック図を示し、図２は、ＩＣのピン割当てのテーブルである。図１及び図２を参照すると、ＩＣ１００は、ＶＣＣ入力ピン１とＶＢ供給ピン８との間に接続される集積化されたブートストラップ・ダイオード１１を有する。既知の高側及び低側ハーフ・ブリッジ・ドライバ回路１３は、通常のＶＢ、ＨＯ、ＶＳ及びＬＯピン８、７、６及び５を有する。高側浮遊戻り電圧ＶＳは、回路１５によって感知され、該回路１５は、その出力を、欠陥ロジック回路１７及び適合性ＺＶＳ／ＭＣＳ制御回路１９に提供する。ＺＶＳ／ＭＣＳ回路１９の出力は、ＶＣＯ２１に提供され、該ＶＣＯ２１は、ＦＭＩＮピン４からのさらなる入力を受信する。この実施形態における推奨される動作条件、絶対最大定格、及び電気的特性の例は、最後に挙げた表１、表２並びに表３Ａ及び表３Ｂ（表３Ａ及び表３Ｂは、上下に配置して１つの表となる）に述べられている。
下電圧ロックアウト・モード
さて、図１０に提起された状態図を参照すると、下電圧ロックアウト・モード（ＵＶＬＯ）Ｓ２は、ＶＣＣがＩＣのターンオン閾値以下であるときのＩＣ１００の状態として定義されている。下電圧ロックアウトは、極度に低い供給電流（＜２００ Ａ）を維持するように、かつ高側及び低側出力ドライバ１３が付勢される前にＩＣが充分に機能するということを保証するように設計される。
さて、図１０に提起された状態図を参照すると、下電圧ロックアウト・モード（ＵＶＬＯ）Ｓ２は、ＶＣＣがＩＣのターンオン閾値以下であるときのＩＣ１００の状態として定義されている。下電圧ロックアウトは、極度に低い供給電流（＜２００ Ａ）を維持するように、かつ高側及び低側出力ドライバ１３が付勢される前にＩＣが充分に機能するということを保証するように設計される。
図３は、コンパクトな蛍光灯（ＣＦＬ）回路２００におけるＩＣ１００の使用を示し、図７は、ＵＶＬＯモードを行う構成要素を示す。起動コンデンサＣＶＣＣは、供給抵抗
Ｒｓｕｐｐｌｙを通る電流から、ＩＣによって引き込まれる起動電流を引いた電流によって充電される。この抵抗は、ＤＣバスからＩＣ１００に供給するに充分な電流を提供するよう選択される。ＣＶＣＣは、ピークにおいて充電されるだけであるので、ライン電圧の１つのハーフ・サイクルの間、電圧をＵＶＬＯ閾値以上のＶＣＣに保持するのに充分大きくあるべきである。ＶＣＣ上のコンデンサ電圧が起動閾値に達すると、ＩＣ１００はターンオンし、ＨＯ及びＬＯは発振を開始する。
Ｒｓｕｐｐｌｙを通る電流から、ＩＣによって引き込まれる起動電流を引いた電流によって充電される。この抵抗は、ＤＣバスからＩＣ１００に供給するに充分な電流を提供するよう選択される。ＣＶＣＣは、ピークにおいて充電されるだけであるので、ライン電圧の１つのハーフ・サイクルの間、電圧をＵＶＬＯ閾値以上のＶＣＣに保持するのに充分大きくあるべきである。ＶＣＣ上のコンデンサ電圧が起動閾値に達すると、ＩＣ１００はターンオンし、ＨＯ及びＬＯは発振を開始する。
ＶＣＣ及びＶＢ間の内部ブートストラップ・ダイオード１１と、外部供給コンデンサＣＢＯＯＴとは、高側ドライバ回路のための供給電圧ＶＢを決定する。コンデンサＣＣＰと、２つのダイオードＤＣＰ１及びＤＣＰ２とを用いた充電ポンプは、低側ドライバ回路のための電圧を供給する。高側供給が、ピンＨＯ上の第１のパルスの前に充電されるのを保証するために、出力ドライバからの第１のパルスが、ＬＯピンから来る。
ＵＶＬＯモード中、高側及び低側ドライバ出力ＨＯ及びＬＯは、双方とも低く、ピンＶＣＯは、開始周波数を最大にリセットするために５Ｖに引き上げられる。
周波数掃引モード
ＶＣＣがＵＶＬＯの正の閾値を超えると（図１０のステップＳ３）、ＩＣ１００は、周波数掃引モードを開始する。内部電流源３１は、ピンＶＣＯ上の外部コンデンサＣＶＣＯを放電し、ＶＣＯ２１上の電圧は、指数関数的に勾配減衰（ramping down）を開始する。これは、高いＱのバラスト出力段の共振周波数に向けて勾配減衰するＶＣＯ２１の周波数を減少し、ランプ電圧及び負荷電流が増加するようにする。周波数は、ランプ３３が点火するまで、またはＩＣ１００の電流限界が達成されるまで減少し続ける。電流が限界を超えたならば、ＩＣ１００は、欠陥モードに入る（以下に説明する）。内部電流感知閾値ＶＣＳＴＨは、バラスト出力段の許容可能なピーク点火電流を決定する。他方、ランプが首尾良く点火したならば、ＶＣＯ２１上の電圧は、０．５Ｖに達するまで減少し続け、ＩＣは、ゼロ電圧の最小電流切換（ＺＶＭＣＳ）を維持するための適合性モード（これも以下に説明する）に入る。
ＶＣＣがＵＶＬＯの正の閾値を超えると（図１０のステップＳ３）、ＩＣ１００は、周波数掃引モードを開始する。内部電流源３１は、ピンＶＣＯ上の外部コンデンサＣＶＣＯを放電し、ＶＣＯ２１上の電圧は、指数関数的に勾配減衰（ramping down）を開始する。これは、高いＱのバラスト出力段の共振周波数に向けて勾配減衰するＶＣＯ２１の周波数を減少し、ランプ電圧及び負荷電流が増加するようにする。周波数は、ランプ３３が点火するまで、またはＩＣ１００の電流限界が達成されるまで減少し続ける。電流が限界を超えたならば、ＩＣ１００は、欠陥モードに入る（以下に説明する）。内部電流感知閾値ＶＣＳＴＨは、バラスト出力段の許容可能なピーク点火電流を決定する。他方、ランプが首尾良く点火したならば、ＶＣＯ２１上の電圧は、０．５Ｖに達するまで減少し続け、ＩＣは、ゼロ電圧の最小電流切換（ＺＶＭＣＳ）を維持するための適合性モード（これも以下に説明する）に入る。
予熱及び点火
予熱及び点火中、ＶＣＯピン３は、（出力周波数を最大に設定する）５Ｖで開始し、次に、最小周波数（図４）まで０Ｖに指数関数的に勾配減衰する。これは、内部の非線形電流源３１によって放電されている外部コンデンサ（ＣＶＣＯ）によって達成される。周波数は出力段の高いＱの共振周波数に向かって勾配減衰するので、ランプ３３のフィラメントは、ランプ電圧が充分に高く増加してランプが点火するまで予熱される。最小周波数は、ＦＭＩＮピン４における外部抵抗ＲＦＭＩＮによってプログラミングされ、周波数がランプの点火のために共振を通して勾配減衰する（ramp）のを確実にするために、高いＱの出力回路の共振周波数以下に設定されるべきである。最大周波数は、次に、初期の起動においてランプ電圧が低く、ランプを横切って不所望の「フラッシュ」が生じないと言うことを確実にするために最小周波数よりも高い固定マージンに内部的に設定される。予熱の量及び光に対する時間は、ＶＣＯピン３における外部のコンデンサＣＶＣＯ及び抵抗によってプログラミングされる。勾配(ramp)の指数関数的形状は、共振出力段を横切る利得が低く、予熱のために利用可能な電流が少ない場合のより高い周波数を通して急速にＶＣＯ２１が減衰する(ramp)ようにし、そして次に、利得がより高く、予熱のために利用可能な電流がより高い場合の共振に出力段が接近するにつれてより低い周波数を通して一層ゆっくりとＶＣＯ２１が減衰するようにする。
予熱及び点火中、ＶＣＯピン３は、（出力周波数を最大に設定する）５Ｖで開始し、次に、最小周波数（図４）まで０Ｖに指数関数的に勾配減衰する。これは、内部の非線形電流源３１によって放電されている外部コンデンサ（ＣＶＣＯ）によって達成される。周波数は出力段の高いＱの共振周波数に向かって勾配減衰するので、ランプ３３のフィラメントは、ランプ電圧が充分に高く増加してランプが点火するまで予熱される。最小周波数は、ＦＭＩＮピン４における外部抵抗ＲＦＭＩＮによってプログラミングされ、周波数がランプの点火のために共振を通して勾配減衰する（ramp）のを確実にするために、高いＱの出力回路の共振周波数以下に設定されるべきである。最大周波数は、次に、初期の起動においてランプ電圧が低く、ランプを横切って不所望の「フラッシュ」が生じないと言うことを確実にするために最小周波数よりも高い固定マージンに内部的に設定される。予熱の量及び光に対する時間は、ＶＣＯピン３における外部のコンデンサＣＶＣＯ及び抵抗によってプログラミングされる。勾配(ramp)の指数関数的形状は、共振出力段を横切る利得が低く、予熱のために利用可能な電流が少ない場合のより高い周波数を通して急速にＶＣＯ２１が減衰する(ramp)ようにし、そして次に、利得がより高く、予熱のために利用可能な電流がより高い場合の共振に出力段が接近するにつれてより低い周波数を通して一層ゆっくりとＶＣＯ２１が減衰するようにする。
適合性ＺＶＭＣＳ制御
ＺＶＭＣＳ回路（図９）は、ＶＣＯ２１上の電圧が０．５Ｖ以下に減少したときに可能化され、周波数が共振を通して掃引してランプ３３が点火するのを許容する。ランプが点火したとき、出力段は低いＱのＲＣＬ回路になり、周波数は、動作点が共振のわずか上になるまで減少される。
ＺＶＭＣＳ回路（図９）は、ＶＣＯ２１上の電圧が０．５Ｖ以下に減少したときに可能化され、周波数が共振を通して掃引してランプ３３が点火するのを許容する。ランプが点火したとき、出力段は低いＱのＲＣＬ回路になり、周波数は、動作点が共振のわずか上になるまで減少される。
運転中、ゼロ電圧切換え（ＺＶＳ）をハーフ・ブリッジＭ１、Ｍ２（図１０のステップＳ４）に維持しつつ、過減衰されたＲＣＬ出力段の共振周波数にできる限り接近させて動作周波数を設定することが望ましい。これは、出力電流が、最小電流切換え（ＭＣＳ）にも帰結するハーフ・ブリッジ出力電圧とほとんど同相であるであろうからである。このモードで動作することは、ハーフ・ブリッジＭＯＳＦＥＴ Ｍ１、Ｍ２の切換え損失を最小とするであろう。この動作点の閉ループ制御は、また、製造中の構成要素及びランプの許容誤差、ライン電圧の変動及び時間に対するランプの変化に渡って、ＺＶＳ及びＭＣＳを維持するであろう。
この適合性ＺＶＳ及びＭＣＳ制御は、ハーフ・ブリッジ・スイッチＭ１、Ｍ２の非重複デッドタイム（重ならない不感時間）中にＶＳピン６におけるハーフ・ブリッジ出力電圧を内部的に感知することによって達成される。ハーフ・ブリッジの各切換えサイクル中、ハーフ・ブリッジ電圧は、デッドタイム中に反対のレールにスルーイング（slew）する。ターンオン前に適切なスイッチを横切ってゼロ電圧が存在するように電圧が反対のレールに全体的にスルーイングしなかったならば、次に、動作周波数は共振から非常に遠くにあり、周波数はシフトアップされる。
この測定は、早期の検出及び安全なマージンのために、低側ＭＯＳＦＥＴ Ｍ２のターンオンから小さい遅延（１００ｎｓ）を引いたものにおいて行なわれる。電圧がこの時刻においてゼロにスルーイングしなかったならば、次に、電流のパルスが内部のＭＯＳＦＥＴ３５によってＶＣＯピン３に与えられ、外部のコンデンサＣＶＣＯが僅かに充電するようにし、従って、周波数が僅かに増加するようにする。ＶＣＯコンデンサＣＶＣＯは、次に、内部の電流源３１に起因してサイクルの残りの間中にＣＯＭにゆっくりと放電する。周波数は、それによって、ＶＣＯコンデンサＣＶＣＯを放電する並列抵抗に起因して共振に向かって減少するように強いられ、そして適合性ＺＶＳ回路１９（図９）は、ＺＶＳが生じないときに共振より僅かに上に周波数バックアップを強いる。
回路は、次に、運転中にこの閉ループ適合性近共振モードに留まり、変化するライン状態、構成要素の許容誤差変動及びランプ／負荷変動（図５及び６）でもってＺＶＳ及びＭＣＳ動作を保証する。
特に、ライン電圧が減少するならば、過減衰された共振周波数は増加され、従って、動作周波数は、ＺＶＳ及びＭＣＳを維持するよう回路によって増加される。
このＩＣの開発に用いられた６００Ｖの製造プロセスは、高側ＭＯＳＦＥＴ Ｍ１がターンオンされかつＶＳがＤＣバス電位にあるときの切換えサイクルの他の部分の間に高いＤＣバス電圧に対抗しつつ、ＶＳピン６が、非重複デッドタイム中に内部の高電圧ＭＯＳＦＥＴで測定されるのを許容する。
欠陥保護
さて、欠陥モールド（図１０のステップＳ５）を説明する。フィラメントは損なわれていないがランプは点火しないというランプの非衝撃状態が生じたならば、ランプ電圧及び出力段電流は、過度の電流が生じるかまたは共振インダクタＬＲＥＳが飽和するまで、点火勾配中に増加する。これを検出するために、ＩＣは、低側ＭＯＳＦＥＴ Ｍ２の全体のオン時間中にＶＳピン６の追加の測定を行なう。ＬＯのオン時間中のＶＳにおけるこの電圧は、低側ＭＯＳＦＥＴ電流によって与えられ、従って、低側ＭＯＳＦＥＴ Ｍ２のオン抵抗（ＲＤＳｏｎ）を通して流れる出力段電流によって与えられる。この方法でハーフ・ブリッジ電流を感知することは、外部の電流感知抵抗及びＩＣ上の追加の電流感知ピンに対する必要性を除去する。低側ＭＯＳＦＥＴ Ｍ２のＲＤＳｏｎは電流感知抵抗として働き、ＶＳピン６はＩＣ１００上の電流感知ピンとして働く。内部の高電圧ＭＯＳＦＥＴは、電流感知を行うための低側回路に電圧測定をさせるために、ＶＳが低であるときに（低側ＭＯＳＦＥＴ Ｍ２がオンであるときに）ターンオンされ、そしてＶＳがＤＣバス電圧に等しいとき（高側ＭＯＳＦＥＴ Ｍ１がオンであるとき）高電圧に対抗するためにスイッチング・サイクルの残りの間、ターンオフされる。ＲＤＳｏｎは正の温度係数を有するので、内部の過電流閾値は、過度の危険な電流もしくはインダクタ飽和だけが閾値を超え、正常な点火は閾値を超えないように、一層高い値（約５Ｖ）に設定される。ＶＳピンにおける電圧が、ＬＯのオンタイム中に内部の５Ｖ閾値を超えたならば、ＩＣは、欠陥モードに入り、双方のゲート・ドライバ出力５、７は「低」にラッチされる。ＩＣを予熱モードにリセットバックするために、ＶＣＣは、内部ＵＶＬＯ閾値の下及び上にリサイクルされる。
さて、欠陥モールド（図１０のステップＳ５）を説明する。フィラメントは損なわれていないがランプは点火しないというランプの非衝撃状態が生じたならば、ランプ電圧及び出力段電流は、過度の電流が生じるかまたは共振インダクタＬＲＥＳが飽和するまで、点火勾配中に増加する。これを検出するために、ＩＣは、低側ＭＯＳＦＥＴ Ｍ２の全体のオン時間中にＶＳピン６の追加の測定を行なう。ＬＯのオン時間中のＶＳにおけるこの電圧は、低側ＭＯＳＦＥＴ電流によって与えられ、従って、低側ＭＯＳＦＥＴ Ｍ２のオン抵抗（ＲＤＳｏｎ）を通して流れる出力段電流によって与えられる。この方法でハーフ・ブリッジ電流を感知することは、外部の電流感知抵抗及びＩＣ上の追加の電流感知ピンに対する必要性を除去する。低側ＭＯＳＦＥＴ Ｍ２のＲＤＳｏｎは電流感知抵抗として働き、ＶＳピン６はＩＣ１００上の電流感知ピンとして働く。内部の高電圧ＭＯＳＦＥＴは、電流感知を行うための低側回路に電圧測定をさせるために、ＶＳが低であるときに（低側ＭＯＳＦＥＴ Ｍ２がオンであるときに）ターンオンされ、そしてＶＳがＤＣバス電圧に等しいとき（高側ＭＯＳＦＥＴ Ｍ１がオンであるとき）高電圧に対抗するためにスイッチング・サイクルの残りの間、ターンオフされる。ＲＤＳｏｎは正の温度係数を有するので、内部の過電流閾値は、過度の危険な電流もしくはインダクタ飽和だけが閾値を超え、正常な点火は閾値を超えないように、一層高い値（約５Ｖ）に設定される。ＶＳピンにおける電圧が、ＬＯのオンタイム中に内部の５Ｖ閾値を超えたならば、ＩＣは、欠陥モードに入り、双方のゲート・ドライバ出力５、７は「低」にラッチされる。ＩＣを予熱モードにリセットバックするために、ＶＣＣは、内部ＵＶＬＯ閾値の下及び上にリサイクルされる。
開フィラメント・ランプ欠陥が生じたならば、適合性ＺＶＳ／ＭＣＳ回路１９は、ＺＶＳ及びＭＣＳを維持する試みにおいて周波数を最大にシフトする。周波数が最大に達して、ＶＣＯピン３によって測定された５Ｖを超えたならば、回路は欠陥モードに入り、双方のゲート・ドライバ出力５、７は「低」にラッチされる。ＩＣを予熱モードにリセットバックするために、ＶＣＣは、内部ＵＶＬＯの下及び上にリサイクルされる。
本発明を特定の実施形態に関連させて説明してきたけれども、他の多くの変形及び変更並びに他の使用が、当業者には明瞭となるであろう。従って、本発明は、ここでの特定の開示に制限されるものではない。
１・・・ＶＣＣ入力ピン
２・・・ＣＯＭピン
３・・・ＶＣＯピン
４・・・ＦＭＩＮピン
５・・・ＬＯピン
６・・・ＶＳピン
７・・・ＨＯピン
８・・・ＶＢ供給ピン
１１・・・集積化されたブートストラップ・ダイオード
１３・・・高側及び低側ハーフ・ブリッジ・ドライバ回路
１５・・・ＶＳ感知回路
１７・・・欠陥ロジック回路
１９・・・適合性ＺＶＳ／ＭＣＳ制御回路
２１・・・ＶＣＯ
３３・・・蛍光灯
１００・・・ＩＣ
２・・・ＣＯＭピン
３・・・ＶＣＯピン
４・・・ＦＭＩＮピン
５・・・ＬＯピン
６・・・ＶＳピン
７・・・ＨＯピン
８・・・ＶＢ供給ピン
１１・・・集積化されたブートストラップ・ダイオード
１３・・・高側及び低側ハーフ・ブリッジ・ドライバ回路
１５・・・ＶＳ感知回路
１７・・・欠陥ロジック回路
１９・・・適合性ＺＶＳ／ＭＣＳ制御回路
２１・・・ＶＣＯ
３３・・・蛍光灯
１００・・・ＩＣ
Claims (27)
- 蛍光灯を含む負荷回路に電力を与える電源回路を制御するための集積回路であって、
電源回路に駆動信号を提供し、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信し、そして駆動信号を変更することによって感知信号に応答する、バラスト制御及び駆動回路を備え、そして
適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、前記ＺＶＭＣＳ回路は、前記電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に前記電源回路を維持するように前記駆動回路を制御する、ようにした集積回路。 - 電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、バラスト制御及び駆動回路は、低側電力装置に低側駆動信号を提供するための低側駆動出力と、高側電力装置に高側駆動信号を提供するための高側駆動出力とを含む請求項１に記載の集積回路。
- 前記ＺＶＭＣＳ回路は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電圧を感知し、そして前記切換え時間において前記出力電圧をゼロまたはゼロ近辺に維持するように前記駆動信号を制御する請求項２に記載の集積回路。
- 前記ＺＶＭＣＳ回路は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電流を感知し、そして前記切換え時間において前記出力電流をゼロまたはゼロ近辺に維持するように前記駆動信号を制御する請求項２に記載の集積回路。
- 前記負荷回路は、共振周波数を有し、
前記駆動回路は、動作周波数において電力を供給するよう前記電源回路を制御し、そして
前記ＺＶＭＣＳ回路は、前記動作周波数を前記共振周波数にまたは前記共振周波数近辺に維持するよう前記駆動回路を制御する、請求項１に記載の集積回路。 - 前記動作周波数は、前記共振周波数よりも上でその近辺に維持される請求項５に記載の集積回路。
- 電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、バラスト制御及び駆動回路は、低側電力装置に低側駆動信号を提供するための低側駆動出力と、高側電力装置に高側駆動信号を提供するための高側駆動出力とを含み、
前記ＺＶＭＣＳ回路は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電圧を感知し、そして前記切換え時間において前記出力電圧をゼロまたはゼロ近辺に維持するように前記駆動信号を制御する請求項５に記載の集積回路。 - 前記ＺＶＭＣＳ回路は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電流を感知し、そして前記切換え時間において前記出力電流をゼロまたはゼロ近辺に維持するように前記駆動信号を制御する請求項７に記載の集積回路。
- 前記駆動回路の前記動作周波数は、電圧制御発振器（ＶＣＯ）によって決定され、前記ＺＶＭＣＳ回路は、前記ＶＣＯに供給される制御電圧を決定する請求項５に記載の集積回路。
- 前記ＺＶＭＣＳ回路は、前記動作周波数を増加させるために前記制御電圧を増加させる請求項９に記載の集積回路。
- 前記制御電圧は、前記ＶＣＯの入力コンデンサによって供給され、前記ＺＶＭＣＳ回路は、前記動作周波数を増加させるために前記コンデンサを一層高い電圧に充電する請求項１０に記載の集積回路。
- 前記ＺＶＭＣＳ回路は、充電電流を前記コンデンサに供給するために、切換え装置をターンオンすることにより前記コンデンサを充電する請求項１１に記載の集積回路。
- 蛍光灯を含む負荷回路に電力を与える電源回路を制御するための集積回路であって、
電源回路に駆動信号を提供し、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信し、そして駆動信号を変更することによって感知信号に応答する、バラスト制御及び駆動回路を備え、
該バラスト制御及び駆動回路は、さらに、一組のモードを有し、それらモードのいずれかにおいて動作可能であり、該バラスト制御及び駆動回路は、感知信号に応答してモード間で遷移を為し、
適合性ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）回路を含み、前記ＺＶＭＣＳ回路は、前記電源回路の出力を感知し、そしてそれに応答して、ＺＶＭＣＳ状態下に前記電源回路を維持するように前記駆動回路を制御する、ようにした集積回路。 - モードは、下電圧ロックアウト・モード、周波数掃引モード、適合性モード及び欠陥モードを含む請求項１３に記載の集積回路。
- 前記集積回路は、８つのピンを有し、
４つのピンは、前記駆動回路に接続され、
２つのピンは、電源及び戻り線に接続され、そして
２つのピンは、前記駆動回路の動作周波数を設定するために用いられる請求項１３に記載の集積回路。 - 前記駆動回路の前記動作周波数は、電圧制御発振器（ＶＣＯ）によって決定され、動作周波数を設定するための前記２つのピンの一方に接続される入力コンデンサにより、前記ＶＣＯに制御電圧が供給される請求項１５に記載の集積回路。
- 前記２つのピンの他方の１つは、前記ＶＣＯの最小周波数を設定するために用いられる請求項１６に記載の集積回路。
- 前記ＺＶＭＣＳ回路は、前記ＶＣＯの前記入力コンデンサへの充電を制御することにより前記制御電圧を設定する請求項１６に記載の集積回路。
- 蛍光灯を含む負荷回路に電力を与える電源回路を制御するための方法であって、
電源回路に駆動信号を提供し、電源回路及び負荷回路の少なくとも一方の動作状態を示す感知信号を受信し、そして駆動信号を変更することによって感知信号に応答する段階と、
前記電源回路の出力を感知することにより、そしてそれに応答して、ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）状態下に前記電源回路を維持するように前記駆動信号を制御することにより、ゼロ電圧切換え及び最小電流切換え（ＺＶＭＣＳ）を適合的に維持する段階と、
を含む方法。 - 電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、
前記ＺＶＭＣＳ状態は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電圧を感知することにより、そして前記切換え時間において前記出力電圧をゼロまたはゼロ近辺に維持するように前記駆動信号を制御することにより維持される請求項１９に記載の方法。 - 前記ＺＶＭＣＳ状態は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電流を感知することにより、そして前記切換え時間において前記出力電流をゼロまたはゼロ近辺に維持するように前記駆動信号を制御することにより維持される請求項２０に記載の方法。
- 前記負荷回路は、共振周波数を有し、
前記電源回路は、動作周波数における電力を供給し、
前記動作周波数は、前記共振周波数にまたはその近辺に維持される請求項１９に記載の方法。 - 前記動作周波数は、前記共振周波数より上でその近辺に維持される請求項２２に記載の方法。
- 電源回路は、低側及び高側電力装置を有するハーフ・ブリッジ回路を含み、駆動信号は、低側電力装置を制御するための低側駆動信号と、高側電力装置を制御するための高側駆動信号とを含み、
前記ＺＶＭＣＳ状態は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電圧を感知することにより、そして前記切換え時間において前記出力電圧をゼロまたはゼロ近辺に維持するように前記駆動信号を制御することにより維持される請求項２２に記載の方法。 - 前記ＺＶＭＣＳ状態は、前記電力装置の一方の切換え時間において前記高側及び低側電力装置間で前記ハーフ・ブリッジ回路の出力電流を感知することにより、そして前記切換え時間において前記出力電流をゼロまたはゼロ近辺に維持するように前記駆動信号を制御することにより維持される請求項２４に記載の方法。
- 前記動作周波数は、電圧制御発振器（ＶＣＯ）によって決定され、そして前記ＶＣＯに供給される制御電圧を制御する段階を含む請求項２２に記載の方法。
- 前記制御電圧は、前記ＶＣＯの入力コンデンサによって供給され、そして前記動作周波数を設定するために前記コンデンサ上の充電を制御する段階を含む請求項２６に記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39509302P | 2002-07-09 | 2002-07-09 | |
| US39547302P | 2002-07-10 | 2002-07-10 | |
| US10/616,173 US6879115B2 (en) | 2002-07-09 | 2003-07-08 | Adaptive ballast control IC |
| PCT/US2003/021602 WO2004006630A1 (en) | 2002-07-09 | 2003-07-09 | Adaptive ballast control ic |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005533362A true JP2005533362A (ja) | 2005-11-04 |
| JP2005533362A5 JP2005533362A5 (ja) | 2008-02-21 |
| JP4256346B2 JP4256346B2 (ja) | 2009-04-22 |
Family
ID=30119138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004562641A Expired - Lifetime JP4256346B2 (ja) | 2002-07-09 | 2003-07-09 | 適合性バラスト制御用集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6879115B2 (ja) |
| JP (1) | JP4256346B2 (ja) |
| CN (1) | CN1682575A (ja) |
| AU (1) | AU2003248938A1 (ja) |
| DE (1) | DE10392904T5 (ja) |
| WO (1) | WO2004006630A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2585526B (en) * | 2018-02-01 | 2021-06-09 | Ogrands Innovation Inc | High-low frequency multi-core sensor system |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004009994A1 (de) * | 2004-03-01 | 2005-09-22 | Tridonicatco Gmbh & Co. Kg | Überstrom- und Mittenpunktspannungserfassung |
| GB2442367B (en) * | 2004-04-08 | 2008-07-30 | Int Rectifier Corp | PFC and ballast control IC |
| WO2005101921A2 (en) | 2004-04-08 | 2005-10-27 | International Rectifier Corporation | Pfc and ballast control ic |
| DE102004037388B4 (de) * | 2004-08-02 | 2008-05-29 | Infineon Technologies Ag | Verfahren zur Detektion eines Nicht-Nullspannungsschaltbetriebs eines Vorschaltgeräts für Leuchtstofflampen und Vorschaltgerät |
| GB0427682D0 (en) * | 2004-12-17 | 2005-01-19 | Havard Engineering Plc | Power control |
| US7414372B2 (en) * | 2005-10-24 | 2008-08-19 | International Rectifier Corporation | Dimming ballast control circuit |
| KR101197512B1 (ko) * | 2005-12-02 | 2012-11-09 | 페어차일드코리아반도체 주식회사 | 안정기 집적회로 |
| JP5404991B2 (ja) * | 2006-02-07 | 2014-02-05 | スパンション エルエルシー | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法 |
| CN101018439B (zh) * | 2006-02-10 | 2010-08-04 | 鸿富锦精密工业（深圳）有限公司 | 放电灯驱动装置 |
| DE102007017581B4 (de) * | 2006-04-28 | 2019-01-31 | Freescale Semiconductor, Inc. | Verfahren zur Ansteuerung eines kaltleitenden elektrischen Lastelementes, Schalteinheit für ein kaltleitendes elektrisches Lastelement, Glühlampensteuerung und Fahrzeug |
| CN101094551B (zh) * | 2006-06-23 | 2012-07-04 | 电灯专利信托有限公司 | 检测电子镇流器中的bjt关断信号的方法和电子镇流器 |
| US7889472B1 (en) | 2006-10-27 | 2011-02-15 | Nortel Networks Limited | Dual voltage hot swap module power control |
| US7459867B1 (en) | 2007-05-11 | 2008-12-02 | Osram Sylvania Inc. | Program start ballast |
| JP4956315B2 (ja) * | 2007-07-26 | 2012-06-20 | パナソニック株式会社 | 放電灯点灯装置及び照明器具 |
| US8749209B2 (en) | 2008-05-05 | 2014-06-10 | Infineon Technologies Austria Ag | System and method for providing adaptive dead times |
| US8063588B1 (en) | 2008-08-14 | 2011-11-22 | International Rectifier Corporation | Single-input control circuit for programming electronic ballast parameters |
| US8378695B2 (en) * | 2009-06-17 | 2013-02-19 | Infineon Technologies Austria Ag | Determining the dead time in driving a half-bridge |
| DE102009048562B4 (de) * | 2009-10-07 | 2012-08-30 | Heraeus Noblelight Gmbh | Verfahren und Vorrichtung zum Betreiben einer elektrodenlosen Entladungslampe mit einem Wobbelgenerator |
| CN103199689B (zh) * | 2013-04-18 | 2015-08-19 | 电子科技大学 | 一种具有输入电压欠压锁定功能的开关电源 |
| CN105453703B (zh) * | 2013-05-20 | 2018-12-07 | 佛山市新芯微电子有限公司 | 一种电子镇流器控制电路 |
| WO2014188230A1 (en) * | 2013-05-20 | 2014-11-27 | Xmart Chip Micro-Electronics Co., Ltd. | Electronic ballast control |
| GB2549946A (en) | 2016-05-03 | 2017-11-08 | Bitfury Group Ltd | Immersion cooling |
| US10193455B2 (en) | 2016-08-19 | 2019-01-29 | Semiconductor Components Industries, Llc | Resonant capacitor stabilizer in resonant converters |
| US11736103B2 (en) | 2021-06-16 | 2023-08-22 | Appleton Grp Llc | Voltage source kickstart circuit for powering integrated circuits |
| US11608217B1 (en) | 2022-01-01 | 2023-03-21 | Liquidstack Holding B.V. | Automated closure for hermetically sealing an immersion cooling tank during a hot swap of equipment therein |
| WO2024142212A1 (ja) | 2022-12-27 | 2024-07-04 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002213A (en) | 1995-10-05 | 1999-12-14 | International Rectifier Corporation | MOS gate driver circuit with analog input and variable dead time band |
| US6008593A (en) * | 1997-02-12 | 1999-12-28 | International Rectifier Corporation | Closed-loop/dimming ballast controller integrated circuits |
| US6259615B1 (en) * | 1999-07-22 | 2001-07-10 | O2 Micro International Limited | High-efficiency adaptive DC/AC converter |
| AU2001275494A1 (en) | 2000-06-19 | 2002-01-02 | International Rectifier Corporation | Ballast control ic with minimal internal and external components |
-
2003
- 2003-07-08 US US10/616,173 patent/US6879115B2/en not_active Expired - Lifetime
- 2003-07-09 WO PCT/US2003/021602 patent/WO2004006630A1/en active Application Filing
- 2003-07-09 AU AU2003248938A patent/AU2003248938A1/en not_active Abandoned
- 2003-07-09 CN CNA038213664A patent/CN1682575A/zh active Pending
- 2003-07-09 DE DE10392904T patent/DE10392904T5/de not_active Withdrawn
- 2003-07-09 JP JP2004562641A patent/JP4256346B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2585526B (en) * | 2018-02-01 | 2021-06-09 | Ogrands Innovation Inc | High-low frequency multi-core sensor system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1682575A (zh) | 2005-10-12 |
| WO2004006630A1 (en) | 2004-01-15 |
| US6879115B2 (en) | 2005-04-12 |
| JP4256346B2 (ja) | 2009-04-22 |
| US20040007992A1 (en) | 2004-01-15 |
| DE10392904T5 (de) | 2005-08-25 |
| AU2003248938A1 (en) | 2004-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256346B2 (ja) | 適合性バラスト制御用集積回路 | |
| US6525492B2 (en) | Ballast control IC with minimal internal and external components | |
| US7408307B2 (en) | Ballast dimming control IC | |
| EP1327184B9 (en) | Ballast control ic with power factor correction | |
| US6891339B2 (en) | Adaptive CFL control circuit | |
| US7436127B2 (en) | Ballast control circuit | |
| TW200421060A (en) | Single chip ballast control with power factor correction | |
| US7521874B2 (en) | Dimmable ballast control integrated circuit | |
| US7459867B1 (en) | Program start ballast | |
| JP2003178895A (ja) | 閉ループ／調光の安定制御用集積回路 | |
| US7656096B2 (en) | Hybrid ballast control circuit in a simplified package | |
| Circuits | Product specification | |
| JP2002305881A (ja) | インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071011 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071210 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4256346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |