JP2014049959A - 逆レベルシフト回路 - Google Patents
逆レベルシフト回路 Download PDFInfo
- Publication number
- JP2014049959A JP2014049959A JP2012191906A JP2012191906A JP2014049959A JP 2014049959 A JP2014049959 A JP 2014049959A JP 2012191906 A JP2012191906 A JP 2012191906A JP 2012191906 A JP2012191906 A JP 2012191906A JP 2014049959 A JP2014049959 A JP 2014049959A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- mask
- mask signal
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000035945 sensitivity Effects 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 1
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 1
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 1
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 1
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】ハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現する。
【解決手段】ハイサイド基準電位を基準電位として生成した第１及び第２の駆動信号によりトランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２を駆動する。トランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号をローサイドに電圧変換して第１及び第２のメイン信号と第１及び第２のマスク信号を生成する。マスク信号発生回路６が、ハイサイド基準電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成する。マスク論理回路７が、第１のマスク信号と第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。ＳＲフリップフロップ回路１０が、マスクされた第１及び第２のメイン信号から出力信号を生成する。
【選択図】図１
【解決手段】ハイサイド基準電位を基準電位として生成した第１及び第２の駆動信号によりトランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２を駆動する。トランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号をローサイドに電圧変換して第１及び第２のメイン信号と第１及び第２のマスク信号を生成する。マスク信号発生回路６が、ハイサイド基準電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成する。マスク論理回路７が、第１のマスク信号と第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。ＳＲフリップフロップ回路１０が、マスクされた第１及び第２のメイン信号から出力信号を生成する。
【選択図】図１
Description
本発明は、パワースイッチング素子のＯＮ／ＯＦＦ切替時に発生するハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現することができる逆レベルシフト回路に関する。
パワースイッチング素子のＯＮ／ＯＦＦを切り替えるパワー半導体装置において、ハイサイド（Ｐ側）の信号をローサイド（Ｎ側）の信号に変換する逆レベルシフト回路が用いられる（例えば、特許文献１参照）。逆レベルシフト回路では、ハイサイドの入力信号から発生させたＯＮ／ＯＦＦパルス信号によりトランジスタを駆動し、抵抗によりそれらの信号をローサイドの電圧に変換する。ローサイドの電圧に変換されたＯＮ／ＯＦＦパルス信号からＳＲフリップフロップ回路が出力信号を生成する。
パワースイッチング素子のＯＮ／ＯＦＦ切替時にＶＳ電位（ハイサイド基準電位）がＰ電位とＮ電位の間で変動する。ＶＳ電位の変動時（ｄＶ／ｄｔ過渡期）にＯＮ側とＯＦＦ側のトランジスタに流れる電流がアンバランスとなり、ＯＮ側とＯＦＦ側のマスク信号にズレが生じる。この場合、従来の回路では、どちらか短い方のマスク信号でマスク期間が決まるため、そのマスク期間よりズレが長いと誤信号が出力されるという問題がある。また、逆レベルシフト回路はＶＳ電位がＰ電位とＮ電位のどちらでも信号伝達を行なうため、Ｐ電位時にトランジスタに高い電流が流れて破壊されるという問題があった。よって、ＶＳ電位の変動に対して安定した逆レベルシフト動作を行うことができなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的はハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現することができる逆レベルシフト回路を得るものである。
本発明に係る逆レベルシフト回路は、ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であって、前記入力信号の立ち上がり時に第１のパルス信号を出力する第１のパルス回路と、前記入力信号の立ち下がり時に第２のパルス信号を出力する第２のパルス回路と、ハイサイド基準電位を基準電位として前記第１及び第２のパルス信号からそれぞれ第１及び第２の駆動信号を生成する第１及び第２の駆動回路と、前記第１及び第２の駆動信号によりそれぞれ駆動される第１及び第２のトランジスタと、前記第１のトランジスタの出力信号をローサイドに電圧変換して第１のメイン信号と第１のマスク信号を生成し、前記第２のトランジスタの出力信号をローサイドに電圧変換して第２のメイン信号と第２のマスク信号を生成する電圧変換マスク信号発生回路と、前記ハイサイド基準電位の変動に対して前記第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成するマスク信号発生回路と、前記第１のマスク信号と前記第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、前記第３のマスク信号と前記第４のマスク信号の両方で前記第１及び第２のメイン信号をマスクするマスク論理回路と、マスクされた前記第１及び第２のメイン信号から前記出力信号を生成するＳＲフリップフロップ回路とを備えることを特徴とする。
本発明により、ハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現することができる。
本発明の実施の形態に係る逆レベルシフト回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る逆レベルシフト回路を示す図である。この回路は、ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であり、パワースイッチング素子のＯＮ／ＯＦＦを切り替えるパワー半導体装置などに用いられる。
図１は、本発明の実施の形態１に係る逆レベルシフト回路を示す図である。この回路は、ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であり、パワースイッチング素子のＯＮ／ＯＦＦを切り替えるパワー半導体装置などに用いられる。
パルス回路１が入力信号の立ち上がり時にワンショットの第１のパルス信号を出力する。パルス回路２が入力信号の立ち下がり時にワンショットの第２のパルス信号を出力する。駆動回路３，４がＶＢ電位を電源とし、ＶＳ電位を基準電位として第１及び第２のパルス信号からそれぞれ第１及び第２の駆動信号を生成する。
駆動回路３は、インバータＩＮＶ１，ＩＮＶ２とトランジスタＰＭＯＳ１〜ＰＭＯＳ４，ＮＭＯＳ１と抵抗Ｒ１を有する（符号ＰＭＯＳはＰＭＯＳトランジスタ、符号ＮＭＯＳはＮＭＯＳトランジスタを表し、以下でも同様である）。ＰＭＯＳ１，ＮＭＯＳ１がインバータを構成し、ＰＭＯＳ３，ＰＭＯＳ４がカレントミラー回路ＣＭ１を構成する。同様に、駆動回路４は、インバータＩＮＶ３，ＩＮＶ４とトランジスタＰＭＯＳ５〜ＰＭＯＳ８，ＮＭＯＳ２と抵抗Ｒ２を有する。ＰＭＯＳ５，ＮＭＯＳ２がインバータを構成し、ＰＭＯＳ７，ＰＭＯＳ８がカレントミラー回路ＣＭ２を構成する。
トランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２が第１及び第２の駆動信号によりそれぞれ駆動される。ＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２はＨＶＰＭＯＳ(high voltage p-type metal oxide semiconductor)トランジスタである。
電圧変換マスク信号発生回路５は、ＶＣＣ電位を電源とし、ＧＮＤを基準電位として、ＨＶＰＭＯＳ１の出力信号をローサイドに電圧変換して第１のメイン信号と第１のマスク信号を生成し、ＨＶＰＭＯＳ２の出力信号をローサイドに電圧変換して第２のメイン信号と第２のマスク信号を生成する。
電圧変換マスク信号発生回路５は、トランジスタＴｒ１〜Ｔｒ６，ＰＭＯＳ９〜ＰＭＯＳ１４と、抵抗Ｒ３〜Ｒ５と、インバータＩＮＶ５〜ＩＮＶ７と、ダイオードＤ１，Ｄ２とを有する。Ｔｒ１〜Ｔｒ６はバイポーラトランジスタである。Ｔｒ１，Ｔｒ２，ＰＭＯＳ９，ＰＭＯＳ１０がカレントミラー回路ＣＭ３を構成し、Ｔｒ３，Ｔ４，ＰＭＯＳ１１，１２がカレントミラー回路ＣＭ４を構成し、Ｔｒ５，Ｔｒ６，ＰＭＯＳ１３，ＰＭＯＳ１４がカレントミラー回路ＣＭ５を構成する。このカレントミラー回路ＣＭ３，ＣＭ４がそれぞれＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号の電流を減衰させる。
マスク信号発生回路６は、ダイオード接続されたトランジスタＨＶＰＭＯＳ３によりＶＳ電位の変動をモニタする。ＨＶＰＭＯＳ３は常時ＯＦＦした状態で使用され、ＶＳ電位の変動時にソース・ドレイン間の寄生容量に流れる変位電流を用いて第３のマスク信号を生成する。この際に、ＶＳ電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成する。なお、ＨＶＰＭＯＳ３はＶＢ電位に接続されているが、ＶＢ−ＶＳ間には定電圧が印加されているため、ＶＳ電位をモニタすることができる。
マスク論理回路７は、ＮＡＮＤ回路ＮＡＮＤ１，ＮＡＮＤ２と、ＮＯＲ回路ＮＯＲ１，ＮＯＲ２とを有する。このマスク論理回路７は、第１のマスク信号と第２のマスク信号をＡＮＤ演算して第４のマスク信号（ＮＡＮＤ１の出力に相当）を生成し、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。
マスクされた第１及び第２のメイン信号がインバータＩＮＶ８，ＩＮＶ９を介してフィルタ回路８，９に入力される。フィルタ回路８，９は、マスクされた第１及び第２のメイン信号をそれぞれフィルタリングしてノイズを除去する。
フィルタ回路８，９の出力がそれぞれＳＲフリップフロップ回路１０のＳ端子とＲ端子に入力される。ＳＲフリップフロップ回路１０が、マスクされた第１及び第２のメイン信号から出力信号を生成する。ＳＲフリップフロップ回路１０のＱ端子から出力された出力信号がＩＮＶ１０を介して出力される。
図２は、本発明の実施の形態１に係るフィルタ回路を示す図である。この回路は図１のフィルタ回路８，９に対応する。フィルタ回路８，９は、抵抗Ｒ６と、トランジスタＮＭＯＳ３と、容量Ｃ１と、インバータＩＮＶ１１とを有する。抵抗Ｒ６は定電流源である。この抵抗Ｒ６の抵抗値を調整することで、フィルタ時間を任意に設定することができる。また、定電流源を抵抗Ｒ６で構成することで回路を簡素化できる。
図３は、本発明の実施の形態１に係る逆レベルシフト回路のタイミングチャートである。ＶＳ電位の変動時にＯＮ側とＯＦＦ側のＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２に流れる電流がアンバランスとなり、第１及び第２のマスク信号にズレが生じる。この場合、従来の回路では、第１のマスク信号と第２のマスク信号をＡＮＤ演算して得た第４のマスク信号（ＮＡＮＤ１の出力に相当）だけでマスクしていたため、そのマスク期間よりズレが長いと誤信号が出力されてしまう。
これに対して、本実施の形態では、ＶＳ電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を発生させる。この第３のマスク信号の幅は、ＶＳ電位の変動により生成された第１及び第２のマスク信号の幅よりも広くなる。そして、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。これにより、第１及び第２のマスク信号のズレを補完して誤信号の出力を防止することができる。この結果、ＶＳ電位（ハイサイド基準電位）の変動に対して安定した逆レベルシフト動作を実現することができる。
また、マスクされた第１及び第２のメイン信号をフィルタ回路８，９でフィルタリングすることにより、第３のマスク信号では補完しきれなかった第１及び第２のマスク信号のズレを補完して誤信号の出力を防止することができる。
また、駆動回路３，４のカレントミラー回路ＣＭ１，ＣＭ２が、動作時にＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２に流れる電流をそれぞれ制限する。これにより、ＶＳ電位がＰ電位の場合でもＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の破壊を防ぐことができる。さらに、このカレントミラー回路ＣＭ１，ＣＭ２においてＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２のソースとゲートに接続される回路負荷が揃えられている。これにより、ＶＳ電位の変動時にそれらに印加されるノイズのレベルや周波数等を揃えることができる。このため、ゲート・ソース間電圧を安定化させて誤オンを防止することができる。また、瞬間的にゲート耐圧以上の電圧が印加されて破壊されるのを防ぐこともできる。
また、電圧変換マスク信号発生回路５においてカレントミラー回路ＣＭ３，ＣＭ４によりＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号の電流を減衰させるため、変位電流に対する感度を落とし誤信号の出力を防止することができる。
実施の形態２．
図４は、本発明の実施の形態２に係る電圧変換マスク信号発生回路を示す図である。本実施の形態ではＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号をそれぞれ抵抗Ｒ３，Ｒ４だけでローサイドに電圧変換する。これにより実施の形態１に比べて回路を簡素化できる。その他の構成及び効果は実施の形態１と同様である。
図４は、本発明の実施の形態２に係る電圧変換マスク信号発生回路を示す図である。本実施の形態ではＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号をそれぞれ抵抗Ｒ３，Ｒ４だけでローサイドに電圧変換する。これにより実施の形態１に比べて回路を簡素化できる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図５は、本発明の実施の形態３に係るフィルタ回路を示す図である。フィルタ回路８，９は、定電流源として抵抗Ｒ７とトランジスタＰＭＯＳ１５，ＰＭＯＳ１６を有する。ＰＭＯＳ１５，ＰＭＯＳ１６はカレントミラー回路ＣＭ６を構成する。このカレントミラー回路ＣＭ６の電流比を調整することで、フィルタ時間を任意に設定することができる。その他の構成及び効果は実施の形態１，２と同様である。
図５は、本発明の実施の形態３に係るフィルタ回路を示す図である。フィルタ回路８，９は、定電流源として抵抗Ｒ７とトランジスタＰＭＯＳ１５，ＰＭＯＳ１６を有する。ＰＭＯＳ１５，ＰＭＯＳ１６はカレントミラー回路ＣＭ６を構成する。このカレントミラー回路ＣＭ６の電流比を調整することで、フィルタ時間を任意に設定することができる。その他の構成及び効果は実施の形態１，２と同様である。
実施の形態４．
図６は、本発明の実施の形態４に係るフィルタ回路を示す図である。フィルタ回路８，９は、インバータＩＮＶ１２とトランジスタＰＭＯＳ１７，ＮＭＯＳ４を有する。このＰＭＯＳ１７，ＮＭＯＳ４を用いたインバータで定電流源を構成する。これにより回路を簡素化できる。その他の構成及び効果は実施の形態１，２と同様である。
図６は、本発明の実施の形態４に係るフィルタ回路を示す図である。フィルタ回路８，９は、インバータＩＮＶ１２とトランジスタＰＭＯＳ１７，ＮＭＯＳ４を有する。このＰＭＯＳ１７，ＮＭＯＳ４を用いたインバータで定電流源を構成する。これにより回路を簡素化できる。その他の構成及び効果は実施の形態１，２と同様である。
実施の形態５．
図７は、本発明の実施の形態５に係るフィルタ回路を示す図である。フィルタ回路８，９において、ＰＭＯＳ１７，ＮＭＯＳ４を用いたインバータの出力に抵抗Ｒ８が接続されている。この抵抗Ｒ８の抵抗値を調整することで、定電流源の電流を任意に設定することができる。その他の構成及び効果は実施の形態４と同様である。
図７は、本発明の実施の形態５に係るフィルタ回路を示す図である。フィルタ回路８，９において、ＰＭＯＳ１７，ＮＭＯＳ４を用いたインバータの出力に抵抗Ｒ８が接続されている。この抵抗Ｒ８の抵抗値を調整することで、定電流源の電流を任意に設定することができる。その他の構成及び効果は実施の形態４と同様である。
実施の形態６．
図８は、本発明の実施の形態６に係る逆レベルシフト回路を示す図である。マスク信号発生回路１１が抵抗Ｒ９，Ｒ１０の抵抗分割によりハイサイド基準電位の変動をモニタする。そして、ダイオードＤ３を介して第５のマスク信号を生成する。マスク論理回路７は、第３のマスク信号と第５のマスク信号のＮＯＲ演算を行うＮＯＲ回路ＮＯＲ３を更に有し、第３、第４、及び第５のマスク信号で第１及び第２のメイン信号をマスクする。抵抗Ｒ９，Ｒ１０の抵抗値を調整することで、マスク信号を出力するＶＳ電位の閾値を任意に設定することができる。その他の構成及び効果は実施の形態１〜５と同様である。
図８は、本発明の実施の形態６に係る逆レベルシフト回路を示す図である。マスク信号発生回路１１が抵抗Ｒ９，Ｒ１０の抵抗分割によりハイサイド基準電位の変動をモニタする。そして、ダイオードＤ３を介して第５のマスク信号を生成する。マスク論理回路７は、第３のマスク信号と第５のマスク信号のＮＯＲ演算を行うＮＯＲ回路ＮＯＲ３を更に有し、第３、第４、及び第５のマスク信号で第１及び第２のメイン信号をマスクする。抵抗Ｒ９，Ｒ１０の抵抗値を調整することで、マスク信号を出力するＶＳ電位の閾値を任意に設定することができる。その他の構成及び効果は実施の形態１〜５と同様である。
１ パルス回路（第１のパルス回路）
２ パルス回路（第２のパルス回路）
３ 駆動回路（第１の駆動回路）
４ 駆動回路（第２の駆動回路）
５ 電圧変換マスク信号発生回路
６，１１ マスク信号発生回路
７ マスク論理回路
８ フィルタ回路（第１のフィルタ回路）
９ フィルタ回路（第２のフィルタ回路）
１０ ＳＲフリップフロップ回路
ＣＭ１〜ＣＭ６ カレントミラー回路
ＨＶＰＭＯＳ１〜ＨＶＰＭＯＳ３，ＮＭＯＳ１〜ＮＭＯＳ４，ＰＭＯＳ１〜ＰＭＯＳ１７ トランジスタ
Ｒ１〜Ｒ１０ 抵抗
２ パルス回路（第２のパルス回路）
３ 駆動回路（第１の駆動回路）
４ 駆動回路（第２の駆動回路）
５ 電圧変換マスク信号発生回路
６，１１ マスク信号発生回路
７ マスク論理回路
８ フィルタ回路（第１のフィルタ回路）
９ フィルタ回路（第２のフィルタ回路）
１０ ＳＲフリップフロップ回路
ＣＭ１〜ＣＭ６ カレントミラー回路
ＨＶＰＭＯＳ１〜ＨＶＰＭＯＳ３，ＮＭＯＳ１〜ＮＭＯＳ４，ＰＭＯＳ１〜ＰＭＯＳ１７ トランジスタ
Ｒ１〜Ｒ１０ 抵抗
Claims (12)
- ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であって、
前記入力信号の立ち上がり時に第１のパルス信号を出力する第１のパルス回路と、
前記入力信号の立ち下がり時に第２のパルス信号を出力する第２のパルス回路と、
ハイサイド基準電位を基準電位として前記第１及び第２のパルス信号からそれぞれ第１及び第２の駆動信号を生成する第１及び第２の駆動回路と、
前記第１及び第２の駆動信号によりそれぞれ駆動される第１及び第２のトランジスタと、
前記第１のトランジスタの出力信号をローサイドに電圧変換して第１のメイン信号と第１のマスク信号を生成し、前記第２のトランジスタの出力信号をローサイドに電圧変換して第２のメイン信号と第２のマスク信号を生成する電圧変換マスク信号発生回路と、
前記ハイサイド基準電位の変動に対して前記第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成するマスク信号発生回路と、
前記第１のマスク信号と前記第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、前記第３のマスク信号と前記第４のマスク信号の両方で前記第１及び第２のメイン信号をマスクするマスク論理回路と、
マスクされた前記第１及び第２のメイン信号から前記出力信号を生成するＳＲフリップフロップ回路とを備えることを特徴とする逆レベルシフト回路。 - 前記第１及び第２の駆動回路は、動作時に前記第１及び第２のトランジスタに流れる電流をそれぞれ制限するカレントミラー回路を有することを特徴とする請求項１に記載の逆レベルシフト回路。
- 前記第１及び第２の駆動回路の前記カレントミラー回路において、それぞれ前記第１及び第２のトランジスタの電源端子と入力端子に接続される回路負荷が揃えられていることを特徴とする請求項２に記載の逆レベルシフト回路。
- 前記電圧変換マスク信号発生回路は、前記第１及び第２のトランジスタの出力信号の電流を減衰させるカレントミラー回路を有することを特徴とする請求項１〜３の何れか１項に記載の逆レベルシフト回路。
- 前記電圧変換マスク信号発生回路は、前記第１及び第２のトランジスタの出力信号をそれぞれローサイドに電圧変換する抵抗を有することを特徴とする請求項１〜４の何れか１項に記載の逆レベルシフト回路。
- マスクされた前記第１及び第２のメイン信号をそれぞれフィルタリングする第１及び第２のフィルタ回路を更に備えることを特徴とする請求項１〜５の何れか１項に記載の逆レベルシフト回路。
- 前記第１及び第２のフィルタ回路は、定電流源として抵抗を有することを特徴とする請求項６に記載の逆レベルシフト回路。
- 前記第１及び第２のフィルタ回路は、定電流源として抵抗とカレントミラー回路を有することを特徴とする請求項６に記載の逆レベルシフト回路。
- 前記第１及び第２のフィルタ回路は、定電流源として、トランジスタを用いたインバータを有することを特徴とする請求項６に記載の逆レベルシフト回路。
- 前記第１及び第２のフィルタ回路は、前記インバータの出力に接続された抵抗を更に有することを特徴とする請求項９に記載の逆レベルシフト回路。
- 前記マスク信号発生回路は、ダイオード接続されたトランジスタにより前記ハイサイド基準電位の変動をモニタすることを特徴とする請求項１〜１０の何れか１項に記載の逆レベルシフト回路。
- 前記マスク信号発生回路は、抵抗分割により前記ハイサイド基準電位の変動をモニタすることを特徴とする請求項１〜１０の何れか１項に記載の逆レベルシフト回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012191906A JP5862520B2 (ja) | 2012-08-31 | 2012-08-31 | 逆レベルシフト回路 |
| US13/802,576 US8779830B2 (en) | 2012-08-31 | 2013-03-13 | Inverse level shift circuit |
| DE102013206477.2A DE102013206477B4 (de) | 2012-08-31 | 2013-04-11 | Invers-Pegelwandler-Schaltung |
| CN201310371651.7A CN103684402B (zh) | 2012-08-31 | 2013-08-23 | 反向电平移动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012191906A JP5862520B2 (ja) | 2012-08-31 | 2012-08-31 | 逆レベルシフト回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014049959A true JP2014049959A (ja) | 2014-03-17 |
| JP2014049959A5 JP2014049959A5 (ja) | 2015-01-08 |
| JP5862520B2 JP5862520B2 (ja) | 2016-02-16 |
Family
ID=50098609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012191906A Active JP5862520B2 (ja) | 2012-08-31 | 2012-08-31 | 逆レベルシフト回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8779830B2 (ja) |
| JP (1) | JP5862520B2 (ja) |
| CN (1) | CN103684402B (ja) |
| DE (1) | DE102013206477B4 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6277785B2 (ja) * | 2014-03-07 | 2018-02-14 | 富士電機株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04230117A (ja) * | 1990-05-24 | 1992-08-19 | Internatl Rectifier Corp | ｄｖ／ｄｔ妨害排除能力を備えた回路とＭＯＳ回路のためのゲートドライバ |
| JP2003032102A (ja) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | 逆レベルシフト回路およびパワー用半導体装置 |
| JP2003338743A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | パワーデバイスの駆動回路 |
| JP2005176174A (ja) * | 2003-12-15 | 2005-06-30 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007235245A (ja) * | 2006-02-27 | 2007-09-13 | Toyota Motor Corp | スイッチングデバイスの駆動回路 |
| JP2011259360A (ja) * | 2010-06-11 | 2011-12-22 | Sanken Electric Co Ltd | レベルシフト回路及びスイッチング電源装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800380B2 (ja) * | 1990-07-13 | 1998-09-21 | 日産自動車株式会社 | 出力バツフア回路 |
| JP3773863B2 (ja) * | 2001-07-19 | 2006-05-10 | 三菱電機株式会社 | 半導体装置 |
| JP2003324937A (ja) * | 2002-05-09 | 2003-11-14 | Mitsubishi Electric Corp | 駆動装置 |
| JP4397697B2 (ja) * | 2004-01-15 | 2010-01-13 | 三菱電機株式会社 | 出力回路 |
| JP4287864B2 (ja) * | 2006-06-09 | 2009-07-01 | 三菱電機株式会社 | 駆動回路 |
| JP5677129B2 (ja) * | 2011-02-22 | 2015-02-25 | ローム株式会社 | 信号伝達回路及びこれを用いたスイッチ駆動装置 |
| JP5773411B2 (ja) | 2011-03-17 | 2015-09-02 | 株式会社松本微生物研究所 | 新規微生物及びそれを用いた微生物農薬 |
-
2012
- 2012-08-31 JP JP2012191906A patent/JP5862520B2/ja active Active
-
2013
- 2013-03-13 US US13/802,576 patent/US8779830B2/en active Active
- 2013-04-11 DE DE102013206477.2A patent/DE102013206477B4/de active Active
- 2013-08-23 CN CN201310371651.7A patent/CN103684402B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04230117A (ja) * | 1990-05-24 | 1992-08-19 | Internatl Rectifier Corp | ｄｖ／ｄｔ妨害排除能力を備えた回路とＭＯＳ回路のためのゲートドライバ |
| JP2003032102A (ja) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | 逆レベルシフト回路およびパワー用半導体装置 |
| JP2003338743A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | パワーデバイスの駆動回路 |
| JP2005176174A (ja) * | 2003-12-15 | 2005-06-30 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007235245A (ja) * | 2006-02-27 | 2007-09-13 | Toyota Motor Corp | スイッチングデバイスの駆動回路 |
| JP2011259360A (ja) * | 2010-06-11 | 2011-12-22 | Sanken Electric Co Ltd | レベルシフト回路及びスイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8779830B2 (en) | 2014-07-15 |
| US20140062571A1 (en) | 2014-03-06 |
| DE102013206477A1 (de) | 2014-03-06 |
| CN103684402B (zh) | 2016-09-07 |
| DE102013206477B4 (de) | 2016-07-21 |
| JP5862520B2 (ja) | 2016-02-16 |
| CN103684402A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4253720B2 (ja) | パワーオンリセット回路 | |
| JP2005045428A (ja) | ゲート駆動回路及び半導体装置 | |
| JP6304966B2 (ja) | 半導体駆動装置及び半導体装置 | |
| JP2013179501A (ja) | 半導体装置およびハイサイド回路の駆動方法 | |
| US7724045B2 (en) | Output buffer circuit | |
| JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
| JP6259782B2 (ja) | レベルシフト回路 | |
| KR102158459B1 (ko) | 레벨 시프트 회로 | |
| JP6747371B2 (ja) | 高圧レベルシフト回路及び駆動装置 | |
| JP5003588B2 (ja) | 半導体回路 | |
| JP6817081B2 (ja) | レベルシフト回路 | |
| JP5862520B2 (ja) | 逆レベルシフト回路 | |
| JP2012004786A (ja) | レベルシフト回路及びスイッチング電源装置 | |
| JP5149704B2 (ja) | スイッチング駆動回路 | |
| WO2016063494A1 (ja) | 保護回路 | |
| JP4724575B2 (ja) | レベル変換回路 | |
| JP6601026B2 (ja) | 半導体スイッチ回路及び半導体リレー回路 | |
| JP5936564B2 (ja) | 駆動回路 | |
| JP7136622B2 (ja) | レベル変換回路 | |
| JP4744909B2 (ja) | ヒステリシスコンパレータ | |
| JP5360261B2 (ja) | 半導体回路 | |
| JP2012130136A (ja) | 集積回路 | |
| KR101306865B1 (ko) | 고전압 집적회로 | |
| JP2009147784A (ja) | 半導体素子の駆動回路 | |
| JP2014168131A (ja) | Ｃｍｏｓインバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5862520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |